JPH08227834A - 半導体ウェーハ及びその製造方法 - Google Patents
半導体ウェーハ及びその製造方法Info
- Publication number
- JPH08227834A JPH08227834A JP3254495A JP3254495A JPH08227834A JP H08227834 A JPH08227834 A JP H08227834A JP 3254495 A JP3254495 A JP 3254495A JP 3254495 A JP3254495 A JP 3254495A JP H08227834 A JPH08227834 A JP H08227834A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- semiconductor wafer
- wiring layer
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体ウェーハの反りを低減する。
【構成】 ウェーハ１の裏面上に、そのウェーハ１の反
りを低減するための所定の応力を有する膜３が被着形成
されると共に、ウェーハ１のその表面側からの処理及び
そのウェーハ１の表面上に形成された配線層２に応じ
て、膜の所定の応力が設定される。
りを低減するための所定の応力を有する膜３が被着形成
されると共に、ウェーハ１のその表面側からの処理及び
そのウェーハ１の表面上に形成された配線層２に応じ
て、膜の所定の応力が設定される。
Description
【０００１】
【産業上の利用分野】本発明は半導体ウェーハ及びその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】以下に、図４を参照して、従来の半導体
ウェーハを説明する。図４（Ａ）はシリコンウェーハ１
を示し、これに形成されるトランジスタを全部ＭＯＳト
ランジスタとするとと、ウェーハ１は同一のシリコン
（１００）基板となり、ウェーハ１のポアソン比及びヤ
ング率は定数となる。図４（Ｂ）はウェーハ１の表面に
多層配線層２が被着形成された半導体ウェーハを示す。
この場合、ウェーハ１は、その表面側から同一の処理が
行われるものとすると、多層配線層２の各部の応力は一
定となる。このアルミニウム配線層を含む多層配線層２
は引張り応力を有するため、ウェーハ１は図面において
下側が凸となるように反り返る。尚、多層配線層２が圧
縮応力を有する場合は、ウェーハ１は図面とは逆に上側
が凸となるように反り返る。又、ウェーハ１に対し、そ
の表面側からＬＯＣＯＳ（ローカル・オキシデイション
・オブ・シリコン）形成等の処理を行っても、ウェーハ
１が反り返る。
ウェーハを説明する。図４（Ａ）はシリコンウェーハ１
を示し、これに形成されるトランジスタを全部ＭＯＳト
ランジスタとするとと、ウェーハ１は同一のシリコン
（１００）基板となり、ウェーハ１のポアソン比及びヤ
ング率は定数となる。図４（Ｂ）はウェーハ１の表面に
多層配線層２が被着形成された半導体ウェーハを示す。
この場合、ウェーハ１は、その表面側から同一の処理が
行われるものとすると、多層配線層２の各部の応力は一
定となる。このアルミニウム配線層を含む多層配線層２
は引張り応力を有するため、ウェーハ１は図面において
下側が凸となるように反り返る。尚、多層配線層２が圧
縮応力を有する場合は、ウェーハ１は図面とは逆に上側
が凸となるように反り返る。又、ウェーハ１に対し、そ
の表面側からＬＯＣＯＳ（ローカル・オキシデイション
・オブ・シリコン）形成等の処理を行っても、ウェーハ
１が反り返る。
【０００３】図４（Ｂ）に示す半導体ウェーハ（円板状
ウェーハ）｛（１００）シリコン基板の場合｝の各種の
数値を次のように定義する。
ウェーハ）｛（１００）シリコン基板の場合｝の各種の
数値を次のように定義する。
【０００４】σ：多層配線層の引張り応力 Ｅs ：シリコン（１００）基板のヤング率 νs ：シリコン（１００）基板のポアソン比 ΔＣ：ウェーハの多層配線層による反り量 ｔf ：多層配線層の厚さ ｔs ：ウェーハ（基板）の厚さ Ｒ：ウェーハ（基板）の半径
【０００５】かくすると、ウェーハ１の表面上に多層配
線層２を被着形成したことによるウェーハ１の反り量Δ
Ｃ及び多層配線層２の応力（引張り応力）σの関係は、
次式のように表される。
線層２を被着形成したことによるウェーハ１の反り量Δ
Ｃ及び多層配線層２の応力（引張り応力）σの関係は、
次式のように表される。
【０００６】
【数１】
【０００７】この数１の式から、ウェーハ１の反り量Δ
Ｃは、ウェーハ１（シリコン基板）の半径Ｒの２乗に比
例し、配線層２の厚さｔf に比例し、ウェーハ（基板）
１の厚さｔs の２乗に反比例することがわかる。直径２
Ｒがそれぞれ５インチ（≒１２．７cm）、６インチ（≒
１５．２４cm）、８インチ（≒２０．３２cm）のウェー
ハ（基板）１の厚さｔs は、それぞれ６２５mm、６２５
mm、７２５mmに設定されており、このとき半径Ｒが８イ
ンチ（≒２０．３２cm）のウェーハ（基板）１の反り量
を２２４μｍとすると、他の条件が同じ場合、５インチ
（≒１２．７cm）、６インチ（≒１５．２４cm）のウェ
ーハ１の反り量は、それぞれ１１８μｍ、１７０μｍに
なる。
Ｃは、ウェーハ１（シリコン基板）の半径Ｒの２乗に比
例し、配線層２の厚さｔf に比例し、ウェーハ（基板）
１の厚さｔs の２乗に反比例することがわかる。直径２
Ｒがそれぞれ５インチ（≒１２．７cm）、６インチ（≒
１５．２４cm）、８インチ（≒２０．３２cm）のウェー
ハ（基板）１の厚さｔs は、それぞれ６２５mm、６２５
mm、７２５mmに設定されており、このとき半径Ｒが８イ
ンチ（≒２０．３２cm）のウェーハ（基板）１の反り量
を２２４μｍとすると、他の条件が同じ場合、５インチ
（≒１２．７cm）、６インチ（≒１５．２４cm）のウェ
ーハ１の反り量は、それぞれ１１８μｍ、１７０μｍに
なる。
【０００８】
【発明が解決しようとする課題】このような半導体ウェ
ーハの反りは小さいときは問題ないが、半導体ウェーハ
の直径２Ｒが大きくなったり、半導体ウェーハの表面上
に形成される配線層の層数が増えて厚くなると、半導体
ウェーハの反り量が大きくなって、例えば、ステッパ
ー、合わせ精度測定器、エッチング装置等における半導
体ウェーハの搬送が困難となったり、半導体ウェーハの
表面上の窒化シリコン層との間に介在された酸化シリコ
ン層に穿孔を行う場合に、紫外線露光によるエッチング
マスクの形成時に、露光マスクよりの紫外線がエッチン
グマスク上でデフォーカスして、高精度のエッチングマ
スクができず、酸化シリコン層に対する高精度の穿孔が
困難になる。
ーハの反りは小さいときは問題ないが、半導体ウェーハ
の直径２Ｒが大きくなったり、半導体ウェーハの表面上
に形成される配線層の層数が増えて厚くなると、半導体
ウェーハの反り量が大きくなって、例えば、ステッパ
ー、合わせ精度測定器、エッチング装置等における半導
体ウェーハの搬送が困難となったり、半導体ウェーハの
表面上の窒化シリコン層との間に介在された酸化シリコ
ン層に穿孔を行う場合に、紫外線露光によるエッチング
マスクの形成時に、露光マスクよりの紫外線がエッチン
グマスク上でデフォーカスして、高精度のエッチングマ
スクができず、酸化シリコン層に対する高精度の穿孔が
困難になる。
【０００９】かかる点に鑑み、本発明は、反りを低減す
ることことのできる半導体ウェーハを提案しようとする
ものである。
ることことのできる半導体ウェーハを提案しようとする
ものである。
【００１０】又、本発明は、半導体ウェーハの多段階の
製造工程中の反りを低減することのできる半導体ウェー
ハの製造方法を提案しようとするものである。
製造工程中の反りを低減することのできる半導体ウェー
ハの製造方法を提案しようとするものである。
【００１１】
【課題を解決するための手段】本発明による半導体ウェ
ーハは、ウェーハの裏面上に、そのウェーハの反りを低
減するための所定の応力を有する膜が被着形成されてな
るものである。
ーハは、ウェーハの裏面上に、そのウェーハの反りを低
減するための所定の応力を有する膜が被着形成されてな
るものである。
【００１２】本発明による半導体ウェーハの製造方法
は、ウェーハに対する所定の処理及びそのウェーハの表
面上への所定の配線層の被着形成毎に、ウェーハの裏面
上にそのときのウェーハの反りを低減するための所定の
応力を有する膜を繰り返し被着形成するものである。
は、ウェーハに対する所定の処理及びそのウェーハの表
面上への所定の配線層の被着形成毎に、ウェーハの裏面
上にそのときのウェーハの反りを低減するための所定の
応力を有する膜を繰り返し被着形成するものである。
【００１３】
【作用】本発明の半導体ウェーハによれば、ウェーハの
裏面上に、そのウェーハの反りを低減するための所定の
応力の膜が形成されることによって、ウェーハの反りが
低減される。
裏面上に、そのウェーハの反りを低減するための所定の
応力の膜が形成されることによって、ウェーハの反りが
低減される。
【００１４】
【実施例】以下に、図１を参照して、本発明の実施例を
説明する。１は半導体ウェーハ、例えば、シリコンウェ
ーハを示し、これは、例えば、ＭＯＳトランジスタが形
成された同一のシリコン（１００）基板である。２はウ
ェーハ１の表面（主面）に被着形成された多層配線層
（多層アルミニウム配線層で、一部に多結晶シリコンか
らなる単層又は多層の配線層を含んでいても良い。）を
示す。尚、２は単層配線層（単層アルミニウム配線層
で、一部に多結晶シリコンからなる単層又は多層の配線
層を含んでいても良い。）であっても良い。
説明する。１は半導体ウェーハ、例えば、シリコンウェ
ーハを示し、これは、例えば、ＭＯＳトランジスタが形
成された同一のシリコン（１００）基板である。２はウ
ェーハ１の表面（主面）に被着形成された多層配線層
（多層アルミニウム配線層で、一部に多結晶シリコンか
らなる単層又は多層の配線層を含んでいても良い。）を
示す。尚、２は単層配線層（単層アルミニウム配線層
で、一部に多結晶シリコンからなる単層又は多層の配線
層を含んでいても良い。）であっても良い。
【００１５】そして、このウェーハ１の裏面（主面と反
対側の面）上に、ウェーハ１の反りを低減するための所
定の応力を有する膜３を被着形成する。この場合、多層
配線層２が引張り応力を有するため、膜３も引張り応力
を有するものを使用する。その膜３としては、例えば、
窒化シリコン（ＳｉＮ）膜を採用する。この窒化シリコ
ン膜（ＳｉＮ）３は、ＳｉＨ4 ガス等のシラン系ガス
と、ＮＨ3 ガス及び／又はＮ2 ガスとの混合ガスを原料
ガスとするプラズマ気相成長法（ＣＶＤ）によって、ウ
ェーハ１の裏面に被着形成する。
対側の面）上に、ウェーハ１の反りを低減するための所
定の応力を有する膜３を被着形成する。この場合、多層
配線層２が引張り応力を有するため、膜３も引張り応力
を有するものを使用する。その膜３としては、例えば、
窒化シリコン（ＳｉＮ）膜を採用する。この窒化シリコ
ン膜（ＳｉＮ）３は、ＳｉＨ4 ガス等のシラン系ガス
と、ＮＨ3 ガス及び／又はＮ2 ガスとの混合ガスを原料
ガスとするプラズマ気相成長法（ＣＶＤ）によって、ウ
ェーハ１の裏面に被着形成する。
【００１６】次に、図２を参照して、ウェーハ１上に窒
化シリコン（ＳｉＮ）膜３を被着形成するためのプラズ
マＣＶＤ装置について説明する。５は反応炉で、その中
に互いに平行に対向するように上部電極６及び下部電極
７が配されている。そして、その下部電極７は試料台を
兼ねており、その下部電極７からなる試料台上にウェー
ハ１が載置されている。この場合、ウェーハ１は、その
配線層（最終的な多層配線層又はその途中の単層若しく
は多層配線層）が下部電極７側となるように載置されて
いる。尚、図２は１枚のウェーハ１が下部電極７上に載
置されている場合を図示したが、実際には複数枚のウェ
ーハ１が並置される。又、下部電極７内には、ウェーハ
１を、例えば、２００°Ｃ〜４００°Ｃ程度に加熱する
ためのヒータが内蔵されている。このヒータは電気的に
は接地されている。
化シリコン（ＳｉＮ）膜３を被着形成するためのプラズ
マＣＶＤ装置について説明する。５は反応炉で、その中
に互いに平行に対向するように上部電極６及び下部電極
７が配されている。そして、その下部電極７は試料台を
兼ねており、その下部電極７からなる試料台上にウェー
ハ１が載置されている。この場合、ウェーハ１は、その
配線層（最終的な多層配線層又はその途中の単層若しく
は多層配線層）が下部電極７側となるように載置されて
いる。尚、図２は１枚のウェーハ１が下部電極７上に載
置されている場合を図示したが、実際には複数枚のウェ
ーハ１が並置される。又、下部電極７内には、ウェーハ
１を、例えば、２００°Ｃ〜４００°Ｃ程度に加熱する
ためのヒータが内蔵されている。このヒータは電気的に
は接地されている。
【００１７】反応炉５内には、上部電極６に取付けられ
たガス供給パイプ１０を通じて外部から上述の混合ガス
１１が供給され、その混合ガス１１が上部電極６の下面
側に設けた多数のノズル（図示ぜず）から下方に噴出さ
れるようになされている。又、この反応炉１２には、ポ
ンプ１３が連結されたガス排出パイプ１２が設けられて
いる。そして、ガス供給パイプ１０から反応炉５内に供
給される混合ガス１１の圧力の調整と、ポンプ１３によ
る反応炉５からの混合ガス排出量の調節とが相侯って、
反応炉５内の混合ガス１１の流量が所定の一定値になる
ように制御されている。
たガス供給パイプ１０を通じて外部から上述の混合ガス
１１が供給され、その混合ガス１１が上部電極６の下面
側に設けた多数のノズル（図示ぜず）から下方に噴出さ
れるようになされている。又、この反応炉１２には、ポ
ンプ１３が連結されたガス排出パイプ１２が設けられて
いる。そして、ガス供給パイプ１０から反応炉５内に供
給される混合ガス１１の圧力の調整と、ポンプ１３によ
る反応炉５からの混合ガス排出量の調節とが相侯って、
反応炉５内の混合ガス１１の流量が所定の一定値になる
ように制御されている。
【００１８】上部電極６には通常の如く高周波電力源
（一端は接地されている）８が接続され、下部電極７に
は、ウェーハ１上に形成する窒化シリコン膜３の応力を
制御するための低周波電力源（一端は接地されている）
９が接続されている。高周波電力の周波数は、例えば、
１３．５６ＭＨｚであるが、低周波電力の周波数は、こ
れよりかなり低い、例えば、４００ｋＨｚ〜７００ｋＨ
ｚである。そして、上部電極６に印加する高周波電力及
び下部電源７に印加する低周波電力の和の電力に対する
低周波電力の割合（％）を制御することにより、窒化シ
リコン膜３の応力を制御することができる。
（一端は接地されている）８が接続され、下部電極７に
は、ウェーハ１上に形成する窒化シリコン膜３の応力を
制御するための低周波電力源（一端は接地されている）
９が接続されている。高周波電力の周波数は、例えば、
１３．５６ＭＨｚであるが、低周波電力の周波数は、こ
れよりかなり低い、例えば、４００ｋＨｚ〜７００ｋＨ
ｚである。そして、上部電極６に印加する高周波電力及
び下部電源７に印加する低周波電力の和の電力に対する
低周波電力の割合（％）を制御することにより、窒化シ
リコン膜３の応力を制御することができる。
【００１９】図３は、上部電極６に印加する高周波電力
及び下部電源７に印加する低周波電力の和の電力に対す
る低周波電力の割合（％）（横軸）を変化させ、これに
対する窒化シリコン膜３の応力（１×１０8 Ｐａ）の複
数の測定例（四角で示す）を考慮して、特性曲線を引い
たものである。この測定例によれば、低周波電力の割合
を３６％〜６３％の範囲で変化させたところ、窒化シリ
コン膜３の応力が２×１０8 Ｐａ〜−１．８×１０8 Ｐ
ａの範囲で、正（引っ張り応力）→０→負（圧縮応力）
と変化した。この図３の特性曲線は、反応炉５における
ガス流量比、反応圧力等の条件を変えると、応力を示す
縦軸方向と略平行に移動する。例えば、反応圧力を下げ
たり、ＮＨ3 ／ＳｉＨ4 のガス流量比を下げたりする
と、特性曲線は負側（圧縮応力側）に移動する。
及び下部電源７に印加する低周波電力の和の電力に対す
る低周波電力の割合（％）（横軸）を変化させ、これに
対する窒化シリコン膜３の応力（１×１０8 Ｐａ）の複
数の測定例（四角で示す）を考慮して、特性曲線を引い
たものである。この測定例によれば、低周波電力の割合
を３６％〜６３％の範囲で変化させたところ、窒化シリ
コン膜３の応力が２×１０8 Ｐａ〜−１．８×１０8 Ｐ
ａの範囲で、正（引っ張り応力）→０→負（圧縮応力）
と変化した。この図３の特性曲線は、反応炉５における
ガス流量比、反応圧力等の条件を変えると、応力を示す
縦軸方向と略平行に移動する。例えば、反応圧力を下げ
たり、ＮＨ3 ／ＳｉＨ4 のガス流量比を下げたりする
と、特性曲線は負側（圧縮応力側）に移動する。
【００２０】低周波電力の割合を増加させると、応力が
低下するのは、低周波電力の割合の増加によってプラズ
マ電位が増大し、堆積中の低エネルギーのイオン注入
と、ボンバードメントが増加することによるものであ
る。
低下するのは、低周波電力の割合の増加によってプラズ
マ電位が増大し、堆積中の低エネルギーのイオン注入
と、ボンバードメントが増加することによるものであ
る。
【００２１】一例として、高周波電力は４００〜７００
Ｗ、低周波電力は７００Ｗ〜４００Ｗ範囲で可変できる
が、例えば、、低周波電力の割合を４０％にし、プラズ
マＣＶＤの反応炉５内の真空度を３．０Torr、下部電極
７の温度を４００°Ｃ、ガス流量をＳｉＨ4 が２９０ｓ
ｃｃｍ、ＮＨ3 が１７３０ｓｃｃｍ、Ｎ2 が１０００ｓ
ｃｃｍとなるようにしたところ、窒化シリコン膜３の成
長速度は、１，７００オングストローム／分となっ
た。。
Ｗ、低周波電力は７００Ｗ〜４００Ｗ範囲で可変できる
が、例えば、、低周波電力の割合を４０％にし、プラズ
マＣＶＤの反応炉５内の真空度を３．０Torr、下部電極
７の温度を４００°Ｃ、ガス流量をＳｉＨ4 が２９０ｓ
ｃｃｍ、ＮＨ3 が１７３０ｓｃｃｍ、Ｎ2 が１０００ｓ
ｃｃｍとなるようにしたところ、窒化シリコン膜３の成
長速度は、１，７００オングストローム／分となっ
た。。
【００２２】例えば、直径２Ｒが８インチ（≒２０．３
２cm）のウェーハ１の表面に多層配線層２を被着形成し
たときのウェーハの１の反り量ΔＣが２２４μｍのとき
に、ウェーハ1 の裏面に被着形成される窒化シリコン膜
の厚さは、その応力が５×１０8 Ｐａの場合、１．４μ
ｍであれば良い。
２cm）のウェーハ１の表面に多層配線層２を被着形成し
たときのウェーハの１の反り量ΔＣが２２４μｍのとき
に、ウェーハ1 の裏面に被着形成される窒化シリコン膜
の厚さは、その応力が５×１０8 Ｐａの場合、１．４μ
ｍであれば良い。
【００２３】ウェーハ１に対する処理及びその表面上の
多層配線層２の被着形成は、一挙に行われるのではな
く、段階的に行われるので、それに合わせて、膜３のウ
ェーハ１の裏面上の被着形成も段階的に行う。例えば、
ウェーハ１へのＬＯＣＯＳ（耐酸化性膜であある窒化シ
リコン膜で覆われていないシリコン基板を選択的に厚く
酸化して、素子分離領域を形成すること）形成後及び計
３層のアルミニウム電極層の各被着形成後に、ウェーハ
１の裏面上に、プラズマＣＶＤによって計４回の膜の被
着形成を行い、最終的に１．４μｍ厚の膜３を形成す
る。
多層配線層２の被着形成は、一挙に行われるのではな
く、段階的に行われるので、それに合わせて、膜３のウ
ェーハ１の裏面上の被着形成も段階的に行う。例えば、
ウェーハ１へのＬＯＣＯＳ（耐酸化性膜であある窒化シ
リコン膜で覆われていないシリコン基板を選択的に厚く
酸化して、素子分離領域を形成すること）形成後及び計
３層のアルミニウム電極層の各被着形成後に、ウェーハ
１の裏面上に、プラズマＣＶＤによって計４回の膜の被
着形成を行い、最終的に１．４μｍ厚の膜３を形成す
る。
【００２４】尚、多層配線層２に、単層又は多層の多結
晶シリコン層からなる配線層が含まれていても、これに
よるウェーハ１の反りは無視できる程度に小さいなの
で、多結晶シリコン層からなる配線層の被着形成後に
は、敢えて窒化シリコンからなる膜の被着形成は行わな
いものとする。
晶シリコン層からなる配線層が含まれていても、これに
よるウェーハ１の反りは無視できる程度に小さいなの
で、多結晶シリコン層からなる配線層の被着形成後に
は、敢えて窒化シリコンからなる膜の被着形成は行わな
いものとする。
【００２５】本発明は、例えば、８インチの如き直径２
Ｒの大きな半導体ウェーハに適用する程、そのウェーハ
の反りの低減効果は大きくなる。
Ｒの大きな半導体ウェーハに適用する程、そのウェーハ
の反りの低減効果は大きくなる。
【００２６】
【発明の効果】上述せる本発明半導体ウェーハによれ
ば、ウェーハの裏面上に、そのウェーハの反りを低減す
るための所定の応力を有する膜が被着形成されてなるの
で、ウェーハの反りが低減される。
ば、ウェーハの裏面上に、そのウェーハの反りを低減す
るための所定の応力を有する膜が被着形成されてなるの
で、ウェーハの反りが低減される。
【００２７】上述せる本発明半導体ウェーハによれば、
ウェーハの裏面上に、そのウェーハの反りを低減するた
めの所定の応力を有する膜が被着形成されると共に、ウ
ェーハのその表面側からの処理及びそのウェーハの表面
上に形成された配線層に応じて、膜の所定の応力が設定
されるので、ウェーハの反りが効果的に低減される。
ウェーハの裏面上に、そのウェーハの反りを低減するた
めの所定の応力を有する膜が被着形成されると共に、ウ
ェーハのその表面側からの処理及びそのウェーハの表面
上に形成された配線層に応じて、膜の所定の応力が設定
されるので、ウェーハの反りが効果的に低減される。
【００２８】上述せる本発明半導体ウェーハの製造方法
によれば、ウェーハに対する所定の処理及びそのウェー
ハの表面上への所定の配線層の被着形成毎に、ウェーハ
の裏面上にそのときのウェーハの反りを低減するための
所定の応力を有する膜を繰り返し被着形成するようにし
たので、半導体ウェーハの多段階の製造工程中の反りを
低減することができる。
によれば、ウェーハに対する所定の処理及びそのウェー
ハの表面上への所定の配線層の被着形成毎に、ウェーハ
の裏面上にそのときのウェーハの反りを低減するための
所定の応力を有する膜を繰り返し被着形成するようにし
たので、半導体ウェーハの多段階の製造工程中の反りを
低減することができる。
【００２９】上述せる本発明半導体ウェーハの製造方法
によれば、ウェーハに対する所定の処理及びそのウェー
ハの表面上への所定の配線層の被着形成毎に、ウェーハ
の裏面上にそのときのウェーハの反りを低減するための
所定の応力を有する窒化シリコンの膜をプラズマ気相成
長法によって繰り返し被着形成するようにしたので、半
導体ウェーハの多段階の製造工程中の反りを低減するこ
とができると共に、所定の応力の窒化シリコンの膜をプ
ラズマ気相成長法によって繰り返し被着形成するように
したので、その窒化シリコンの膜のプラズマ気相成長法
による被着形成時の温度は、４００°Ｃ以下の低温度で
あるので、配線層の形成後であっても、配線層に悪影響
を及ぼすおそれはない。
によれば、ウェーハに対する所定の処理及びそのウェー
ハの表面上への所定の配線層の被着形成毎に、ウェーハ
の裏面上にそのときのウェーハの反りを低減するための
所定の応力を有する窒化シリコンの膜をプラズマ気相成
長法によって繰り返し被着形成するようにしたので、半
導体ウェーハの多段階の製造工程中の反りを低減するこ
とができると共に、所定の応力の窒化シリコンの膜をプ
ラズマ気相成長法によって繰り返し被着形成するように
したので、その窒化シリコンの膜のプラズマ気相成長法
による被着形成時の温度は、４００°Ｃ以下の低温度で
あるので、配線層の形成後であっても、配線層に悪影響
を及ぼすおそれはない。
【００３０】かくして、半導体ウェーハの製造中におい
て、ステッパー、合わせ精度測定器、エッチング装置等
における半導体ウェーハの搬送が困難となったり、半導
体ウェーハの表面上の窒化シリコン層との間に介在され
た酸化シリコン層に穿孔を行う場合、紫外線露光による
エッチングマスクの形成時に、露光マスクよりの紫外線
がエッチングマスク上でデフォーカスして、絶縁層に対
する高精度の穿孔が困難になったりするおそれはなくな
る。
て、ステッパー、合わせ精度測定器、エッチング装置等
における半導体ウェーハの搬送が困難となったり、半導
体ウェーハの表面上の窒化シリコン層との間に介在され
た酸化シリコン層に穿孔を行う場合、紫外線露光による
エッチングマスクの形成時に、露光マスクよりの紫外線
がエッチングマスク上でデフォーカスして、絶縁層に対
する高精度の穿孔が困難になったりするおそれはなくな
る。
【図１】本発明による半導体ウェーハの実施例の側面図
である。
である。
【図２】プラズマＣＶＤ装置を示す配置図である。
【図３】プラズマＣＶＤ処理時の窒化シリコン膜の低周
波電力に対する応力の特性図である。
波電力に対する応力の特性図である。
【図４】従来例を示す側面図である。 （Ａ） ウェーハの側面図 （Ｂ） 表面上に多層配線層を被着形成した場合のウェ
ーハの反りの説明図
ーハの反りの説明図
１ ウェーハ ２ 多層配線層 ３ 引張り応力を有する膜
Claims (4)
- 【請求項１】 ウェーハの裏面上に、該ウェーハの反り
を低減するための所定の応力を有する膜が被着形成され
てなることを特徴とする半導体ウェーハ。 - 【請求項２】 請求項１に記載の半導体ウェーハにおい
て、 上記ウェーハのその表面側からの処理及び該ウェーハの
表面上に形成された配線層に応じて、上記膜の上記所定
の応力が設定されることを特徴とする半導体ウェーハ。 - 【請求項３】 ウェーハに対する所定の処理及び該ウェ
ーハの表面上への所定の配線層の被着形成毎に、上記ウ
ェーハの裏面上にそのときの上記ウェーハの反りを低減
するための所定の応力を有する膜を繰り返し被着形成す
ることを特徴とする半導体ウェーハの製造方法。 - 【請求項４】 請求項３に記載の半導体ウェーハの製造
方法において、 上記膜の被着形成は、プラズマ気相成長による窒化シリ
コンの被着形成であることを特徴とする半導体ウェーハ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254495A JPH08227834A (ja) | 1995-02-21 | 1995-02-21 | 半導体ウェーハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254495A JPH08227834A (ja) | 1995-02-21 | 1995-02-21 | 半導体ウェーハ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08227834A true JPH08227834A (ja) | 1996-09-03 |
Family
ID=12361883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254495A Withdrawn JPH08227834A (ja) | 1995-02-21 | 1995-02-21 | 半導体ウェーハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08227834A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000035252A (ko) * | 1998-11-06 | 2000-06-26 | 가네코 히사시 | 반도체 장치 제조 방법 |
| JP2005005280A (ja) * | 2002-05-21 | 2005-01-06 | Otb Group Bv | 半導体基板を不動態化する方法 |
| JP2006004982A (ja) * | 2004-06-15 | 2006-01-05 | Fujitsu Ltd | 半導体基板及びその製造方法 |
| US7402535B2 (en) * | 2004-07-28 | 2008-07-22 | Texas Instruments Incorporated | Method of incorporating stress into a transistor channel by use of a backside layer |
| EP3046146A1 (en) | 2015-01-14 | 2016-07-20 | Fuji Electric Co. Ltd. | High breakdown voltage passive element and high breakdown voltage passive element manufacturing method |
| JP2017069281A (ja) * | 2015-09-28 | 2017-04-06 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| CN108649021A (zh) * | 2018-07-19 | 2018-10-12 | 长江存储科技有限责任公司 | 晶圆翘曲调整结构及其形成方法 |
| JP2019504490A (ja) * | 2015-12-16 | 2019-02-14 | オステンド・テクノロジーズ・インコーポレーテッド | ウェーハ平坦性を改善する方法およびその方法により作成された接合ウェーハ組立体 |
| WO2020195920A1 (ja) * | 2019-03-27 | 2020-10-01 | 東京エレクトロン株式会社 | 成膜装置および成膜方法 |
-
1995
- 1995-02-21 JP JP3254495A patent/JPH08227834A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000035252A (ko) * | 1998-11-06 | 2000-06-26 | 가네코 히사시 | 반도체 장치 제조 방법 |
| JP2005005280A (ja) * | 2002-05-21 | 2005-01-06 | Otb Group Bv | 半導体基板を不動態化する方法 |
| JP2006004982A (ja) * | 2004-06-15 | 2006-01-05 | Fujitsu Ltd | 半導体基板及びその製造方法 |
| JP4683865B2 (ja) * | 2004-06-15 | 2011-05-18 | 富士通セミコンダクター株式会社 | 半導体基板の製造方法 |
| US7402535B2 (en) * | 2004-07-28 | 2008-07-22 | Texas Instruments Incorporated | Method of incorporating stress into a transistor channel by use of a backside layer |
| EP3046146A1 (en) | 2015-01-14 | 2016-07-20 | Fuji Electric Co. Ltd. | High breakdown voltage passive element and high breakdown voltage passive element manufacturing method |
| US10224390B2 (en) | 2015-01-14 | 2019-03-05 | Fuji Electric Co., Ltd. | High breakdown voltage passive element and high breakdown voltage passive element manufacturing method |
| US10566410B2 (en) | 2015-01-14 | 2020-02-18 | Fuji Electric Co., Ltd. | High breakdown voltage passive element |
| JP2017069281A (ja) * | 2015-09-28 | 2017-04-06 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2019504490A (ja) * | 2015-12-16 | 2019-02-14 | オステンド・テクノロジーズ・インコーポレーテッド | ウェーハ平坦性を改善する方法およびその方法により作成された接合ウェーハ組立体 |
| CN108649021A (zh) * | 2018-07-19 | 2018-10-12 | 长江存储科技有限责任公司 | 晶圆翘曲调整结构及其形成方法 |
| WO2020195920A1 (ja) * | 2019-03-27 | 2020-10-01 | 東京エレクトロン株式会社 | 成膜装置および成膜方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05166731A (ja) | プラズマプロセス装置 | |
| US20120032338A1 (en) | Semiconductor device and method for fabricating the same | |
| US6297171B1 (en) | Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride | |
| JPH08227834A (ja) | 半導体ウェーハ及びその製造方法 | |
| JP2001102367A (ja) | 遠隔プラズマ源を用いる被膜除去 | |
| US20060172545A1 (en) | Purge process conducted in the presence of a purge plasma | |
| JPH10189489A (ja) | Ｃｖｄ成膜方法 | |
| JPH08203894A (ja) | 半導体装置の製造方法 | |
| US7342315B2 (en) | Method to increase mechanical fracture robustness of porous low k dielectric materials | |
| JP3077634B2 (ja) | 化学的気相成長装置およびそのクリーニング方法 | |
| JP3504940B2 (ja) | 半導体装置の製造方法 | |
| US5951879A (en) | Method of etching polysilicon layer | |
| JPH10102256A (ja) | Ｃｖｄ装置 | |
| JP3015710B2 (ja) | 半導体製造方法 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| JP3184013B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000150815A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| JPH1012734A (ja) | 半導体装置の製造方法 | |
| CN109300781A (zh) | Ono膜层的制造方法 | |
| JPH09298193A (ja) | パッシベーション膜の製造方法 | |
| TWI842123B (zh) | 動態處理腔室擋板 | |
| JP2000332012A (ja) | シリコン窒化膜の成膜方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JPH0533138A (ja) | 酸化膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20041028 |