JP3184013B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3184013B2 JP3184013B2 JP18135693A JP18135693A JP3184013B2 JP 3184013 B2 JP3184013 B2 JP 3184013B2 JP 18135693 A JP18135693 A JP 18135693A JP 18135693 A JP18135693 A JP 18135693A JP 3184013 B2 JP3184013 B2 JP 3184013B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- gas
- plasma
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に半導体基板上に堆積される絶縁膜
およびその形成方法に関する。
製造方法に係り、特に半導体基板上に堆積される絶縁膜
およびその形成方法に関する。
【０００２】
【従来の技術】従来、多層配線を有する半導体装置の製
造に際して、所定のパターンを有する配線上に、プラズ
マＣＶＤ（化学気相成長）法により半導体基板上に絶縁
膜を堆積する工程では、プラズマＣＶＤ絶縁膜の用途に
応じて定められたプラズマ条件を絶縁膜堆積の初期から
終了まで保持したまま同じ材質の膜を連続的に堆積し、
単膜として形成している。
造に際して、所定のパターンを有する配線上に、プラズ
マＣＶＤ（化学気相成長）法により半導体基板上に絶縁
膜を堆積する工程では、プラズマＣＶＤ絶縁膜の用途に
応じて定められたプラズマ条件を絶縁膜堆積の初期から
終了まで保持したまま同じ材質の膜を連続的に堆積し、
単膜として形成している。
【０００３】ところで、プラズマＣＶＤ絶縁膜の特性と
して、下地に与えるストレスの程度と、Ｎａ（ナトリウ
ム）ブロッキング性に代表されるアルカリ金属などの汚
染に対する耐性（パッシベーション能力）が重要視さ
れ、上記ストレスは低く、パッシベーション能力は高い
方が望ましい場合がある。
して、下地に与えるストレスの程度と、Ｎａ（ナトリウ
ム）ブロッキング性に代表されるアルカリ金属などの汚
染に対する耐性（パッシベーション能力）が重要視さ
れ、上記ストレスは低く、パッシベーション能力は高い
方が望ましい場合がある。
【０００４】しかし、前記した従来の方法により単膜と
して形成されたプラズマＣＶＤ絶縁膜は、低ストレス性
と高パッシベーション能力とがトレードオフの関係にあ
り、ストレス性とパッシベーション能力とに対する要求
を同時に満たすことは困難である。
して形成されたプラズマＣＶＤ絶縁膜は、低ストレス性
と高パッシベーション能力とがトレードオフの関係にあ
り、ストレス性とパッシベーション能力とに対する要求
を同時に満たすことは困難である。
【０００５】図５は、従来の方法により形成された例え
ばプラズマＳｉＯＮ膜について、ＳＩＭＳ（二次イオン
質量）分析により、膜表面から深さ方向（基板との界面
方向）におけるＮａ濃度のプロファイルを測定した結果
の一例を示している。
ばプラズマＳｉＯＮ膜について、ＳＩＭＳ（二次イオン
質量）分析により、膜表面から深さ方向（基板との界面
方向）におけるＮａ濃度のプロファイルを測定した結果
の一例を示している。
【０００６】図５において、プラズマＳｉＯＮ膜のＮａ
濃度は、膜表面から基板界面付近まで全体的に１×１０
19 ａｔｏｍｓ／ｃｍ 3 以上と高く、十分なＮａブロッ
キング性が得られているが、ストレスが８００〜１００
０ＭＰａと高くなる。
濃度は、膜表面から基板界面付近まで全体的に１×１０
19 ａｔｏｍｓ／ｃｍ 3 以上と高く、十分なＮａブロッ
キング性が得られているが、ストレスが８００〜１００
０ＭＰａと高くなる。
【０００７】このようにストレスが高いと、ストレスが
低い場合と比べて、プラズマＳｉＯＮ膜の下層に形成さ
れる例えばＡｌ（アルミニウム）配線のＳＭ（ストレス
・マイグレーション）寿命が１／４以下になり、しか
も、上記Ａｌ配線にノッチが発生し、ＥＭ（エレクトロ
・マイグレーション）寿命も低下してしまう。
低い場合と比べて、プラズマＳｉＯＮ膜の下層に形成さ
れる例えばＡｌ（アルミニウム）配線のＳＭ（ストレス
・マイグレーション）寿命が１／４以下になり、しか
も、上記Ａｌ配線にノッチが発生し、ＥＭ（エレクトロ
・マイグレーション）寿命も低下してしまう。
【０００８】これに対して、ストレスが低いプラズマＳ
ｉＯＮ膜は、前記したようなストレスが高い場合と同様
の十分なＮａブロッキング性が得られない。なお、半導
体基板上の表面保護のために堆積されるパッシベーショ
ン膜として、通常、相異なる複数種類のプラズマＣＶＤ
絶縁膜を積層している。この場合、パッシベーション能
力に優れたプラズマＳｉＮ膜と、下地に与えるストレス
が低いプラズマＳｉＯ膜とを積層する場合が多く、プラ
ズマＳｉＮ膜の堆積工程中はＳｉＮ膜堆積用のプラズマ
条件を保持し、プラズマＳｉＯ膜の堆積工程中はＳｉＯ
膜堆積用のプラズマ条件を保持する必要がある。
ｉＯＮ膜は、前記したようなストレスが高い場合と同様
の十分なＮａブロッキング性が得られない。なお、半導
体基板上の表面保護のために堆積されるパッシベーショ
ン膜として、通常、相異なる複数種類のプラズマＣＶＤ
絶縁膜を積層している。この場合、パッシベーション能
力に優れたプラズマＳｉＮ膜と、下地に与えるストレス
が低いプラズマＳｉＯ膜とを積層する場合が多く、プラ
ズマＳｉＮ膜の堆積工程中はＳｉＮ膜堆積用のプラズマ
条件を保持し、プラズマＳｉＯ膜の堆積工程中はＳｉＯ
膜堆積用のプラズマ条件を保持する必要がある。
【０００９】しかし、このようにパッシベーション膜と
して二種類の絶縁膜を積層することは、工程数が多くな
る。また、上記プラズマＳｉＮ膜は紫外線を通さないの
で、紫外線消去型不揮発性半導体メモリ（ＥＰＲＯＭ）
のパッシベーション膜として使用できない。
して二種類の絶縁膜を積層することは、工程数が多くな
る。また、上記プラズマＳｉＮ膜は紫外線を通さないの
で、紫外線消去型不揮発性半導体メモリ（ＥＰＲＯＭ）
のパッシベーション膜として使用できない。
【００１０】
【発明が解決しようとする課題】上記したように従来の
方法により形成されたプラズマＣＶＤ絶縁膜は、低スト
レス性と高パッシベーション能力とがトレードオフの関
係にあり、ストレス性とパッシベーション能力とに対す
る要求を同時に満たすことは困難であるという問題があ
った。
方法により形成されたプラズマＣＶＤ絶縁膜は、低スト
レス性と高パッシベーション能力とがトレードオフの関
係にあり、ストレス性とパッシベーション能力とに対す
る要求を同時に満たすことは困難であるという問題があ
った。
【００１１】また、従来の方法により複数種類のプラズ
マＣＶＤ絶縁膜が積層されて形成されたパッシベーショ
ン膜は、その堆積工程数が多くなり、プラズマＳｉＮ膜
を含む場合にはＥＰＲＯＭのパッシベーション膜として
使用できないという問題があった。
マＣＶＤ絶縁膜が積層されて形成されたパッシベーショ
ン膜は、その堆積工程数が多くなり、プラズマＳｉＮ膜
を含む場合にはＥＰＲＯＭのパッシベーション膜として
使用できないという問題があった。
【００１２】本発明は上記の問題点を解決すべくなされ
たもので、低ストレス性と高パッシベーション能力とを
併せ持つ単膜からなるプラズマＣＶＤ絶縁膜を有し、ア
ルカリ金属などの汚染に対する耐性およびＳＭ耐性が優
れた半導体装置およびその製造方法を提供することを目
的とする。
たもので、低ストレス性と高パッシベーション能力とを
併せ持つ単膜からなるプラズマＣＶＤ絶縁膜を有し、ア
ルカリ金属などの汚染に対する耐性およびＳＭ耐性が優
れた半導体装置およびその製造方法を提供することを目
的とする。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子が形成された半導体基板と、この半導体基板
上に形成された所定のパターンを有する配線と、材料ガ
ス、酸素を含むガス及び窒素を含むガスからなり、これ
らのガスの流量比が所定の比率にされた混合ガスを用い
て上記配線上を含む半導体基板上に堆積形成されるパッ
シベーション能力の高い緻密な膜質を有する第１の膜部
と、上記各ガスの流量比を変えた混合ガスを用いて下地
に与えるストレスが低い膜質を有する第２の膜部とが交
互に重なるように堆積された単膜からなる絶縁膜とを具
備することを特徴とする。
半導体素子が形成された半導体基板と、この半導体基板
上に形成された所定のパターンを有する配線と、材料ガ
ス、酸素を含むガス及び窒素を含むガスからなり、これ
らのガスの流量比が所定の比率にされた混合ガスを用い
て上記配線上を含む半導体基板上に堆積形成されるパッ
シベーション能力の高い緻密な膜質を有する第１の膜部
と、上記各ガスの流量比を変えた混合ガスを用いて下地
に与えるストレスが低い膜質を有する第２の膜部とが交
互に重なるように堆積された単膜からなる絶縁膜とを具
備することを特徴とする。
【００１４】また、本発明の半導体装置の製造方法は、
半導体基板上に所定のパターンを有する配線を形成する
工程と、材料ガス、酸素を含むガス及び窒素を含むガス
からなる混合ガスを所定の比率の流量比で供給すること
によって、上記配線上を含む半導体基板上にパッシベー
ション能力の高い緻密な膜質を有する第１の膜部と、上
記各ガスの流量比を変えた混合ガスを供給することによ
って、下地に与えるストレスが低い膜質を有する第２の
膜部とを交互に堆積することにより、単膜からなる絶縁
膜を堆積形成する工程とを具備することを特徴とする。
半導体基板上に所定のパターンを有する配線を形成する
工程と、材料ガス、酸素を含むガス及び窒素を含むガス
からなる混合ガスを所定の比率の流量比で供給すること
によって、上記配線上を含む半導体基板上にパッシベー
ション能力の高い緻密な膜質を有する第１の膜部と、上
記各ガスの流量比を変えた混合ガスを供給することによ
って、下地に与えるストレスが低い膜質を有する第２の
膜部とを交互に堆積することにより、単膜からなる絶縁
膜を堆積形成する工程とを具備することを特徴とする。
【００１５】
【作用】本発明において堆積形成されたプラズマＣＶＤ
絶縁膜は、パッシベーション能力の高い緻密な膜質を有
する第１の膜部と下地に与えるストレスが低い膜質を有
する第２の膜部とが交互に重なるように堆積された単膜
からなる。このようなプラズマＣＶＤ絶縁膜を使用すれ
ば、アルカリ金属などの汚染に対する耐性および配線の
ＳＭ耐性が優れた半導体装置を実現することができる。
絶縁膜は、パッシベーション能力の高い緻密な膜質を有
する第１の膜部と下地に与えるストレスが低い膜質を有
する第２の膜部とが交互に重なるように堆積された単膜
からなる。このようなプラズマＣＶＤ絶縁膜を使用すれ
ば、アルカリ金属などの汚染に対する耐性および配線の
ＳＭ耐性が優れた半導体装置を実現することができる。
【００１６】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例に係る半導体
装置の製造方法で使用されるプラズマＣＶＤ装置の一例
（ロードロック室を有するコールドウォール型プラズマ
ＣＶＤ装置）の構成を概略的に示す断面図である。
に説明する。図１は、本発明の第１実施例に係る半導体
装置の製造方法で使用されるプラズマＣＶＤ装置の一例
（ロードロック室を有するコールドウォール型プラズマ
ＣＶＤ装置）の構成を概略的に示す断面図である。
【００１７】図１において、ステンレスにより囲まれた
反応室１０内には、第１の上部電極１１１および第２の
上部電極１１２が並設され、この２個の上部電極（シャ
ワーヘッド）に選択的に対向するように平行に移動可能
なように下部電極１２が設けられている。
反応室１０内には、第１の上部電極１１１および第２の
上部電極１１２が並設され、この２個の上部電極（シャ
ワーヘッド）に選択的に対向するように平行に移動可能
なように下部電極１２が設けられている。
【００１８】上部電極１１１、１１２に高周波電力を供
給するための高周波電源１４が反応室外に設けられてお
り、反応室外から第１の上部電極１１１の下方に反応ガ
スを導入するための第１の反応ガス導入部１５１および
第２の上部電極１１２の下方に反応ガスを導入するため
の第２の反応ガス導入部１５２が設けられている。
給するための高周波電源１４が反応室外に設けられてお
り、反応室外から第１の上部電極１１１の下方に反応ガ
スを導入するための第１の反応ガス導入部１５１および
第２の上部電極１１２の下方に反応ガスを導入するため
の第２の反応ガス導入部１５２が設けられている。
【００１９】前記下部電極１２は、その上に半導体ウェ
ハー１が載置されるものであり、その電極本体は接地電
位に接続されており、電極本体とは電気的に絶縁された
ヒーター１３を内蔵している。
ハー１が載置されるものであり、その電極本体は接地電
位に接続されており、電極本体とは電気的に絶縁された
ヒーター１３を内蔵している。
【００２０】また、前記反応室１０には、反応室外に設
けられた真空ポンプ（図示せず）により反応室内から排
気を行うための真空排気口１６が設けられている。な
お、反応室１０に隣接して反応室１０との間でウェハー
１を出し入れするためにロードロック室２０が設けられ
ており、このロードロック室２０には、ウェハー搬送ア
ーム２１、大気圧の不活性ガス（例えばＮ2 ガス）を導
入するためのガス導入口２２、真空排気口２３、外部か
らウェハー１を出し入れするための扉２４が設けられて
いる。
けられた真空ポンプ（図示せず）により反応室内から排
気を行うための真空排気口１６が設けられている。な
お、反応室１０に隣接して反応室１０との間でウェハー
１を出し入れするためにロードロック室２０が設けられ
ており、このロードロック室２０には、ウェハー搬送ア
ーム２１、大気圧の不活性ガス（例えばＮ2 ガス）を導
入するためのガス導入口２２、真空排気口２３、外部か
らウェハー１を出し入れするための扉２４が設けられて
いる。
【００２１】次に、図１の構成のプラズマＣＶＤ装置を
用いてプラズマＣＶＤ膜を堆積する方法の一例につい
て、図２を参照しながら説明する。まず、前記ウェハー
１として、各チップ領域の半導体基板１ａ上に半導体素
子（図示せず）を形成した後に、層間絶縁膜２上に所定
のパターンを有する配線３を形成したものを用意する。
用いてプラズマＣＶＤ膜を堆積する方法の一例につい
て、図２を参照しながら説明する。まず、前記ウェハー
１として、各チップ領域の半導体基板１ａ上に半導体素
子（図示せず）を形成した後に、層間絶縁膜２上に所定
のパターンを有する配線３を形成したものを用意する。
【００２２】そして、上記ウェハー１を下部電極１２上
に載置し、このウェハー１を例えば第１の上部電極１１
１に対向させるように下部電極１２を移動させ、反応室
１０の温度を例えば３００℃、室内の圧力を例えば４０
Ｐａに保ち、高周波電源１４から上部電極１１１、１１
２に例えば１０００Ｗの高周波電力を供給し、第１の反
応ガス導入部１５１から反応ガスを導入することによ
り、対向電極（１１１、１２）間にプラズマを誘起させ
る。
に載置し、このウェハー１を例えば第１の上部電極１１
１に対向させるように下部電極１２を移動させ、反応室
１０の温度を例えば３００℃、室内の圧力を例えば４０
Ｐａに保ち、高周波電源１４から上部電極１１１、１１
２に例えば１０００Ｗの高周波電力を供給し、第１の反
応ガス導入部１５１から反応ガスを導入することによ
り、対向電極（１１１、１２）間にプラズマを誘起させ
る。
【００２３】この場合、反応ガスとして、例えばＳｉＨ
4 ／Ｎ2 Ｏ／ＮＨ3 ガスの流量が対応して２００／５０
０／２０００sccmに制御された混合された第１の混合ガ
スを使用することにより、前記配線３を含む半導体基板
上にプラズマＳｉＮ膜に近い膜質を有する第１のプラズ
マＳｉＯＮ膜４を薄く（１０ｎｍ〜１００ｎｍの範囲
内、例えば１０ｎｍ）堆積する。
4 ／Ｎ2 Ｏ／ＮＨ3 ガスの流量が対応して２００／５０
０／２０００sccmに制御された混合された第１の混合ガ
スを使用することにより、前記配線３を含む半導体基板
上にプラズマＳｉＮ膜に近い膜質を有する第１のプラズ
マＳｉＯＮ膜４を薄く（１０ｎｍ〜１００ｎｍの範囲
内、例えば１０ｎｍ）堆積する。
【００２４】このように堆積された第１のプラズマＳｉ
ＯＮ膜４は、ストレス値は高い（例えば８００ＭＰａ）
が、緻密な膜質を有するのでＮａブロッキング性が優れ
ている。
ＯＮ膜４は、ストレス値は高い（例えば８００ＭＰａ）
が、緻密な膜質を有するのでＮａブロッキング性が優れ
ている。
【００２５】次に、ウェハー１を第２の上部電極１１２
に対向させるように下部電極１２を移動させ、反応室１
０内の温度、圧力、高周波電力を前記と同じ条件とし、
第２の反応ガス導入部１５２から反応ガスを導入するこ
とにより、対向電極（１１２、１２）間にプラズマを誘
起させる。
に対向させるように下部電極１２を移動させ、反応室１
０内の温度、圧力、高周波電力を前記と同じ条件とし、
第２の反応ガス導入部１５２から反応ガスを導入するこ
とにより、対向電極（１１２、１２）間にプラズマを誘
起させる。
【００２６】この場合、前記反応ガスの一部のガスの流
量を変化させ、前記ＳｉＨ4 ／Ｎ2Ｏ／ＮＨ3 ガスの流
量が対応して２４０／２０００／３００sccmに制御され
た第２の混合ガスを使用することにより、前記第１のプ
ラズマＳｉＯＮ膜４上に第２のプラズマＳｉＯＮ膜５を
薄く（１０ｎｍ〜１００ｎｍの範囲内、例えば９０ｎ
ｍ）堆積する。このように堆積された第２のプラズマＳ
ｉＯＮ膜５は、下地に与えるストレスの値が低い（例え
ば５〜１０ＭＰａ）。
量を変化させ、前記ＳｉＨ4 ／Ｎ2Ｏ／ＮＨ3 ガスの流
量が対応して２４０／２０００／３００sccmに制御され
た第２の混合ガスを使用することにより、前記第１のプ
ラズマＳｉＯＮ膜４上に第２のプラズマＳｉＯＮ膜５を
薄く（１０ｎｍ〜１００ｎｍの範囲内、例えば９０ｎ
ｍ）堆積する。このように堆積された第２のプラズマＳ
ｉＯＮ膜５は、下地に与えるストレスの値が低い（例え
ば５〜１０ＭＰａ）。
【００２７】以下、ウェハー１を第１の上部電極１１１
および第２の上部電極１１２に交互に対向させるように
下部電極１２を移動させ、前記したようにプラズマ条件
を交互に変化させることにより、ブロッキング性の高い
緻密な膜質を有する１０ｎｍ程度の第１のプラズマＳｉ
ＯＮ膜４と下地に与えるストレスが低い膜質を有する９
０ｎｍ程度の第２のプラズマＳｉＯＮ膜５とを一定周期
で交互に例えば５回（合計１０層分）堆積することによ
り、プラズマＳｉＯＮ膜６を形成する。
および第２の上部電極１１２に交互に対向させるように
下部電極１２を移動させ、前記したようにプラズマ条件
を交互に変化させることにより、ブロッキング性の高い
緻密な膜質を有する１０ｎｍ程度の第１のプラズマＳｉ
ＯＮ膜４と下地に与えるストレスが低い膜質を有する９
０ｎｍ程度の第２のプラズマＳｉＯＮ膜５とを一定周期
で交互に例えば５回（合計１０層分）堆積することによ
り、プラズマＳｉＯＮ膜６を形成する。
【００２８】図３は、上記のように形成されたプラズマ
ＳｉＯＮ膜６について、ＳＩＭＳ分析により、膜表面か
ら深さ方向（基板との界面方向）におけるＮａ濃度のプ
ロファイルを測定した結果の一例を示している。
ＳｉＯＮ膜６について、ＳＩＭＳ分析により、膜表面か
ら深さ方向（基板との界面方向）におけるＮａ濃度のプ
ロファイルを測定した結果の一例を示している。
【００２９】図３において、プラズマＳｉＯＮ膜のＮａ
濃度は、膜表面付近では１×１０ 19 ａｔｏｍｓ／ｃｍ 3
以上であるが、基板界面に近づくにつれて低下してい
る。上記実施例により堆積形成されたプラズマＳｉＯＮ
膜６は、ブロッキング性の高い緻密な膜質を有するプラ
ズマＳｉＯＮ膜４と下地に与えるストレスが低い膜質を
有するプラズマＳｉＯＮ膜５とが交互に堆積された単膜
からなり、そのストレス値は例えば８０ＭＰａであり、
従来例のプラズマＣＶＤ絶縁膜のストレス値（８００〜
１０００ＭＰａ）より低く、かつ、Ｎａブロッキング性
は優れている。
濃度は、膜表面付近では１×１０ 19 ａｔｏｍｓ／ｃｍ 3
以上であるが、基板界面に近づくにつれて低下してい
る。上記実施例により堆積形成されたプラズマＳｉＯＮ
膜６は、ブロッキング性の高い緻密な膜質を有するプラ
ズマＳｉＯＮ膜４と下地に与えるストレスが低い膜質を
有するプラズマＳｉＯＮ膜５とが交互に堆積された単膜
からなり、そのストレス値は例えば８０ＭＰａであり、
従来例のプラズマＣＶＤ絶縁膜のストレス値（８００〜
１０００ＭＰａ）より低く、かつ、Ｎａブロッキング性
は優れている。
【００３０】このようなプラズマＳｉＯＮ膜６を使用し
た半導体装置によれば、従来例のプラズマＣＶＤ絶縁膜
を使用した半導体装置と比べて、プラズマＳｉＯＮ膜６
の下層に形成される例えばＡｌ配線３のＳＭ寿命が４倍
以上になり、上記Ａｌ配線３にノッチが発生しなくな
り、ＥＭ寿命も約３０％向上することが確認された。
た半導体装置によれば、従来例のプラズマＣＶＤ絶縁膜
を使用した半導体装置と比べて、プラズマＳｉＯＮ膜６
の下層に形成される例えばＡｌ配線３のＳＭ寿命が４倍
以上になり、上記Ａｌ配線３にノッチが発生しなくな
り、ＥＭ寿命も約３０％向上することが確認された。
【００３１】また、上記実施例により堆積形成されたプ
ラズマＳｉＯＮ膜６は、紫外線を通すので、ＥＰＲＯＭ
のパッシベーション膜として使用できる。なお、上記実
施例においては、ブロッキング性の高い膜４の膜厚と下
地に与えるストレスが低い膜５の膜厚を対応して１０ｎ
ｍおよび９０ｎｍに形成したが、この膜厚比は限定され
るものではない。
ラズマＳｉＯＮ膜６は、紫外線を通すので、ＥＰＲＯＭ
のパッシベーション膜として使用できる。なお、上記実
施例においては、ブロッキング性の高い膜４の膜厚と下
地に与えるストレスが低い膜５の膜厚を対応して１０ｎ
ｍおよび９０ｎｍに形成したが、この膜厚比は限定され
るものではない。
【００３２】また、上記実施例においては、ブロッキン
グ性の高い膜４および下地に与えるストレスが低い膜５
としてプラズマＳｉＯＮ膜を堆積したが、これに限ら
ず、他の膜（プラズマＳｉＮ膜、プラズマＳｉＯ膜な
ど）を堆積してもよい。
グ性の高い膜４および下地に与えるストレスが低い膜５
としてプラズマＳｉＯＮ膜を堆積したが、これに限ら
ず、他の膜（プラズマＳｉＮ膜、プラズマＳｉＯ膜な
ど）を堆積してもよい。
【００３３】また、上記第１実施例では、ウェハー１を
第１の上部電極１１１および第２の上部電極１１２に交
互に対向させるように下部電極１２を移動させたが、こ
れに限らず、他の方法により、ウェハー１付近のプラズ
マ条件（膜形成条件）を交互に変化させるようにしても
よい。
第１の上部電極１１１および第２の上部電極１１２に交
互に対向させるように下部電極１２を移動させたが、こ
れに限らず、他の方法により、ウェハー１付近のプラズ
マ条件（膜形成条件）を交互に変化させるようにしても
よい。
【００３４】図４は、本発明の第２実施例に係る半導体
装置の製造方法で使用されるプラズマＣＶＤ装置の一例
を概略的に示す断面図である。図４において、３０は反
応室、３１は上部電極（シャワーヘッド）、３２はこの
上部電極に対向するように設けられて接地電位に接続さ
れた下部電極、３３は下部電極３３に内蔵されたヒータ
ー、３４は上部電極３１に高周波電力を供給するための
高周波電源、３５は反応室外から上部電極３１の下方に
反応ガスを導入するための反応ガス導入部、３６は反応
室内から排気を行うための真空排気口、２０はロードロ
ック室、２１はウェハー搬送アーム、２２はガス導入
口、２３は真空排気口、２４は扉である。なお、前記下
部電極３２上に載置された半導体ウェハー１は、各チッ
プ領域の半導体基板上に半導体素子を形成した後に所定
のパターンを有する配線が形成されたものである。
装置の製造方法で使用されるプラズマＣＶＤ装置の一例
を概略的に示す断面図である。図４において、３０は反
応室、３１は上部電極（シャワーヘッド）、３２はこの
上部電極に対向するように設けられて接地電位に接続さ
れた下部電極、３３は下部電極３３に内蔵されたヒータ
ー、３４は上部電極３１に高周波電力を供給するための
高周波電源、３５は反応室外から上部電極３１の下方に
反応ガスを導入するための反応ガス導入部、３６は反応
室内から排気を行うための真空排気口、２０はロードロ
ック室、２１はウェハー搬送アーム、２２はガス導入
口、２３は真空排気口、２４は扉である。なお、前記下
部電極３２上に載置された半導体ウェハー１は、各チッ
プ領域の半導体基板上に半導体素子を形成した後に所定
のパターンを有する配線が形成されたものである。
【００３５】次に、図４の構成のプラズマＣＶＤ装置を
用いて前記したようなプラズマＳｉＯＮ膜を堆積する方
法の一例について説明する。まず、反応室３０内の温度
を例えば３００℃、室内の圧力を例えば４０Ｐａに保
ち、高周波電源３４から上部電極３１に例えば１０００
Ｗの高周波電力を供給し、反応ガス導入部３５から反応
ガスを導入することにより、対向電極間にプラズマを誘
起させる。この場合、反応ガスとして、例えばＳｉＨ4
／Ｎ2 Ｏ／ＮＨ3 ガスの流量が対応して２００／５００
／２０００sccmに制御された混合された第１の混合ガス
を使用することにより、ウェハー１上にプラズマＳｉＮ
膜に近い膜質を有する第１のプラズマＳｉＯＮ膜を例え
ば１０ｎｍ堆積する。
用いて前記したようなプラズマＳｉＯＮ膜を堆積する方
法の一例について説明する。まず、反応室３０内の温度
を例えば３００℃、室内の圧力を例えば４０Ｐａに保
ち、高周波電源３４から上部電極３１に例えば１０００
Ｗの高周波電力を供給し、反応ガス導入部３５から反応
ガスを導入することにより、対向電極間にプラズマを誘
起させる。この場合、反応ガスとして、例えばＳｉＨ4
／Ｎ2 Ｏ／ＮＨ3 ガスの流量が対応して２００／５００
／２０００sccmに制御された混合された第１の混合ガス
を使用することにより、ウェハー１上にプラズマＳｉＮ
膜に近い膜質を有する第１のプラズマＳｉＯＮ膜を例え
ば１０ｎｍ堆積する。
【００３６】次に、反応室３０内の温度、圧力、高周波
電力を前記と同じ条件とし、反応ガスを導入することに
より、対向電極間にプラズマを誘起させる。この場合、
前記反応ガスの一部のガスの流量を変化させ、前記Ｓｉ
Ｈ4 ／Ｎ2 Ｏ／ＮＨ3 ガスの流量が対応して２４０／２
０００／３００sccmに制御された第２の混合ガスを使用
することにより、第２のプラズマＳｉＯＮ膜を例えば９
０ｎｍ堆積する。
電力を前記と同じ条件とし、反応ガスを導入することに
より、対向電極間にプラズマを誘起させる。この場合、
前記反応ガスの一部のガスの流量を変化させ、前記Ｓｉ
Ｈ4 ／Ｎ2 Ｏ／ＮＨ3 ガスの流量が対応して２４０／２
０００／３００sccmに制御された第２の混合ガスを使用
することにより、第２のプラズマＳｉＯＮ膜を例えば９
０ｎｍ堆積する。
【００３７】以下、前記第１の混合ガス、第２の混合ガ
スを交互に供給することにより膜形成条件を切換え制御
する（ウェハー１付近のプラズマ条件を交互に変化させ
る）ことにより、ブロッキング性の高い緻密な膜質を有
する１０ｎｍ程度の第１のプラズマＳｉＯＮ膜と下地に
与えるストレスが低い膜質を有する９０ｎｍ程度の第２
のプラズマＳｉＯＮ膜とを一定周期で交互に堆積するこ
とにより、プラズマＳｉＯＮ膜を堆積形成することが可
能になる。
スを交互に供給することにより膜形成条件を切換え制御
する（ウェハー１付近のプラズマ条件を交互に変化させ
る）ことにより、ブロッキング性の高い緻密な膜質を有
する１０ｎｍ程度の第１のプラズマＳｉＯＮ膜と下地に
与えるストレスが低い膜質を有する９０ｎｍ程度の第２
のプラズマＳｉＯＮ膜とを一定周期で交互に堆積するこ
とにより、プラズマＳｉＯＮ膜を堆積形成することが可
能になる。
【００３８】
【発明の効果】上述したように本発明によれば、低スト
レス性と高パッシベーション能力とを併せ持つ単膜から
なるプラズマＣＶＤ絶縁膜を有し、アルカリ金属などの
汚染に対する耐性およびＳＭ耐性が優れた半導体装置お
よびその製造方法を実現することができる。
レス性と高パッシベーション能力とを併せ持つ単膜から
なるプラズマＣＶＤ絶縁膜を有し、アルカリ金属などの
汚染に対する耐性およびＳＭ耐性が優れた半導体装置お
よびその製造方法を実現することができる。
【図１】本発明の第１実施例に係る半導体装置の製造方
法で使用されるプラズマＣＶＤ装置の一例を概略的に示
す断面図。
法で使用されるプラズマＣＶＤ装置の一例を概略的に示
す断面図。
【図２】本発明の第１実施例に係る半導体装置の製造方
法により形成された半導体装置の一例を示す断面図。
法により形成された半導体装置の一例を示す断面図。
【図３】図２に示した半導体装置中のプラズマＣＶＤ膜
の特性の一例を示す図。
の特性の一例を示す図。
【図４】本発明の第２実施例に係る半導体装置の製造方
法で使用されるプラズマＣＶＤ装置の一例を概略的に示
す断面図。
法で使用されるプラズマＣＶＤ装置の一例を概略的に示
す断面図。
【図５】従来の半導体装置の製造方法により形成された
プラズマＣＶＤ膜の特性の一例を示す図。
プラズマＣＶＤ膜の特性の一例を示す図。
１…半導体ウェハー、１ａ…半導体基板、２…層間絶縁
膜、３…配線、４…第１のプラズマＳｉＯＮ膜、５…第
２のプラズマＳｉＯＮ膜、６…プラズマＳｉＯＮ膜、１
０、３０…反応室、１１１、１１２、３１…上部電極
（シャワーヘッド）、１２、３２…下部電極、１３、３
３…ヒーター、１４、３４…高周波電源、１５１、１５
２、３５…反応ガス導入部、１６、３６…真空排気口、
２０…ロードロック室、２１…ウェハー搬送アーム、２
２…ガス導入口、２３…真空排気口、２４…扉。
膜、３…配線、４…第１のプラズマＳｉＯＮ膜、５…第
２のプラズマＳｉＯＮ膜、６…プラズマＳｉＯＮ膜、１
０、３０…反応室、１１１、１１２、３１…上部電極
（シャワーヘッド）、１２、３２…下部電極、１３、３
３…ヒーター、１４、３４…高周波電源、１５１、１５
２、３５…反応ガス導入部、１６、３６…真空排気口、
２０…ロードロック室、２１…ウェハー搬送アーム、２
２…ガス導入口、２３…真空排気口、２４…扉。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安部 正泰 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (56)参考文献 特開 平４−25128（ＪＰ，Ａ) 特開 平５−6886（ＪＰ，Ａ) 特開 平５−62971（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 C23C 16/50
Claims (7)
- 【請求項１】 半導体素子が形成された半導体基板と、 この半導体基板上に形成された所定のパターンを有する
配線と、材料ガス、酸素を含むガス及び窒素を含むガスからな
り、これらのガスの流量比が所定の比率にされた混合ガ
スを用いて上記配線上を含む半導体基板上に堆積形成さ
れる パッシベーション能力の高い緻密な膜質を有する第
１の膜部と、上記各ガスの流量比を変えた混合ガスを用
いて下地に与えるストレスが低い膜質を有する第２の膜
部とが交互に重なるように堆積された単膜からなる絶縁
膜とを具備することを特徴とする半導体装置。 - 【請求項２】 前記絶縁膜がパッシベーション膜として
使用されるていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記第１の膜部と前記第２の膜部とがそ
れぞれの膜厚が１０ｎｍ〜１００ｎｍの範囲内となるよ
うに交互に重なるように堆積されていることを特徴とす
る請求項１記載の半導体装置。 - 【請求項４】 前記絶縁膜がプラズマＣＶＤ絶縁膜であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項５】 半導体基板上に所定のパターンを有する
配線を形成する工程と、材料ガス、酸素を含むガス及び窒素を含むガスからなる
混合ガスを所定の比率の流量比で供給することによっ
て、 上記配線上を含む半導体基板上にパッシベーション
能力の高い緻密な膜質を有する第１の膜部と、上記各ガ
スの流量比を変えた混合ガスを供給することによって、
下地に与えるストレスが低い膜質を有する第２の膜部と
を交互に堆積することにより、単膜からなる絶縁膜を堆
積形成する工程とを具備することを特徴とする半導体装
置の製造方法。 - 【請求項６】 前記第１の膜部および前記第２の膜部を
それぞれの膜厚が１０ｎｍ〜１００ｎｍの範囲内となる
ように形成することを特徴とする請求項５記載の半導体
装置の製造方法。 - 【請求項７】 前記第１の膜部と前記第２の膜部との堆
積がプラズマＣＶＤ法により行われることを特徴とする
請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18135693A JP3184013B2 (ja) | 1993-07-22 | 1993-07-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18135693A JP3184013B2 (ja) | 1993-07-22 | 1993-07-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0737872A JPH0737872A (ja) | 1995-02-07 |
| JP3184013B2 true JP3184013B2 (ja) | 2001-07-09 |
Family
ID=16099291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18135693A Expired - Fee Related JP3184013B2 (ja) | 1993-07-22 | 1993-07-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3184013B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100230386B1 (ko) * | 1996-11-22 | 1999-11-15 | 윤종용 | 금속 층간절연막 형성방법 |
| JP5040066B2 (ja) * | 2005-03-31 | 2012-10-03 | 大日本印刷株式会社 | 成膜装置及び成膜方法 |
| JP4747658B2 (ja) * | 2005-04-22 | 2011-08-17 | 大日本印刷株式会社 | 成膜装置及び成膜方法 |
| JP4747665B2 (ja) * | 2005-05-11 | 2011-08-17 | 大日本印刷株式会社 | 成膜装置及び成膜方法 |
-
1993
- 1993-07-22 JP JP18135693A patent/JP3184013B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0737872A (ja) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523616A (en) | Semiconductor device having laminated tight and coarse insulating layers | |
| US6723598B2 (en) | Method for manufacturing aluminum oxide films for use in semiconductor devices | |
| US5279985A (en) | Semiconductor device and method of fabrication thereof | |
| KR0174543B1 (ko) | 반도체 웨이퍼 상에 텅스텐 층을 증착시키는 방법 | |
| US6017614A (en) | Plasma-enhanced chemical vapor deposited SIO2 /SI3 N4 multilayer passivation layer for semiconductor applications | |
| KR100934048B1 (ko) | 가스 토출 부재 및 플라즈마 처리 장치 | |
| KR100696143B1 (ko) | 기판위에 두꺼운 질화 티타늄층을 성막하는 방법 | |
| US6399490B1 (en) | Highly conformal titanium nitride deposition process for high aspect ratio structures | |
| JPH08264530A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPS6278816A (ja) | シリコン基板上に金属を選択的に付着する方法 | |
| US5567661A (en) | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound | |
| KR100817350B1 (ko) | 규소 탄화물 박막의 이중 플라즈마 처리 | |
| JPH08111531A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| US6815332B2 (en) | Method for forming integrated dielectric layers | |
| JP2002151437A (ja) | 化学気相堆積によって形成されたタンタルナイトライド化合物の膜のプラズマ処理 | |
| JP4743470B2 (ja) | 半導体基板上にＣｕ層と接触する膜を形成するための方法 | |
| TWI272694B (en) | Metal ion diffusion barrier layers | |
| JP2000277515A (ja) | 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置 | |
| JPH09321045A (ja) | 半導体装置およびその製造方法 | |
| JP3184013B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6248752B2 (ja) | ||
| US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices | |
| JPH01293624A (ja) | 集積回路の製造方法 | |
| JPS61256735A (ja) | 半導体装置及びその製造方法 | |
| TW484179B (en) | Method of manufacturing a barrier layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |