JP3015710B2 - 半導体製造方法 - Google Patents

半導体製造方法

Info

Publication number
JP3015710B2
JP3015710B2 JP7141994A JP14199495A JP3015710B2 JP 3015710 B2 JP3015710 B2 JP 3015710B2 JP 7141994 A JP7141994 A JP 7141994A JP 14199495 A JP14199495 A JP 14199495A JP 3015710 B2 JP3015710 B2 JP 3015710B2
Authority
JP
Japan
Prior art keywords
gas
boat
wafer
supplying
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7141994A
Other languages
English (en)
Other versions
JPH07312364A (ja
Inventor
直人 宮下
幸一 高橋
博 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7141994A priority Critical patent/JP3015710B2/ja
Publication of JPH07312364A publication Critical patent/JPH07312364A/ja
Application granted granted Critical
Publication of JP3015710B2 publication Critical patent/JP3015710B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はLP−CVD(減圧CV
D)装置を構成する半導体製造装置を用いる半導体製造
方法に関する。
【0002】
【従来の技術】従来の横型LP−CVD(減圧CVD)
装置を第7図に、縦型LP−CVD装置を図8に示す。
図中1はヒーター、2はジクロルシランガスノズル、3
はアンモニアガスノズル、4は反応チューブ、5は排気
口、6はウェーハ、7はアウターチューブ、8はインナ
ーチューブ、9は炉口フランジ、10はウェーハ、11
は排気口、12はジクロルシランガスノズル、13はア
ンモニアガスノズル、14はヒーターである。
【0003】これら図7や図8の装置を用いて、シリコ
ン窒化膜を成膜する場合、反応管4,7内を20〜50
(Pa)の減圧状態に保持し、ジクロルシランガスとア
ンモニアガスをガスノズル2,3や12,13から供給
し、ヒータ1や14の調整で、炉(反応チューブとヒー
タを含めたもの)に770℃から790℃の温度勾配を
付けて成膜を行っている。この場合図7では炉口41
が低温側、ポンプ側(排気口5側)が高温側で、図8で
は炉口71 側が低温側、低奥72 側が高温側で、このよ
うな温度勾配で一定成膜を行なう。
【0004】図7において反応チューブ4は、ヒータ1
に囲まれて位置し、ジクロルシランガスノズル2からジ
クロルシランを、アンモニアガスノズル3からアンモニ
アガスを供給し、ウェーハ6上に成膜する。反応ガスは
排気口5より排気される。また、図8において、アウタ
ーチューブ7は、ヒータ14に囲まれて位置し、ジクロ
ルシランガスをジクロルシランガスノズル12から、ア
ンモニアガスをアンモニアガスノズル13から供給し、
ウェーハ10上に成膜する。なお反応ガスは、インナー
チューブ8の外側に位置する排気口11から排気され
る。また、ボート15の出し入れは、炉口フランジ9を
エレベーターで上下させることにより行う。
【0005】
【発明が解決しようとする課題】このように従来の横
型、縦型LP−CVD装置は、炉に温度勾配をつけてシ
リコン窒化膜を成膜している。ここで問題点は、 (イ)膜厚の均一性:従来の横型、縦型LP−CVD装
置を用いて炉に温度勾配をつけずに炉内を温度フラット
にしてデポジションを行うと、膜厚は炉口側が厚く、炉
奥側が薄くなるために、ウェーハ間に膜厚のばらつきを
生じ、問題である。 (ロ)膜質:シリコン窒化膜のエッチング(CDE,W
ET)速度は成長温度依存性をもっており、成長温度が
高く、成長速度が速い程、エッチング速度は遅くなる傾
向がある。さらに膜のストレス(伸又は縮)について
も、成長温度依存性をもっており、成長温度が高い程、
ストレスは小さくなる傾向があり、炉に温度勾配をつけ
て成膜すると、同一チャージ(ウェーハ配列のこと)内
の膜質が異なるため問題である。 本発明は、同一チャージロット内において、膜厚及び膜
質のそろったシリコン窒化膜を作成することを目的とす
る。
【0006】
【課題を解決するための手段】本発明は、縦型LP-CVD
(減圧CVD)装置を構成する半導体製造装置を用いる半導
体製造方法であって、ボートに載置されたウエハを収容
する炉内の温度が均一になるように加熱する工程と、第
一ガスと第二ガスを低温領域で混合し、この混合ガスを
前記ボートに沿うガス供給路の奥に配置のウエハ側から
前記ボートに配置のウエハに供給する工程と、前記ボー
トの入口に配置するウエハ側から前記第一ガスと第二ガ
スを供給する工程と、前記ウエハ上にシリコン窒化膜を
成膜する工程と、より成ることを特徴とする半導体製造
方法であることを特徴とする。
【0007】更に、この発明は、管体と前記管体の周囲
に配置された加熱手段とを有する炉と、前記炉の管体内
に納められ、夫々の膜が形成される複数のウエハを載置
し、前記炉口のフランジに支持されるボート手段と、第
一のガスと第二のガスとの混合ガスを前記管体内に供給
する混合ガス供給手段と、を有する縦型LP−CVD半
導体の製造装置を用いて半導体を製造する方法であっ
て、前記炉内に均一な温度領域を形成する工程と、前記
管体内で、前記均一な温度領域の温度範囲よりも低い温
度範囲において第一のガスと第二のガスを混合する工程
と、前記ボート手段の上半分部分に対し並設された前記
混合ガス供給手段の上半分部分に設けられた複数の孔を
介して前記混合ガスを供給する工程と、前記ボート手段
の炉口端において、前記第一のガスと第二のガスを前記
ボート手段に分離して供給する工程と、より成る半導体
製造方法であることを第2の特徴とする。
【0008】更に、この発明は、管体と前記管体の周囲
に配置された加熱手段とを有する炉と、前記炉の管体内
に納められ、夫々の膜が形成される複数のウエハを載置
するボート手段と、混合ガスを前記管体内に供給する混
合ガス供給手段と、を有する縦型LP−CVD半導体の
製造装置を用いて半導体を製造する方法であって、前記
炉内に均一な温度領域を形成する工程と、前記管体内
で、前記均一な温度領域の温度範囲よりも低い温度範囲
内において第一のガスと第二のガスを混合する工程と、
前記ガス供給端から離れている前記ボート手段の半分の
長さ部分に対し並設されて設けられた複数の孔を介して
前記管体のガス供給端から前記混合ガスを供給する工程
と、前記管体の前記ガス供給端において、前記第一のガ
スと前記第二のガスを前記ボートに分離して供給する工
程と、より成る半導体製造方法であることを第3の特徴
とする。
【0009】
【0010】
【0011】
【0012】
【0013】
【作用】本発明は、縦型及び横型LP−CVD装置を用
いて、炉に温度勾配をつけないでシリコン窒化膜を成膜
するために、炉内への反応ガス(ジクロルシランガス、
アンモニアガス)を供給するやり方を、ジクロルシラン
ガスとアンモニアガスを低温領域でミキシングして供給
するガスノズルを設け、ここから反応ガスを供給するこ
とにより、温度がフラットで、且つ同一状態のガスが全
チャージにわたり供給でき、更に炉内に挿入され、複数
のウエハを保持することのできるボート手段の炉口端に
おいて、ジクロルシランガスとアンモニアガスを前記ボ
ート手段に分離して供給することによって、膜厚及び膜
質のそろったシリコン窒化膜を成膜するものである。こ
こで、ジクロルシランガスとアンモニアガスのミキシン
グは、30〜180℃程度の低温領域で行い、ジクロル
シランガスとアンモニアガスをミキシングして供給する
ガスノズルは、ボート全長の1/2程度以上の部分から
ガス排気側に開けた孔から供給して良好な成膜を得るも
のである。
【0014】
【実施例】以下図面を参照して本発明の一実施例を説明
する。図1は、同実施例に用いられる縦型LP−CVD
装置の断面的構成図であるが、これは図8のものと対応
させた場合の例であるから、対応箇所には同一符号を付
して説明を省略し、特徴とする点の説明を行う。
【0015】図1において21はジクロルシランガスと
アンモニアガスのミキシングガスノズル、23は窒素ブ
ロー用ガスノズル、24は炉内の温度をコントロールす
るための熱電対カバー、25は熱しゃへい板を示す。
【0016】図1で重要なことは、ジクロルシランガス
ノズル12、アンモニアガスノズル13に加えて、これ
ら両ガスのミキシングガスノズル21を用いたこと、こ
のガスのミキシングは低温領域で行なうこと、炉内の温
度を一定にすることである。上記熱電対は炉内4ケ所の
温度を測定した。図2(a)はミキシングガスノズル2
1の正面図、同図(b)は同側面図である。この図2に
示すミキシングガスノズル21は、ガス導入口211
らジクロルシランガスを、ガス導入口212 からアンモ
ニアガスをそれぞれ導入し、途中でミキシングし、孔2
2からミキシングガスを出す構造となっている。孔22
の開孔領域26はボート15の全長の略1/2から上側
になっており、この部分がボードの上側1/2の部分と
対向する。
【0017】なお、ガス導入口211 ,212 は炉口フ
ランジ9付近に位置し、30〜180℃の低温部分でガ
スをミキシングしている。これは、低温部でガスをミキ
シングすることにより、ジクロルシランガスの熱分解を
おさえることによりノズルのつまりを防止するためであ
る。
【0018】シリコン窒化膜の成膜は、図1に示す構造
の縦型CVD装置を用いて、炉内温度をフラットとし、
ジクロルシランガスノズル12、アンモニアノズル1
3、ジクロルアンモニアガスノズル21から同時に反応
ガスを供給して行った。
【0019】従来の縦型LP−CVD装置(図8)と本
発明に用いられる縦型LP−CVD装置(図1)で作成
したシリコン窒化膜の均一性を図3、図4に示す。これ
らの図は、従来の縦型LP−CVD装置で炉に温度勾配
をつけずに成膜を行った場合の膜の均一性Aと本発明
用いられる縦型LP−CVD装置を用い炉に温度勾配を
つけずに成膜を行った場合の均一性Bである。図3、図
4より本発明縦型LP−CVD装置を用いることによ
り炉内温度フラットで均一性のよいシリコン窒化膜を成
膜可能であることがわかる。
【0020】また、図5に従来の横型CVD装置(図
7)を用いて(炉に温度勾配をつけて)作成したシリコ
ン窒化膜の膜の均一性と、本発明縦型のCVD装置を用
いて作成したシリコン窒化膜の膜の均一性を示す。図5
より、本発明縦型CVD装置の膜の均一性は従来の横型
で温度勾配をつけて成膜したシリコン窒化膜の膜の均一
性に比べても優れていることがわかる。なおこの図5
は、5インチウェーハ100枚チャージ時における膜ば
らつきを示し、本発明縦型CVDのデポジション条件
は、成長温度780(℃)フラット、成長圧力0.15
(Torr)ジクロルシランガス流量90(SCCM→
cc/minのこと)アンモニアガス流量450(SC
CM)であり、一方従来横型CVDのデポジション条件
は、成長温度770−780−790(℃)、成長圧力
0.35(Torr)、ジクロルシランガス流量37
(SCCM)アンモニアガス流量160(SCCM)で
ある。
【0021】図6は本発明を横型LP−CVD装置に適
用した場合の実施例である。これは図7のものに加え
て、ミキシングガスノズル21を用いたこと、炉内温度
をフラットにしたこと等は前実施例の場合と同様であ
り、その他の各条件も前実施例と同様の関係であり、ほ
とんど同様の作用効果が得られるものである。
【0022】なお本発明は上記実施例に限られず種々の
応用が可能である。例えばジクロルシランガスとアンモ
ニアガスはノズル12,13等から別々に炉内に入れた
が、ミキシングして入れてもよい。また本発明において
は、ジクロルシランガスとアンモニアガスの流量比は
1:5〜1:15の範囲が実用的である。
【0023】
【発明の効果】以上説明した如く本発明によれば、温度
フラットでかつ同一状態のガスを全チャージにわたり供
給できるため、シリコン窒化膜の膜厚、膜質がそろい、
かつ低温領域でガスのミキシングを行なうから、ガス管
がつまらない等の利点を有した半導体製造装置が提供で
きるものである。
【図面の簡単な説明】
【図1】 本発明の一実施例に用いられる縦型LP−C
VD装置の断面的構成図。
【図2】同構成の要部の正面図及び側面図。
【図3】同構成の効果を示す特性図。
【図4】同構成の効果を示す特性図。
【図5】同構成の効果を示す図表。
【図6】 本発明の他の実施例に用いられる縦型LP−
CVD装置の断面的構成図。
【図7】従来装置の断面的構成図。
【図8】従来装置の断面的構成図。
【符号の説明】 1…ヒータ 2…ジクロルシランガスノズル 3…アンモニアガス 4…反応チューブ 5…排気口 6…ウェーハ 7…アウタチューブ 8…インナチューブ 10…ウェーハ 11…排気口 12…ジクロルシランガスノズル 13…アンモニアガスノズル 14…ヒータ 15…ボート 21…ミキシングガスノズル 22…ガス供給孔 26…開孔領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 博 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内 (56)参考文献 特開 昭60−58608(JP,A) 特開 昭54−160172(JP,A) 特開 昭61−267315(JP,A) 特開 昭57−133623(JP,A) 特開 昭58−127331(JP,A)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】縦型LP-CVD(減圧CVD)装置を構成する半導
    体製造装置を用いる半導体製造方法であって、ボートに
    載置されたウエハを収容する炉内の温度が均一になるよ
    うに加熱する工程と、第一ガスと第二ガスを低温領域で
    混合し、この混合ガスを前記ボートに沿うガス供給路の
    奥に配置のウエハ側から前記ボートに配置のウエハに供
    給する工程と、前記ボートの入口に配置するウエハ側か
    ら前記第一ガスと第二ガスを供給する工程と、前記ウエ
    ハ上にシリコン窒化膜を成膜する工程と、より成ること
    を特徴とする半導体製造方法。
  2. 【請求項2】前記混合ガスを前記ボートに沿うガス供給
    路の奥に配置のウエハ側から前記ボートに配置のウエハ
    に供給する工程と、前記ボートの入口に配置するウエハ
    側から前記第一ガスと第二ガスを供給する工程とは、略
    同時に供給することを特徴とする請求項1に記載の半導
    体製造方法。
  3. 【請求項3】前記第一ガスと第二ガスを低温領域で混合
    し、この混合ガスを前記ボートに沿うガス供給炉の奥に
    配置のウエハ側から前記ボートに配置のウエハに供給す
    る工程は、前記第一のガスが、ジクロルシランガスであ
    り、前記第二のガスが、アンモニアガスであり、前記ジ
    クロルシランガスと前記アンモニアガスを、約30℃か
    ら約180℃の間の低温領域で混合するものであり、且
    つ前記ボートの奥に配置のウエハ側に対向する混合ガス
    の供給路に設けられた孔から前記混合ガスを供給するこ
    とを特徴とする請求項1又は、請求項2に記載の半導体
    製造方法。
  4. 【請求項4】前記ジクロルシランガスと前記アンモニア
    ガスとの流量比は、1:5と 1:15との間にあるこ
    とを特徴とする請求項3に記載の半導体製造方法。
JP7141994A 1995-06-08 1995-06-08 半導体製造方法 Expired - Fee Related JP3015710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7141994A JP3015710B2 (ja) 1995-06-08 1995-06-08 半導体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7141994A JP3015710B2 (ja) 1995-06-08 1995-06-08 半導体製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP63076607A Division JPH0642474B2 (ja) 1988-03-31 1988-03-31 半導体製造装置

Publications (2)

Publication Number Publication Date
JPH07312364A JPH07312364A (ja) 1995-11-28
JP3015710B2 true JP3015710B2 (ja) 2000-03-06

Family

ID=15304929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7141994A Expired - Fee Related JP3015710B2 (ja) 1995-06-08 1995-06-08 半導体製造方法

Country Status (1)

Country Link
JP (1) JP3015710B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100351426C (zh) * 2003-12-13 2007-11-28 鸿富锦精密工业(深圳)有限公司 化学气相沉积装置及沉积方法
WO2007108401A1 (ja) 2006-03-20 2007-09-27 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP6998347B2 (ja) 2019-09-06 2022-01-18 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、及びプログラム
CN112635303B (zh) * 2020-12-30 2021-09-17 美尔森银河新材料(烟台)有限公司 一种可进行大批量生产的碳化硅半导体材料制备工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54160172A (en) * 1978-06-09 1979-12-18 Hitachi Ltd Manufacture of semiconductor device and cvd device used for the said manufacture
JPS6058608A (ja) * 1983-09-12 1985-04-04 Hitachi Ltd 熱処理炉
JPS61267315A (ja) * 1985-05-22 1986-11-26 Anelva Corp プラズマcvd装置
JPH0642474B2 (ja) * 1988-03-31 1994-06-01 株式会社東芝 半導体製造装置

Also Published As

Publication number Publication date
JPH07312364A (ja) 1995-11-28

Similar Documents

Publication Publication Date Title
JPH0642474B2 (ja) 半導体製造装置
US6645884B1 (en) Method of forming a silicon nitride layer on a substrate
US6586343B1 (en) Method and apparatus for directing constituents through a processing chamber
US6486083B1 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US5895530A (en) Method and apparatus for directing fluid through a semiconductor processing chamber
US6713127B2 (en) Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
US5561087A (en) Method of forming a uniform thin film by cooling wafers during CVD
US20050266696A1 (en) [method of forming a silicon nitride layer]
KR100273602B1 (ko) 반도체 장치의 제조 방법
JP4981485B2 (ja) 気相成長方法および気相成長装置
JPH05152208A (ja) 半導体製造装置
JPS615515A (ja) 化学気相成長装置
JP3015710B2 (ja) 半導体製造方法
KR100393751B1 (ko) 씨브이디성막방법
USRE36328E (en) Semiconductor manufacturing apparatus including temperature control mechanism
JP3415491B2 (ja) シリコン窒化膜の成膜方法
JP3100702B2 (ja) 減圧化学反応方法及びその装置
JPH06163426A (ja) 化学気相成長方法
JP2002141290A (ja) 半導体製造装置
JP3305818B2 (ja) 半導体製造装置
JPH0997768A (ja) 縦型拡散炉
JP2000340561A (ja) 成膜方法
KR100444611B1 (ko) 반도체 소자의 제조 방법
JPS6154616A (ja) ガスの排気方法
JPH05304093A (ja) 縦型減圧cvd装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees