JP2020077751A - 成膜方法及び半導体製造装置 - Google Patents

成膜方法及び半導体製造装置 Download PDF

Info

Publication number
JP2020077751A
JP2020077751A JP2018210065A JP2018210065A JP2020077751A JP 2020077751 A JP2020077751 A JP 2020077751A JP 2018210065 A JP2018210065 A JP 2018210065A JP 2018210065 A JP2018210065 A JP 2018210065A JP 2020077751 A JP2020077751 A JP 2020077751A
Authority
JP
Japan
Prior art keywords
gas
wafer
mask
back surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018210065A
Other languages
English (en)
Other versions
JP7129888B2 (ja
Inventor
悠介 鈴木
Yusuke Suzuki
悠介 鈴木
剛 守屋
Takeshi Moriya
剛 守屋
長谷部　一秀
Kazuhide Hasebe
一秀 長谷部
篤史 遠藤
Atsushi Endo
篤史 遠藤
諭志 田中
Satoshi Tanaka
諭志 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018210065A priority Critical patent/JP7129888B2/ja
Priority to PCT/JP2019/042540 priority patent/WO2020095787A1/ja
Priority to KR1020217016071A priority patent/KR102616708B1/ko
Priority to CN201980071967.XA priority patent/CN112956003A/zh
Priority to US17/291,930 priority patent/US20220010424A1/en
Publication of JP2020077751A publication Critical patent/JP2020077751A/ja
Application granted granted Critical
Publication of JP7129888B2 publication Critical patent/JP7129888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4409—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber characterised by sealing means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C23C16/45521—Inert gas curtains the gas, other than thermal contact gas, being introduced the rear of the substrate to flow around its periphery
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45597—Reactive back side gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Abstract

【課題】基板の局所的な反りを補償する。【解決手段】基板の表面状態の測定結果に応じたマスクを準備する工程と、前記マスクを処理容器内に搬入する工程と、前記基板を前記処理容器内に搬入する工程と、前記基板の裏面に前記マスクを配置した状態で前記基板の裏面を成膜する工程と、を有する成膜方法が提供される。【選択図】図６

Description

本開示は、成膜方法及び半導体製造装置に関する。
例えば、特許文献１は、スパッタリングにより裏面に導電膜を成膜する際にウエハ上に所望のパターンの穴を予め形成したマスクを用い、そのマスク穴の部分だけが金属が堆積するようにスパッタリングにより成膜させる技術を提案する。このような導電膜を用いることにより、ウエハ全面に発生していた応力が減少し、結果的にウエハの反りが低減される。
特開２００１−９３８６３号公報
本開示は、基板の局所的な反りを補償することができる技術を提供する。
本開示の一の態様によれば、基板の表面状態の測定結果に応じたマスクを準備する工程と、前記マスクを処理容器内に搬入する工程と、前記基板を前記処理容器内に搬入する工程と、前記基板の裏面に前記マスクを配置した状態で前記基板の裏面を成膜する工程と、を有する成膜方法が提供される。
一の側面によれば、基板の局所的な反りを補償することができる。
一実施形態に係る半導体製造装置の構成の一例を示す縦断面図。 図１のＩ−Ｉ断面を示す図。 一実施形態に係るバッファ室及び搬送装置の一例を示す図。 一実施形態に係る記憶部のマスク情報とマスクの一例を示す図。 一実施形態に係る記憶部のマスク情報とマスクの一例を示す図。 一実施形態に係るマスクとウエハの搬入手順の一例を示す図。 一実施形態に係るマスクの作成処理の一例を示すフローチャート。 一実施形態に係る裏面成膜処理の一例を示すフローチャート。 一実施形態に係る裏面及び表面の成膜切り替えの概要を示す図。
以下、本開示を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［半導体製造装置］
まず、本開示の一実施形態に係る半導体製造装置１の構成について、図１を参照しながら説明する。図１は、一実施形態に係る半導体製造装置１の構成の一例を示す縦断面図である。一実施形態では、半導体製造装置１は、原料ガスと反応ガスとを交互に基板に供給して原子層あるいは分子層を積層して成膜を行う所謂ＡＬＤ（Atomic Layer Deposition）法を一例として実施する。
半導体製造装置１は、ウエハＷに成膜処理が行われる真空容器である処理容器１１を有する。処理容器１１の側壁面には、ウエハＷを搬入及び搬出するための搬入出口１３と、搬入出口１３を開閉するゲートバルブ１４とが設けられている。
処理容器１１の天井部にはガス孔５０からガスをシャワー状に導入するガスシャワーヘッドＳＨＢが形成されている。また、処理容器１１の底部に形成された凹部１２にはガスシャワーヘッドＳＨＢに対向してガス孔７０からガスをシャワー状に導入するガスシャワーヘッドＳＨＡが形成されている。ガスシャワーヘッドＳＨＡが形成されたステージ３は、凹部１２に収容されている。
第１の支持機構２は、ステージ３を貫通する複数のリフターピン５及びリフターピン５をピンアップさせるジグ８４を有する。リフターピン５は、ジグ８４により下から押し上げられ、これにより、ウエハＷを昇降可能に支持する。
第２の支持機構４は、ステージ３を貫通する複数のリフターピン６及びリフターピン６をピンアップさせるジグ８０を有する。リフターピン６は、ジグ８０により下から押し上げられ、これにより、マスクＭを昇降可能に支持する。ただし、リフターピン６は、ステージ３の上方にてマスクＭを支持可能な部材であれば昇降機能を有しなくてよい。
図２は、図１のＩ−Ｉ断面を示す。図２に示すように、ステージ３は、内周側にリフターピン５を貫通させる穴を有し、外周側にリフターピン６を貫通させる穴を有し、その間及び中央に複数のガス孔７０を有する。本実施形態ではウエハＷは３本のリフターピン５により支持され、マスクＭは３本のリフターピン６により支持されるが、リフターピン５、６の数はこれに限られず、４本以上であってもよい。
図１に戻り、ステージ３を支持する支持体８１には、回転機構８２及び昇降機構８３が接続されている。モータの動力により回転機構８２はステージ３を回転させる。これにより、ウエハＷは、回転機構８２により第１の支持機構２に支持された状態で回転し、ステージ３は、モータの動力により昇降機構８３によって昇降する。
支持体８１が処理容器１１の底部を貫通する部分は磁気シール８６で封止され、リフターピン５、６が処理容器１１の底部を貫通する部分は磁気シール８７、８５でそれぞれ封止される。これにより、処理容器１１内を気密に保持し、処理容器内の真空状態を所定の真空度に保つ。
処理容器１１の底部には、長手方向の一端側において排気口である排気溝３１が設けられている。処理容器１１の長手方向において、排気溝３１が配置された一端側を下流側ともいい、排気溝３１が配置された側と反対側を上流側ともいう。
排気溝３１の開口部分には、複数のスリット３３を有する蓋部３２が形成されている。排気溝３１の底部には排気管３４が接続され、排気管３４には排気溝３１側から圧力調整部３５、排気バルブ３６が介設され、図示しない真空ポンプに接続されている。
処理容器１１内の上流側には、成膜ガス吐出部４１が設けられている。成膜ガス吐出部４１には長手方向にスリットが設けられている。成膜ガスは、成膜ガス吐出部４１から導入され、ウエハＷの表面全体を通過する。
成膜ガス吐出部４１にはガス供給管４０が接続されている。ガス供給管４０には、処理容器１１の側壁から第３ガスを供給する第３ガス供給源ＧＳ３が接続されている。第３ガス供給源ＧＳ３には、原料ガスを供給する原料ガス供給管４２、原料ガスと反応する反応ガスを供給する反応ガス供給管４６及び置換ガスを供給する置換ガス供給管６０が合流されている。
原料ガス供給管４２には、原料ガスの一例であるＤＣＳ（ジクロロシラン）（以下、「ＤＣＳ」と表記する。）を供給するＤＣＳ供給源４３が接続され、ＤＣＳガスの流量を調整する流量調整部４５とＤＣＳガスの供給をオン・オフするバルブ４４とが設けられている。
反応ガス供給管４６には、反応ガスの一例であるＮＨ３を供給するＮＨ３供給源４７が接続され、ＮＨ３ガスの流量を調整する流量調整部４９とＮＨ３ガスの供給をオン・オフするバルブ４８とが設けられている。本例では、原料ガス及び反応ガスを「成膜ガス」ともいう。ＤＣＳ及びＮＨ３は、第３ガスの一例である。
置換ガス供給管６０には、置換ガス（パージガス）の一例であるＡｒガスを供給するＡｒガス供給源６１が接続され、Ａｒガスの流量を調整する流量調整部６３とＡｒガスの供給をオン・オフするバルブ６２とが設けられている。
なお、第３ガス供給源ＧＳ３、成膜ガス吐出部４１及びガス供給管４０は、第１の支持機構２に支持されたウエハＷの径方向に第３ガスを供給する第３ガス供給部の一例である。第３ガス供給部は、第１の支持機構２に支持されたウエハＷの径方向に第３ガスを供給する。
ガス供給管４０には、リモートプラズマ６５が接続されている。リモートプラズマ６５は、処理容器１１の側壁からプラズマを供給する。第３ガス供給源ＧＳ３からの第３ガスの供給と、リモートプラズマ６５からのプラズマの供給との切り替えは、第３ガス供給源ＧＳ３内のバルブ４４、４８とリモートプラズマ６５を制御することで行うことができる。
ガスシャワーヘッドＳＨＢには、成膜ガスの濃度を調整する濃度調整用のガス、例えば希釈ガスであるＡｒガス又は加熱されたＨｅガスを供給する第２ガス供給源ＧＳ２がガス供給管５２を介して接続されている。
第２ガス供給源ＧＳ２は、２系統に別れてそれぞれに流量調整部５３とバルブ５４とが設けられている。流量調整部５３とバルブ５４とをガス調整部５５ともいう。一方のガス調整部５５には、Ｈｅガス供給源５７が接続され、他方のガス調整部５５には、Ａｒガス供給源５８が接続されている。加熱器５６は、Ｈｅガス供給源５７から供給されたＨｅガスを加熱する。加熱されたＨｅガス及びＡｒガス供給源５８から供給されるＡｒガスは、バルブ５４の制御により切り替えられて、ガスシャワーヘッドＳＨＢに供給され、バッファ室５１を経て複数のガス孔５０から処理容器１１内に導入される。Ｈｅガスは、ウエハＷの表面への成膜ガスの回り込みを防ぐパージガスとして機能する。また、Ａｒガスは、成膜ガスの希釈ガスとして機能する。
複数のガス孔５０は、処理容器１１の側壁から供給されるＤＣＳ等の成膜ガスのガス流の上流側から下流側に向かう長さ方向に設けられ、かつ、平面で見てウエハＷの全面をカバーするように幅方向に伸びるスリット状又はホール状に形成されている。これにより、各ガス孔５０から第１の支持機構２に支持されたウエハＷの表面に向けて希釈ガスのＡｒガス又は加熱されたＨｅガスが、幅方向で流量が揃った状態で供給される。
Ｈｅガスは、第２ガスの一例である。第２ガス供給源ＧＳ２及びガスシャワーヘッドＳＨＢは、第１の支持機構２に支持されたウエハＷの表面に第２ガスを供給する第２ガス供給部の一例である。なお、第２ガスはＨｅガスに限られず、不活性ガスを第２ガスとして加熱し、供給してもよい。また、ガスシャワーヘッドＳＨＢから供給される希釈ガスはＡｒガスに限られず、Ｎ２ガス等の不活性ガスであってもよい。
ウエハＷの裏面を成膜する際、第１の支持機構２によりウエハＷを第２ガス供給部に接近させ、第２ガスと第３ガスを供給する。第２ガス供給部は、ウエハＷの裏面を成膜する際、加熱したＨｅガス等の不活性ガスを第２ガスとして供給し、ウエハＷの表面が成膜されることを防ぐ。
ガスシャワーヘッドＳＨＡには、成膜ガスの濃度を調整する濃度調整用のガス、例えば希釈ガスであるＡｒガス又は加熱されたＨｅガスを供給する第１ガス供給源ＧＳ１がガス供給管７２を介して接続されている。
第２ガス供給源ＧＳ２は、２系統に別れてそれぞれに流量調整部７３とバルブ７４とが設けられている。流量調整部７３とバルブ７４とをガス調整部７５ともいう。一方のガス調整部７５には、Ｈｅガス供給源７７が接続され、他方のガス調整部７５には、Ａｒガス供給源７８が接続されている。加熱器７６は、Ｈｅガス供給源７７から供給されたＨｅガスを加熱する。加熱されたＨｅガス及びＡｒガス供給源７８から供給されるＡｒガスは、バルブ７４の制御により切り替えられて、ガスシャワーヘッドＳＨＡに供給され、バッファ室７１を経て複数のガス孔７０から処理容器１１内に導入される。Ｈｅガスは、ウエハＷの裏面への成膜ガスの回り込みを防ぐパージガスとして機能する。また、Ａｒガスは、成膜ガスの希釈ガスとして機能する。
複数のガス孔７０は、処理容器１１の側壁から供給される成膜ガスのガス流の上流側から下流側に向かう長さ方向に設けられ、かつ、平面で見てウエハＷの全面をカバーするように幅方向に伸びるスリット状又はホール状に形成されている。これにより、各ガス孔７０から第１の支持機構２に支持されたウエハＷの裏面に向けて希釈ガスのＡｒガス又は加熱されたＨｅガスが、幅方向で流量が揃った状態で供給される。
Ｈｅガスは、第１ガスの一例である。第１ガス供給源ＧＳ１及びガスシャワーヘッドＳＨＡは、第１の支持機構２に支持されたウエハの裏面に第１ガスを供給する第１ガス供給部の一例である。なお、第１ガスはＨｅガスに限られず、不活性ガスを第１ガスとして加熱し、供給してもよい。また、ガスシャワーヘッドＳＨＡから供給される希釈ガスはＡｒガスに限られず、Ｎ２ガス等の不活性ガスであってもよい。
ウエハＷの表面を成膜する際には、ウエハＷをガスシャワーヘッドＳＨＡに接近させ、ウエハＷの裏面に第１ガスを供給し、ウエハＷの表面に第３ガスを供給する。第３ガスによりウエハＷの表面を成膜する際、加熱したＨｅガス等の不活性ガスを第１ガスとしてウエハＷの裏面に供給することで、ウエハＷの裏面が成膜されることを防ぐ。
一方、ウエハＷの裏面に成膜処理を行う際には、ウエハＷをガスシャワーヘッドＳＨＢに接近させ、ウエハＷの表面に第２ガスを供給し、ウエハＷの裏面に第３ガスを供給する。第３ガスによりウエハＷの裏面を成膜する際、加熱したＨｅガス等の不活性ガスを第２ガスとしてウエハＷの表面に供給することで、ウエハＷの表面が成膜されることを防ぐ。
かかる構成の半導体製造装置１におけるウエハＷの表面の成膜処理について簡単に説明する。まず、ゲートバルブ１４を開き、搬送アームにより外部から搬入したウエハＷを第１の支持機構２に保持する。ゲートバルブ１４を閉じ、処理容器１１を密閉した後、成膜ガス吐出部４１からＡｒガスの供給を開始し、排気溝３１から排気を行い処理容器１１内の圧力を調整する。次いで第１の支持機構２を下降する。ウエハＷの表面の成膜時には、マスクＭは不要である。
その後、成膜ガスとして、原料ガスであるＤＣＳ及び反応ガスであるＮＨ３を用いたＡＬＤ法によりウエハの表面への成膜処理が行われる。これら成膜ガスのウエハＷへの供給方法について説明する。排気溝３１から排気を行っている状態で第１の支持機構２に把持されたウエハＷに向けて、成膜ガスの供給を開始すると共にガスシャワーヘッドＳＨＢからウエハＷの表面に向けて希釈ガスを供給する。成膜ガスは、ガス供給管４０から成膜ガス吐出部４１に流れ込むと、成膜ガス吐出部４１内にて均一に拡散する。その後、成膜ガス吐出部４１のスリットから、ウエハＷの幅方向で揃った流量で供給され、ウエハＷの表面に沿って、全面に亘って流れる。その後平行な流れを保ったまま排気溝３１に流れ込み、排気管３４から排気される。
そして、回転機構８２を駆動し、ステージ３上のウエハＷを支持体８１の軸周りに回転させる。これにより、成膜ガスの濃度が気流の幅方向で均一となり、一方向に向かって連続的に変化する。ウエハＷの各部位から見ると、成膜ガスの濃度が徐々に低くなり、次いで徐々に高くなるという状態が繰り返されることになる。ウエハＷが一回転したとき、中心からの距離が同じ部位では、同じ領域を通過しているので周方向で膜厚は揃っており、その膜厚は当該部位が１回転するときの時間推移に対する濃度変化パターンに応じて決まる。従って、ウエハＷの表面において成膜される薄膜は、同心円状の膜厚分布を持つことになり、その膜厚分布は、ウエハＷの表面近傍における成膜ガスの流れ方向における濃度分布により決まる。上述のように成膜ガスの濃度分布は、ガス孔５０から供給される希釈ガスによる希釈の程度により決まるので、ガス調整部５５によりガス孔５０から供給される希釈ガスの流量を変化させることで成膜ガスの濃度分布を調整することができる。ウエハＷの裏面処理時にはマスクＭを使用してウエハＷの裏面を局所的に成膜する。裏面処理の詳細については後述する。
半導体製造装置１は、装置全体の動作を制御する制御部１００を有する。制御部１００は、ＲＯＭ及びＲＡＭ等の記憶部１０１に格納されたレシピに従って、成膜処理を実行する。レシピには、プロセス条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、処理容器内温度（上部電極温度、処理容器の側壁温度、ウエハＷ温度、静電チャック温度等）、チラーからの冷媒温度等が設定される。制御部１００は、レシピの手順に従い、第１ガス〜第３ガスの供給を制御し、ウエハＷの表面への成膜と、ウエハＷの裏面への成膜を制御する。また、制御部１００は、レシピの手順に従い、成膜処理において処理容器１１内に付着した付着物のクリーニング処理を制御する。
なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
なお、図１の半導体製造装置１は、ウエハＷの表面と裏面とを成膜可能な装置であるが、一実施形態に係る成膜方法を使用する半導体製造装置は、かかる構成に限られず、ウエハの裏面を成膜可能な装置を用いることができる。
［マスクの作成］
次に、ウエハＷの裏面を成膜する際に使用するマスクの作成について説明する。ウエハＷの表面を成膜すると、ウエハＷ上の膜の応力によりウエハＷが弓状に反るような全体的な歪だけでなく、ウエハＷの表面に形成されたパターンに応じた局所的な歪み（以下、「ローカルストレス」ともいう。）が生じる。
特にウエハＷ上に形成される膜が積層膜であると、ウエハＷに形成された複数膜のそれぞれの厚さのバラツキによりローカルストレスが生じる。このように膜の厚さやパターンに応じた歪みは、ウエハＷをレジスト層のパターンに露光する工程やその後の工程において、オーバーレイ（overlay）と呼ばれる下地パターンとの重ね合わせを悪化させる要因となる。そこで、本実施形態では、ウエハＷの表面に形成された膜の状態に応じてローカルストレスを軽減するためにウエハＷの裏面を局所的に成膜し、これにより、ウエハＷの局所的な反りを補償する。
マスクの作成では、まず、ウエハＷと同一形状及び同一サイズのマスクを用意し、ウエハＷの裏面の成膜したい部分に対応するマスクの領域に穴を開ける。このようにして穴（成膜パターン）を形成したマスクＭを作成し、そのマスクＭのパターンにウエハＷの裏面を成膜する。ウエハＷの裏面の成膜したい部分は、ウエハＷの表面にて局所的な歪が生じている箇所によって変わる。ウエハＷの表面にて局所的な歪が生じている箇所は、ウエハＷの高さを測定し、測定したウエハＷの高さに基づき求めることができる。これにより、ウエハＷの高さの測定結果に応じて、ウエハＷの局所的な反りを補償するパターンのマスクを作成する。
ウエハＷの膜の高さを測定するタイミングは、ウエハに膜が形成され、レジスト層を露光してパターン化する前である。ウエハＷの高さの測定は、レーザ光変位計等の測定装置によって行うことができる。例えば、レーザ光変位計は、測定装置の天井部に配置され、測定装置内の載置台に載置されたウエハＷの上方を水平方向に移動でき、これにより、ウエハＷ上を走査しながらレーザ光をウエハＷに照射する。レーザ光がウエハＷにて反射した反射光を測定することで、ウエハＷ上に形成された膜の高さを測定することができる。これにより、ウエハＷ上の水平方向の（ｘ、ｙ）座標毎の膜の高さを示す測定結果を得ることができる。その測定結果はウエハＷ上の反りに対応する。つまり、膜の有無や膜の厚い部分と薄い部分とによりウエハＷに局所的な歪や反りが生じる。よって、測定結果に基づきウエハＷ上の局所的な歪や反りに対応するマスクＭを作成する。
ウエハＷ上に形成された膜の種類、膜厚、積層状態等の膜構造の違いによって、ウエハＷの局所的な歪や反りの状態は異なる。よって、膜構造の異なる複数のウエハＷについて、ウエハＷ毎に膜の高さを測定し、その測定結果に基づきウエハＷ毎に局所的な歪みや反りに対応するパターンのマスクＭを作成する。裏面成膜では、作成したマスクＭを使用して、ウエハＷの歪みや反りに対応するマスクＭのパターンにウエハＷの裏面を成膜する。これにより、ウエハＷの局所的な反りを補償できる。
［バッファ室］
作成した複数のマスクＭは、図３に示すように半導体製造装置１に近接するバッファ室７内の載置台１５の上下方向に複数設けられた棚１６に保持される。バッファ室７の隣りには、搬送室８が設けられている。搬送装置１７は、ウエハＷの表面の処理を示す特定のプロセスに対応するマスクＭをアームに保持し、半導体製造装置１のゲートバルブ１４を開いて処理容器１１内に搬入する。プロセスはウエハＷ上の膜構造毎に対応する。よって、特定のプロセスに対応するマスクＭを選択することで、成膜対象のウエハＷの膜構造、つまり、ウエハＷの反りや歪に応じたマスクＭを取り出すことができる。バッファ室７及び搬送室８は、気密に保持されている。
制御部１００は、ウエハＷの表面の処理を示す特定のプロセスに対応するマスクＭを、搬送装置１７を用いてバッファ室７から取り出し、半導体製造装置１に搬送するように制御する。制御部１００は、例えば、図１の記憶部１０１に記憶された図４の（ａ）のテーブルを参照して、特定のプロセスに対応するマスクＭを搬送対象として特定する。図４の（ａ）の例では、プロセスＡに対応付けて「マスクＭａ」の情報が記憶され、プロセスＢに対応付けて「マスクＭｂ」の情報が記憶されている。
この場合、特定のプロセスがプロセスＡのときには、制御部１００は、マスクＭａを特定する。これにより、バッファ室７に保持されたマスクＭのうち、マスクＭａが搬送される。マスクＭａ、マスクＭｂは異なるマスクであり、図４（ｂ）に一例を示す。マスクＭａは、処理容器１１内に搬入され、ウエハＷの裏面に配置された状態でウエハＷの裏面が成膜される。なお、制御部１００は、ウエハＷの表面に対して実行される特定のプロセスをレシピから特定する。
制御部１００は、例えば、図１の記憶部１０１に記憶された図５の（ａ）のテーブルを参照して特定のプロセスに対応するマスクＭを搬送対象として特定してもよい。図５の（ａ）の例では、プロセスＡに対応付けて「マスクａ１、マスクａ２」のマスク情報が記憶され、プロセスＢに対応付けて「マスクｂ１、マスクｂ２」のマスク情報が記憶されている。
この場合、特定のプロセスがプロセスＡのときには、制御部１００は、マスクａ１、ａ２を特定する。マスクａ１、マスクａ２は異なるマスクであり、図５（ｂ）に一例を示す。これにより、バッファ室７に保持されたマスクＭのうち、マスクａ１、ａ２が順に処理容器１１内に搬入され、ウエハＷの裏面に配置された状態でウエハＷの裏面が成膜される。例えば、ウエハＷの裏面にまずマスクａ１を配置した状態でウエハＷの裏面を成膜し、マスクａ１を搬出後にマスクａ２を搬入し、更にウエハＷの裏面にマスクａ２を配置した状態でウエハＷの裏面を成膜してもよい。逆にウエハＷの裏面にマスクａ２、ａ１を順に配置した状態でウエハＷの裏面を成膜してもよい。
マスクＭの材質は、クリーニング処理を行った場合に劣化しにくい石英であることが好ましい。ただし、マスクＭの材質は、これに限られず、金属以外の部材であってもよい。また、マスクＭはウエハＷと同一形状及び同一サイズであるため、搬送装置を用いて同じように搬送することができる。
［マスクとウエハの搬入手順］
次に、半導体製造装置１を用いてウエハＷの裏面にマスクＭを配置した状態で裏面成膜を行う際のマスクＭとウエハＷの搬入手順について、図６を参照して説明する。
まず、制御部１００は、ウエハＷの測定結果に応じたマスクを準備する。マスクの準備は、バッファ室７に保持したマスクＭから特定のプロセスに対応するマスクＭを選択することであってもよいし、他の方法で作成したマスクＭを用意することであってもよい。
次に、制御部１００は、ゲートバルブ１４を開き、マスクＭを処理容器１１内に搬入する。例えば、制御部１００は、記憶部１０１を参照して特定のプロセスに対応するマスクＭを特定し、搬送装置１７を制御してバッファ室７から特定したマスクＭを搬出し、処理容器１１内に搬入し、ステージ３の上方まで搬送する。制御部１００は、昇降機構８３を駆動させてリフターピン６を上昇させ、図６の（ａ）に示すように、リフターピン６の上にマスクＭを保持する。
マスクＭを処理容器１１内に搬入した後、制御部１００は、ウエハＷを処理容器１１内に搬入する。制御部１００は、昇降機構８３を駆動させてリフターピン５をマスクＭの上方まで上昇させ、図６の（ｂ）に示すように、リフターピン５の上にウエハＷを保持する。
次に、制御部１００は、リフターピン５をマスクＭの位置まで下降させ、図６の（ｃ）に示すように、ウエハＷの裏面にマスクＭを配置した状態に制御し、この状態でウエハＷの裏面を成膜する。
かかる手順によりウエハＷの裏面にマスクＭを配置した状態でウエハＷの裏面成膜を行うと、マスクＭに副生成物が付着する。マスクに付着した副生成物は、所定時間経過毎に処理容器１１内をクリーニングする際に一緒にクリーニングする。
ウエハＷの搬出時、制御部１００は、図６の（ｃ）の状態から図６の（ｂ）の状態にリフターピン５を制御して、ウエハＷをマスクＭから離した後、搬送アームにより処理容器１１から搬出する。ウエハＷの搬出後、図６の（ａ）の状態で次のウエハＷを搬入する前に処理容器１１内をクリーニングすることで、クリーニング時に処理容器１１とマスクＭとをクリーニングすることができる。
［マスクの作成処理］
次に、一実施形態に係るマスクＭの作成処理の一例について、図７を参照して説明する。マスクＭの作成処理は、マスクＭを用いた裏面成膜処理を実行する前に実行される。
本処理が開始されると、制御部１００は、測定装置を用いてウエハＷのローカルストレスを測定する（ステップＳ１）。例えばレーザ光変位計等の測定装置によってウエハＷ上の膜の高さを（ｘ、ｙ）座標毎に測定することで、ウエハＷのローカルストレスの測定を行う。
次に、制御部１００は、測定結果に基づき、ウエハＷ上のローカルストレスの分布を算出し、ローカルストレスの分布を補償する裏面の成膜パターンを計算する（ステップＳ２）。次に、制御部１００は、計算した成膜パターンの穴を形成したマスクＭを作成し（ステップＳ３）、本処理を終了する。
［裏面成膜処理］
次に、一実施形態に係るウエハＷの裏面成膜処理の一例について、図８を参照して説明する。ウエハＷの裏面成膜処理は、図７のフローチャートに従い作成したマスクＭを用いて実行される。
本処理が開始されると、制御部１００は、バッファ室７から特定のプロセスに対応するマスクＭを搬送する（ステップＳ１１）。次に、制御部１００は、マスクＭを半導体製造装置１の処理容器１１内に搬入する（ステップＳ１２）。これにより、図６の（ａ）に示すように、リフターピン６の上にマスクＭが保持される。
次に、制御部１００は、ウエハＷを処理容器１１内に搬入する（ステップＳ１３）。これにより、図６の（ｂ）に示すように、マスクＭの上方にてリフターピン５の上にウエハＷが保持される。
次に、制御部１００は、ウエハＷの裏面にマスクＭが配置されるようにリフターピン５を下降する（ステップＳ１４）。これにより、図６の（ｃ）に示すように、ウエハＷの裏面にマスクＭが配置される。ただし、制御部１００は、リフターピン５及びリフターピン６の少なくともいずれかを制御してウエハＷの裏面にマスクＭが配置させればよい。このとき、ウエハＷの裏面とマスクＭとの間に隙間が生じないようにウエハＷとマスクＭの配置が制御される。
次に、制御部１００は、ウエハＷの裏面をマスクＭのパターンに成膜する（ステップＳ１５）。次に、制御部１００は、リフターピン５を上昇させ、マスクＭの上方に裏面成膜後のウエハＷを持ち上げ、搬送アームにより処理容器１１から搬出する（ステップＳ１６）。
次に、制御部１００は、クリーニングのタイミングか否かを判定する（ステップＳ１７）。、制御部１００は、クリーニングのタイミングか否かは、例えば、所定時間が経過したかにより判定する。制御部１００は、クリーニングのタイミングであると判定した場合、図６の（ａ）に示すように、マスクＭをリフターピン６に保持した状態でクリーニング処理を実行し（ステップＳ１８）、その後、ステップＳ１９に進む。クリーニング処理は、例えば、図１の半導体製造装置１において第３ガス供給源ＧＳ３からクリーニングガスを供給して、クリーニングを実行してもよい。一方、ステップＳ１７において、制御部は、クリーニングのタイミングでないと判定した場合、直ちにステップＳ１９に進む。
次に、制御部１００は、次のウエハＷがあるかを判定する（ステップＳ１９）。制御部１００は、次のウエハがあると判定した場合、ステップＳ１３に戻り、次のウエハＷについてステップＳ１３〜Ｓ１９の処理を繰り返し実行する。一方、ステップＳ１９において、制御部１００は、次のウエハがないと判定した場合、本処理を終了する。
以上に説明したように、本実施形態に係るウエハＷの裏面を成膜する方法によれば、ウエハＷの反りや歪を示すウエハＷの表面の高さの測定結果に応じたマスクＭを準備する工程と、マスクＭを処理容器１１内に搬入する工程と、ウエハＷを処理容器内１１に搬入する工程と、ウエハＷの裏面にマスクＭを配置した状態でウエハＷの裏面を成膜する工程とを有する。
これにより、ウエハＷの反りや歪に応じたマスクＭのパターンにウエハＷの裏面が成膜される。これにより、ウエハＷの局所的な反りを補償することができる。
［ウエハの表面と裏面の成膜の切り替え］
最後に、図１の半導体製造装置１を簡略化して示した図９を参照して、ウエハＷの裏面の成膜と、ウエハＷの表面の成膜との切り替えについて説明する。
ウエハＷの裏面を成膜する際には、図９（ａ）に示すように、ウエハＷ及びマスクＭをガスシャワーヘッドＳＨＢに接近させて成膜する。このとき、ウエハＷの成膜面と反対面（表面）へのガス及びプラズマの回り込みは、加熱されたＨｅパージガスがガスシャワーヘッドＳＨＢを介してシャワー状にウエハＷの表面に供給されることで十分に抑制される。
ウエハＷの表面を成膜する際には、図９（ｂ）に示すように、ウエハＷをガスシャワーヘッドＳＨＡに接近させて成膜する。このとき、ウエハＷの成膜面と反対面（裏面）へのガス及びプラズマの回り込みは、加熱されたＨｅパージガスがガスシャワーヘッドＳＨＡを介してシャワー状にウエハＷの裏面に供給されることで十分に抑制される。このとき、マスクＭはなくてもよいし、ウエハＷの裏面側に配置されたままであってもよい。
［ウエハＷの裏面を成膜する場合］
ウエハＷの裏面を成膜する場合、制御部１００は、リフターピン５、６を上昇させてウエハＷ及びマスクＭをガスシャワーヘッドＳＨＢに接近させた後、第２ガスと第３ガスを供給し、ウエハＷの裏面を成膜する。第２ガスは、加熱したＨｅガスであり、第３ガスは成膜の原料ガスである。
この場合、制御部１００は、図１に示す第２ガス供給源ＧＳ２のＨｅガス供給源５７に接続されたバルブ５４を開け、Ａｒガス供給源５８に接続されたバルブ５４を閉める。また、制御部１００は、第３ガス供給源ＧＳ３のバルブ４４を開け、バルブ４８、６２を閉める。これにより、本実施形態では、ウエハＷの裏面を成膜中、ガスシャワーヘッドＳＨＢから加熱されたＨｅガスを導入し、ウエハＷの表面に吹き付ける。これにより、ウエハＷの表面への成膜ガスの回り込みを抑制し、ウエハＷの表面が成膜されることを防止する。
また、ウエハＷとガスシャワーヘッドＳＨＢの間の空間にＨｅガスを導入することで、プラズマの着火を抑制し、ウエハＷとガスシャワーヘッドＳＨＢの間の空間におけるプラズマ生成を抑制し、ウエハＷの裏面への成膜をブロックすることができる。
供給された成膜の原料ガスによりウエハＷの裏面に所定の成膜を行うとき、制御部１００は、図１に示す第１ガス供給源ＧＳ１のＨｅガス供給源７７に接続されたバルブ７４を閉じ、Ａｒガス供給源７８に接続されたバルブ７４を開ける。これにより、ガスシャワーヘッドＳＨＡからＡｒガスが供給され、成膜の原料ガスが所定の濃度にまで希釈される。
制御部１００は、バルブ４４を閉じて原料ガスの供給を停止し、リモートプラズマ６５からプラズマを出してウエハＷ表面の原料ガスを固着させてもよい。また、原料ガスと反応ガスとプラズマとの切り替えを制御してもよい。所定のタイミングにＡｒガス供給源６１からＡｒガスを供給し、処理容器１１内をパージしてもよい。
［ウエハＷの表面を成膜する場合］
ウエハＷの表面を成膜する場合、制御部１００は、リフターピン５、６を下降させて第１ガス供給部に近づけ、ウエハＷ及びマスクＭをガスシャワーヘッドＳＨＡに接近させた後、第１ガスと第３ガスを供給し、ウエハＷの表面を成膜する。第１ガスは、加熱したＨｅガスであり、第３ガスは成膜の原料ガスである。
この場合、制御部１００は、図１に示す第１ガス供給源ＧＳ１のＨｅガス供給源７７に接続されたバルブ７４を開け、Ａｒガス供給源７８に接続されたバルブ７４を閉める。また、制御部１００は、第３ガス供給源ＧＳ３のバルブ４４を開け、バルブ４８、６２を閉める。
成膜プロセスでは、供給された成膜の原料ガスによりウエハＷの表面に所定の成膜を行う。このとき、制御部１００は、図１に示す第２ガス供給源ＧＳ２のＨｅガス供給源５７に接続されたバルブ５４を閉じ、Ａｒガス供給源５８に接続されたバルブ５４を開ける。これにより、ガスシャワーヘッドＳＨＢからＡｒガスが供給され、成膜の原料ガスが所定の濃度にまで希釈される。
次に、制御部１００は、バルブ４４を閉じて原料ガスの供給を停止し、リモートプラズマ６５からＮＨ３ガスのプラズマを出してウエハＷ表面の原料ガスを固着させる。ここでは、制御部１００は、原料ガスとプラズマとの切り替えを制御したが、これに限られず、原料ガスと反応ガスとプラズマとの切り替えを制御してもよい。また、原料ガスとプラズマとを切り替える間に、Ａｒガス供給源６１からＡｒガスを供給し、処理容器１１内をパージしてもよい。
今回開示された一実施形態に係る成膜方法及び半導体製造装置は、すべての点において例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
１ 半導体製造装置
２ 第１の支持機構
３ ステージ
４ 第２の支持機構
５、６ リフターピン
７ バッファ室
１１ 処理容器
５０、７０ ガス孔
５１、７１ バッファ室
６５ リモートプラズマ
８０、８４ ジグ
８１ 支持体
８２ 回転機構
８３ 昇降機構
８５、８６、８７ 磁気シール
１００ 制御部
ＧＳ１ 第１ガス供給源
ＧＳ２ 第２ガス供給源
ＧＳ３ 第３ガス供給源
ＳＨＡ、ＳＨＢ ガスシャワーヘッド

Claims (9)

  1. 基板の表面状態の測定結果に応じたマスクを準備する工程と、
    前記マスクを処理容器内に搬入する工程と、
    前記基板を前記処理容器内に搬入する工程と、
    前記基板の裏面に前記マスクを配置した状態で前記基板の裏面を成膜する工程と、
    を有する成膜方法。
  2. 前記マスクを前記処理容器内に搬入した後に前記基板を前記処理容器内に搬入する、
    前記請求項１に記載の成膜方法。
  3. 複数の前記マスクが保持されたバッファ室から、成膜対象の基板の表面状態に応じたマスクを前記処理容器に搬入し、前記基板の裏面を成膜する、
    請求項１又は２に記載の成膜方法。
  4. プロセス条件とマスク情報とを関連付けて記憶した記憶部を参照して、特定のプロセス条件に関連付けて記憶されたマスク情報に対応するマスクを前記処理容器内に搬入し、前記基板の裏面を成膜する、
    請求項１〜３のいずれか一項に記載の成膜方法。
  5. プロセス条件とマスク情報とを関連付けて記憶した記憶部を参照して、特定のプロセス条件に関連付けて記憶されたマスク情報に対応する異なる２以上のマスクを前記処理容器内に順に搬入し、前記基板の裏面に配置する、
    請求項１〜３のいずれか一項に記載の成膜方法。
  6. 前記基板の裏面に異なる前記２以上のマスクの一方を配置した状態で前記基板の裏面を成膜し、前記２以上のマスクの他方を配置した状態で前記基板の裏面を成膜する、
    請求項５に記載の成膜方法。
  7. 前記マスクの材質は、石英又は金属以外の部材である、
    請求項１〜６のいずれか一項に記載の成膜方法。
  8. 前記マスクを前記処理容器内に配置した状態でクリーニングを実行する工程を有する、
    請求項１〜７のいずれか一項に記載の成膜方法。
  9. 処理容器と、
    基板を昇降可能に支持する第１の支持機構と、
    マスクを支持する第２の支持機構と、
    前記基板の裏面にガスを供給するガス供給部と、
    制御部と、を有し、
    前記制御部は、
    前記基板の表面状態の測定結果に応じた前記マスクを準備する工程と、
    前記マスクを処理容器内に搬入する工程と、
    前記基板を前記処理容器内に搬入する工程と、
    前記基板の裏面に前記マスクを配置した状態で前記基板の裏面を成膜する工程と、を制御する、
    半導体製造装置。
JP2018210065A 2018-11-07 2018-11-07 成膜方法及び半導体製造装置 Active JP7129888B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018210065A JP7129888B2 (ja) 2018-11-07 2018-11-07 成膜方法及び半導体製造装置
PCT/JP2019/042540 WO2020095787A1 (ja) 2018-11-07 2019-10-30 成膜方法及び半導体製造装置
KR1020217016071A KR102616708B1 (ko) 2018-11-07 2019-10-30 성막 방법 및 반도체 제조 장치
CN201980071967.XA CN112956003A (zh) 2018-11-07 2019-10-30 成膜方法和半导体制造装置
US17/291,930 US20220010424A1 (en) 2018-11-07 2019-10-30 Film forming method and semiconductor production apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018210065A JP7129888B2 (ja) 2018-11-07 2018-11-07 成膜方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2020077751A true JP2020077751A (ja) 2020-05-21
JP7129888B2 JP7129888B2 (ja) 2022-09-02

Family

ID=70611871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018210065A Active JP7129888B2 (ja) 2018-11-07 2018-11-07 成膜方法及び半導体製造装置

Country Status (5)

Country Link
US (1) US20220010424A1 (ja)
JP (1) JP7129888B2 (ja)
KR (1) KR102616708B1 (ja)
CN (1) CN112956003A (ja)
WO (1) WO2020095787A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220148680A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법
KR20220148690A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020174076A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
FI130861B1 (fi) * 2020-10-12 2024-04-26 Beneq Oy Atomikerroskasvatuslaitteisto ja menetelmä

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369962A (ja) * 1986-09-09 1988-03-30 Fuji Photo Film Co Ltd マスクスパツタ法
JPH01256126A (ja) * 1988-04-06 1989-10-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2001093863A (ja) * 1999-09-24 2001-04-06 Toshiba Corp ウェーハ裏面スパッタリング方法及び半導体製造装置
JP2008277541A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 光反射型マスクと光反射型マスクの作製方法及び半導体装置の製造方法
WO2011136075A1 (ja) * 2010-04-28 2011-11-03 株式会社アルバック 真空処理装置並びに基板とアラインメントマスクの移動方法及び位置合わせ方法並びに成膜方法
JP2014058703A (ja) * 2012-09-14 2014-04-03 Ulvac Japan Ltd 薄膜形成方法、薄膜形成装置
JP2018041080A (ja) * 2016-09-05 2018-03-15 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158571A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンスパネルの製造方法、有機エレクトロルミネッセンスパネルの製造装置及び有機エレクトロルミネッセンスパネル
JP5183250B2 (ja) * 2007-04-16 2013-04-17 アスリートＦａ株式会社 マスクおよびこのマスクを用いたプリント配線板の製造方法
US20110027463A1 (en) * 2009-06-16 2011-02-03 Varian Semiconductor Equipment Associates, Inc. Workpiece handling system
KR101098968B1 (ko) * 2010-08-03 2011-12-28 (주)지니아텍 능동형 유기 발광다이오드의 증착용 마스크 세정장치 및 그 방법
JP6051524B2 (ja) * 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
US10896821B2 (en) * 2018-09-28 2021-01-19 Lam Research Corporation Asymmetric wafer bow compensation by physical vapor deposition

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369962A (ja) * 1986-09-09 1988-03-30 Fuji Photo Film Co Ltd マスクスパツタ法
JPH01256126A (ja) * 1988-04-06 1989-10-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2001093863A (ja) * 1999-09-24 2001-04-06 Toshiba Corp ウェーハ裏面スパッタリング方法及び半導体製造装置
JP2008277541A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 光反射型マスクと光反射型マスクの作製方法及び半導体装置の製造方法
WO2011136075A1 (ja) * 2010-04-28 2011-11-03 株式会社アルバック 真空処理装置並びに基板とアラインメントマスクの移動方法及び位置合わせ方法並びに成膜方法
JP2014058703A (ja) * 2012-09-14 2014-04-03 Ulvac Japan Ltd 薄膜形成方法、薄膜形成装置
JP2018041080A (ja) * 2016-09-05 2018-03-15 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220148680A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법
KR20220148690A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법
KR102575738B1 (ko) 2021-04-29 2023-09-06 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법
KR102594029B1 (ko) * 2021-04-29 2023-10-25 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법

Also Published As

Publication number Publication date
CN112956003A (zh) 2021-06-11
JP7129888B2 (ja) 2022-09-02
KR102616708B1 (ko) 2023-12-20
KR20210080534A (ko) 2021-06-30
WO2020095787A1 (ja) 2020-05-14
US20220010424A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
WO2020095787A1 (ja) 成膜方法及び半導体製造装置
KR960003155B1 (ko) 멀티챔버방식의 cvd 장치 및 그 기판처리방법
RU2390883C1 (ru) Способ изготовления элемента с магниторезистивным эффектом и многокамерное устройство для изготовления элемента с магниторезистивным эффектом
JP6339057B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム
US20170183775A1 (en) Substrate processing apparatus
JP2009062604A (ja) 真空処理システムおよび基板搬送方法
JP6707827B2 (ja) 成膜装置
WO2020031778A1 (ja) 成膜装置及び成膜方法
JP2011071478A (ja) 基板処理装置及び半導体装置の製造方法
WO2020196179A1 (ja) 成膜装置、成膜方法、および成膜システム
JP2004200219A (ja) 処理装置及び処理方法
US20220216073A1 (en) Processing module and processing method
JP6749268B2 (ja) 基板処理装置
US10633739B2 (en) Substrate processing apparatus
JP2020147833A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US20220148980A1 (en) Film forming apparatus, film forming method, and film forming system
JP2014116356A (ja) 半導体製造方法及び半導体製造装置
JP2020147833A6 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2020203503A1 (ja) 成膜装置、成膜方法、および成膜システム
JP7236934B2 (ja) 基板処理システム及び基板処理システムの制御方法
US20220293399A1 (en) Substrate processing apparatus and method of controlling the same
WO2022190921A1 (ja) 真空処理装置および傾き調整方法
KR20220117816A (ko) 막 두께 측정 장치, 성막 시스템 및 막 두께 측정 방법
JP2024007277A (ja) 成膜位置ズレ補正方法および成膜システム
JP2023046423A (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220823

R150 Certificate of patent or registration of utility model

Ref document number: 7129888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150