KR102616708B1 - 성막 방법 및 반도체 제조 장치 - Google Patents

성막 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR102616708B1
KR102616708B1 KR1020217016071A KR20217016071A KR102616708B1 KR 102616708 B1 KR102616708 B1 KR 102616708B1 KR 1020217016071 A KR1020217016071 A KR 1020217016071A KR 20217016071 A KR20217016071 A KR 20217016071A KR 102616708 B1 KR102616708 B1 KR 102616708B1
Authority
KR
South Korea
Prior art keywords
mask
substrate
gas
wafer
film
Prior art date
Application number
KR1020217016071A
Other languages
English (en)
Other versions
KR20210080534A (ko
Inventor
유스케 스즈키
츠요시 모리야
가즈히데 하세베
아츠시 엔도
사토시 다나카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210080534A publication Critical patent/KR20210080534A/ko
Application granted granted Critical
Publication of KR102616708B1 publication Critical patent/KR102616708B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4409—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber characterised by sealing means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C23C16/45521—Inert gas curtains the gas, other than thermal contact gas, being introduced the rear of the substrate to flow around its periphery
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45597—Reactive back side gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판의 표면 상태의 측정 결과에 따른 마스크를 준비하는 공정과, 상기 마스크를 처리 용기 내에 반입하는 공정과, 상기 기판을 상기 처리 용기 내에 반입하는 공정과, 상기 기판의 이면에 상기 마스크를 배치한 상태로 상기 기판의 이면을 성막하는 공정을 갖는 성막 방법이 제공된다.

Description

성막 방법 및 반도체 제조 장치
본 개시는 성막 방법 및 반도체 제조 장치에 관한 것이다.
예를 들어, 특허문헌 1은 스퍼터링에 의해 이면에 도전막을 성막할 때에 웨이퍼 상에 소망한 패턴의 구멍을 미리 형성한 마스크를 이용하여, 그 마스크 구멍의 부분만큼이 금속이 퇴적하도록 스퍼터링에 의해 성막시키는 기술을 제안한다. 이러한 도전막을 이용하는 것에 의해, 웨이퍼 전면에 발생하여 있던 응력이 감소하고, 결과적으로 웨이퍼의 휨이 저감된다.
일본 특허 공개 제 2001-93863 호 공보
본 개시는 기판의 국소적인 휨을 보상할 수 있는 기술을 제공한다.
본 개시의 하나의 태양에 의하면, 기판의 표면 상태의 측정 결과에 따른 마스크를 준비하는 공정과, 상기 마스크를 처리 용기 내에 반입하는 공정과, 상기 기판을 상기 처리 용기 내에 반입하는 공정과, 상기 기판의 이면에 상기 마스크를 배치한 상태로 상기 기판의 이면을 성막하는 공정을 갖는 성막 방법이 제공된다.
하나의 측면에 의하면, 기판의 국소적인 휨을 보상할 수 있다.
도 1은 일 실시형태에 따른 반도체 제조 장치의 구성의 일례를 도시하는 종단면도.
도 2는 도 1의 I-I 단면을 도시하는 도면.
도 3은 일 실시형태에 따른 버퍼실 및 반송 장치의 일례를 도시하는 도면.
도 4는 일 실시형태에 따른 기억부의 마스크 정보의 일례를 도시하는 도면.
도 5는 일 실시형태에 따른 마스크의 일례를 도시하는 도면.
도 6은 일 실시형태에 따른 기억부의 마스크 정보의 일례를 도시하는 도면.
도 7은 일 실시형태에 따른 마스크의 일례를 도시하는 도면.
도 8은 일 실시형태에 따른 마스크와 웨이퍼의 반입 순서의 일례를 도시하는 도면.
도 9는 일 실시형태에 따른 마스크의 작성 처리의 일례를 나타내는 플로우 차트.
도 10은 일 실시형태에 따른 이면 성막 처리의 일례를 나타내는 플로우 차트.
도 11은 일 실시형태에 따른 이면 및 표면의 성막 전환의 개요를 도시하는 도면.
이하, 본 개시를 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 부여하는 것에 의해 중복된 설명을 생략한다.
[반도체 제조 장치]
우선, 본 개시의 일 실시형태에 따른 반도체 제조 장치(1)의 구성에 대해서, 도 1을 참조하면서 설명한다. 도 1은 일 실시형태에 따른 반도체 제조 장치(1)의 구성의 일례를 도시하는 종단면도이다. 일 실시형태에서는, 반도체 제조 장치(1)는 원료 가스와 반응 가스를 교대로 기판에 공급하여 원자층 또는 분자층을 적층하여 성막을 실행하는 소위 ALD(Atomic Layer Deposition)법을 일례로서 실시한다.
반도체 제조 장치(1)는 웨이퍼(W)에 성막 처리가 실행되는 진공 용기인 처리 용기(11)를 갖는다. 처리 용기(11)의 측벽면에는, 웨이퍼(W)를 반입 및 반출하기 위한 반입출구(13)와, 반입출구(13)를 개폐하는 게이트 밸브(14)가 마련되어 있다.
처리 용기(11)의 천정부에는 가스 구멍(50)으로부터 가스를 샤워 형상으로 도입하는 가스 샤워 헤드(SHB)가 형성되어 있다. 또한, 처리 용기(11)의 바닥부에 형성된 오목부(12)에는 가스 샤워 헤드(SHB)에 대향하여 가스 구멍(70)으로부터 가스를 샤워 형상으로 도입하는 가스 샤워 헤드(SHA)가 형성되어 있다. 가스 샤워 헤드(SHA)가 형성된 스테이지(3)는 오목부(12)에 수용되어 있다.
제 1 지지 기구(2)는 스테이지(3)를 관통하는 복수의 리프터 핀(5) 및 리프터 핀(5)을 핀 업시키는 지그(84)를 갖는다. 리프터 핀(5)은 지그(84)에 의해 아래로부터 밀어 올려지고, 이에 의해, 웨이퍼(W)를 승강 가능하게 지지한다.
제 2 지지 기구(4)는 스테이지(3)를 관통하는 복수의 리프터 핀(6) 및 리프터 핀(6)을 핀 업시키는 지그(80)를 갖는다. 리프터 핀(6)은 지그(80)에 의해 아래로부터 밀어 올려지고, 이에 의해, 마스크(M)를 승강 가능하게 지지한다. 단, 리프터 핀(6)은 스테이지(3)의 상방에서 마스크(M)를 지지 가능한 부재이면 승강 기능을 갖지 않아도 좋다.
도 2는 도 1의 I-I 단면을 도시한다. 도 2에 도시되는 바와 같이, 스테이지(3)는 내주측에 리프터 핀(5)을 관통시키는 구멍을 갖고, 외주측에 리프터 핀(6)을 관통시키는 구멍을 갖고, 그 사이 및 중앙에 복수의 가스 구멍(70)을 갖는다. 본 실시형태에서는 웨이퍼(W)는 3개의 리프터 핀(5)에 의해 지지되고, 마스크(M)는 3개의 리프터 핀(6)에 의해 지지되지만, 리프터 핀(5, 6)의 수는 이에 한정되지 않고, 4개 이상이어도 좋다.
도 1로 돌아와서, 스테이지(3)를 지지하는 지지체(81)에는, 회전 기구(82) 및 승강 기구(83)가 접속되어 있다. 모터의 동력에 의해 회전 기구(82)는 스테이지(3)를 회전시킨다. 이에 의해, 웨이퍼(W)는 회전 기구(82)에 의해 제 1 지지 기구(2)에 지지된 상태로 회전한다. 또한, 스테이지(3)는 모터의 동력에 의해 승강 기구(83)에 의해서 승강한다.
지지체(81)가 처리 용기(11)의 바닥부를 관통하는 부분은 자기 시일(86)로 봉지되고, 리프터 핀(5, 6)이 처리 용기(11)의 바닥부를 관통하는 부분은 자기 시일(87, 85)로 각각 봉지된다. 이에 의해, 처리 용기(11) 내를 기밀하게 보지하고, 처리 용기 내의 진공 상태를 소정의 진공도로 유지한다.
처리 용기(11)의 바닥부에는, 길이 방향의 일단부측에 있어서 배기구인 배기 홈(31)이 마련되어 있다. 처리 용기(11)의 길이 방향에 있어서, 배기 홈(31)이 배치된 일단부측을 하류측이라 하고, 배기 홈(31)이 배치된 측과 반대측을 상류측이라 한다.
배기 홈(31)의 개구 부분에는, 복수의 슬릿(33)을 갖는 덮개부(32)가 형성되어 있다. 배기 홈(31)의 바닥부에는 배기관(34)이 접속되고, 배기관(34)에는 배기 홈(31)측으로부터 압력 조정부(35), 배기 밸브(36)가 개설(介設)되고, 도시되지 않은 진공 펌프에 접속되어 있다.
처리 용기(11) 내의 상류측에는, 성막 가스 토출부(41)가 마련되어 있다. 성막 가스 토출부(41)에는 길이 방향으로 슬릿이 마련되어 있다. 성막 가스는 성막 가스 토출부(41)로부터 도입되고, 웨이퍼(W)의 표면 전체를 통과한다.
성막 가스 토출부(41)에는 가스 공급관(40)이 접속되어 있다. 가스 공급관(40)에는, 처리 용기(11)의 측벽으로부터 제 3 가스를 공급하는 제 3 가스 공급원(GS3)이 접속되어 있다. 제 3 가스 공급원(GS3)에는, 원료 가스를 공급하는 원료 가스 공급관(42), 원료 가스와 반응하는 반응 가스를 공급하는 반응 가스 공급관(46) 및 치환 가스를 공급하는 치환 가스 공급관(60)이 합류되어 있다.
원료 가스 공급관(42)에는, 원료 가스의 일례인 DCS(디클로로실란)(이하, 「DCS」라고 표기함)를 공급하는 DCS 공급원(43)이 접속되고, DCS 가스의 유량을 조정하는 유량 조정부(45)와 DCS 가스의 공급을 온·오프(on·off)하는 밸브(44)가 마련되어 있다.
반응 가스 공급관(46)에는, 반응 가스의 일례인 NH3을 공급하는 NH3 공급원(47)이 접속되고, NH3 가스의 유량을 조정하는 유량 조정부(49)와 NH3 가스의 공급을 온·오프하는 밸브(48)가 마련되어 있다. 본 예에서는, 원료 가스 및 반응 가스를 「성막 가스」라고도 한다. DCS 및 NH3은 제 3 가스의 일례이다.
치환 가스 공급관(60)에는, 치환 가스(퍼지 가스)의 일례인 Ar 가스를 공급하는 Ar 가스 공급원(61)이 접속되고, Ar 가스의 유량을 조정하는 유량 조정부(63)와 Ar 가스의 공급을 온·오프하는 밸브(62)가 마련되어 있다.
또한, 제 3 가스 공급원(GS3), 성막 가스 토출부(41) 및 가스 공급관(40)은 제 1 지지 기구(2)에 지지된 웨이퍼(W)의 직경 방향으로 제 3 가스를 공급하는 제 3 가스 공급부의 일례이다. 제 3 가스 공급부는 제 1 지지 기구(2)에 지지된 웨이퍼(W)의 직경 방향으로 제 3 가스를 공급한다.
가스 공급관(40)에는, 리모트 플라즈마원(65)이 접속되어 있다. 리모트 플라즈마원(65)은 처리 용기(11)의 측벽으로부터 플라즈마를 공급한다. 제 3 가스 공급원(GS3)으로부터의 제 3 가스의 공급과, 리모트 플라즈마원(65)으로부터의 플라즈마의 공급의 전환은, 제 3 가스 공급원(GS3) 내의 밸브(44, 48)와 리모트 플라즈마원(65)을 제어함으로써 실행할 수 있다.
가스 샤워 헤드(SHB)에는, 성막 가스의 농도를 조정하는 농도 조정용의 가스, 예를 들면, 희석 가스인 Ar 가스 또는 가열된 He 가스를 공급하는 제 2 가스 공급원(GS2)이 가스 공급관(52)을 거쳐서 접속되어 있다.
제 2 가스 공급원(GS2)은 2계통으로 갈라지고 각각에 유량 조정부(53)와 밸브(54)가 마련되어 있다. 유량 조정부(53)와 밸브(54)를 가스 조정부(55)라고도 한다. 일방의 가스 조정부(55)에는, He 가스 공급원(57)이 접속되고, 타방의 가스 조정부(55)에는, Ar 가스 공급원(58)이 접속되어 있다. 가열기(56)는 He 가스 공급원(57)으로부터 공급된 He 가스를 가열한다. 가열된 He 가스 및 Ar 가스 공급원(58)으로부터 공급되는 Ar 가스는, 밸브(54)의 제어에 의해 전환되어서, 가스 샤워 헤드(SHB)에 공급되고, 버퍼실(51)을 거쳐서 복수의 가스 구멍(50)으로부터 처리 용기(11) 내에 도입된다. He 가스는 웨이퍼(W)의 표면으로의 성막 가스의 회입을 막는 퍼지 가스로서 기능한다. 또한, Ar 가스는 성막 가스의 희석 가스로서 기능한다.
복수의 가스 구멍(50)은 처리 용기(11)의 측벽으로부터 공급되는 DCS 등의 성막 가스의 가스류의 상류측으로부터 하류측을 향하는 길이 방향으로 마련되고, 또한, 평면에서 바라볼 때 웨이퍼(W)의 전면을 커버하도록 폭방향으로 신장되는 슬릿 형상 또는 홀 형상으로 형성되어 있다. 이에 의해, 각 가스 구멍(50)으로부터 제 1 지지 기구(2)에 지지된 웨이퍼(W)의 표면을 향해서 희석 가스의 Ar 가스 또는 가열된 He 가스가 폭방향으로 유량이 정렬된 상태로 공급된다.
He 가스는 제 2 가스의 일례이다. 제 2 가스 공급원(GS2) 및 가스 샤워 헤드(SHB)는 제 1 지지 기구(2)에 지지된 웨이퍼(W)의 표면에 제 2 가스를 공급하는 제 2 가스 공급부의 일례이다. 또한, 제 2 가스는 He 가스로 한정되지 않고, 비활성 가스를 제 2 가스로서 가열하고, 공급해도 좋다. 또한, 가스 샤워 헤드(SHB)로부터 공급되는 희석 가스는 Ar 가스로 한정되지 않고, N2 가스 등의 비활성 가스여도 좋다.
웨이퍼(W)의 이면을 성막할 때, 제 1 지지 기구(2)에 의해 웨이퍼(W)를 제 2 가스 공급부에 접근시켜서, 제 2 가스와 제 3 가스를 공급한다. 제 2 가스 공급부는 웨이퍼(W)의 이면을 성막할 때, 가열한 He 가스 등의 비활성 가스를 제 2 가스로서 공급하고, 웨이퍼(W)의 표면이 성막되는 것을 막는다.
가스 샤워 헤드(SHA)에는, 성막 가스의 농도를 조정하는 농도 조정용의 가스, 예를 들면, 희석 가스인 Ar 가스 또는 가열된 He 가스를 공급하는 제 1 가스 공급원(GS1)이 가스 공급관(72)을 거쳐서 접속되어 있다.
제 1 가스 공급원(GS1)은 2계통으로 갈라지고 각각에 유량 조정부(73)와 밸브(74)가 마련되어 있다. 유량 조정부(73)와 밸브(74)를 가스 조정부(75)라고도 한다. 일방의 가스 조정부(75)에는, He 가스 공급원(77)이 접속되고, 타방의 가스 조정부(75)에는, Ar 가스 공급원(78)이 접속되어 있다. 가열기(76)는 He 가스 공급원(77)으로부터 공급된 He 가스를 가열한다. 가열된 He 가스 및 Ar 가스 공급원(78)으로부터 공급되는 Ar 가스는 밸브(74)의 제어에 의해 전환되어서, 가스 샤워 헤드(SHA)에 공급되고, 버퍼실(71)을 거쳐서 복수의 가스 구멍(70)으로부터 처리 용기(11) 내에 도입된다. He 가스는 웨이퍼(W)의 이면으로의 성막 가스의 회입을 막는 퍼지 가스로서 기능한다. 또한, Ar 가스는 성막 가스의 희석 가스로서 기능한다.
복수의 가스 구멍(70)은 처리 용기(11)의 측벽으로부터 공급되는 성막 가스의 가스류의 상류측으로부터 하류측을 향하는 길이 방향으로 마련되고, 또한, 평면에서 바라볼 때 웨이퍼(W)의 전면을 커버하도록 폭방향으로 신장하는 슬릿 형상 또는 홀 형상으로 형성되어 있다. 이에 의해, 각 가스 구멍(70)으로부터 제 1 지지 기구(2)에 지지된 웨이퍼(W)의 이면을 향해서 희석 가스의 Ar 가스 또는 가열된 He 가스가 폭방향으로 유량이 정렬된 상태로 공급된다.
He 가스는 제 1 가스의 일례이다. 제 1 가스 공급원(GS1) 및 가스 샤워 헤드(SHA)는 제 1 지지 기구(2)에 지지된 웨이퍼의 이면에 제 1 가스를 공급하는 제 1 가스 공급부의 일례이다. 또한, 제 1 가스는 He 가스로 한정되지 않고, 비활성 가스를 제 1 가스로서 가열하고, 공급해도 좋다. 또한, 가스 샤워 헤드(SHA)로부터 공급되는 희석 가스는 Ar 가스로 한정되지 않고, N2 가스 등의 비활성 가스여도 좋다.
웨이퍼(W)의 표면을 성막할 때에는, 웨이퍼(W)를 가스 샤워 헤드(SHA)에 접근시켜서, 웨이퍼(W)의 이면에 제 1 가스를 공급하고, 웨이퍼(W)의 표면에 제 3 가스를 공급한다. 제 3 가스에 의해 웨이퍼(W)의 표면을 성막할 때, 가열한 He 가스 등의 비활성 가스를 제 1 가스로서 웨이퍼(W)의 이면에 공급함으로써, 웨이퍼(W)의 이면이 성막되는 것을 막는다.
한편, 웨이퍼(W)의 이면에 성막 처리를 실행할 때에는, 웨이퍼(W)를 가스 샤워 헤드(SHB)에 접근시켜서, 웨이퍼(W)의 표면에 제 2 가스를 공급하고, 웨이퍼(W)의 이면에 제 3 가스를 공급한다. 제 3 가스에 의해 웨이퍼(W)의 이면을 성막할 때, 가열한 He 가스 등의 비활성 가스를 제 2 가스로서 웨이퍼(W)의 표면에 공급함으로써, 웨이퍼(W)의 표면이 성막되는 것을 막는다.
이러한 구성의 반도체 제조 장치(1)에 있어서의 웨이퍼(W)의 표면의 성막 처리에 대해서 간단하게 설명한다. 우선, 게이트 밸브(14)를 개방하고, 반송 아암에 의해 외부로부터 반입한 웨이퍼(W)를 제 1 지지 기구(2)로 보지한다. 게이트 밸브(14)를 폐쇄하고, 처리 용기(11)를 밀폐한 후, 성막 가스 토출부(41)로부터 Ar 가스의 공급을 개시하고, 배기 홈(31)으로부터 배기를 실행하여 처리 용기(11) 내의 압력을 조정한다. 그 다음에 제 1 지지 기구(2)를 하강시킨다. 웨이퍼(W)의 표면의 성막시에는, 마스크(M)는 불필요하다.
그 후, 성막 가스로서, 원료 가스인 DCS 및 반응 가스인 NH3을 이용한 ALD법에 의해 웨이퍼의 표면으로의 성막 처리가 실행된다. 이러한 성막 가스의 웨이퍼(W)로의 공급 방법에 대해서 설명한다. 배기 홈(31)으로부터 배기를 실행하고 있는 상태로 제 1 지지 기구(2)에 파지된 웨이퍼(W)를 향해서, 성막 가스의 공급을 개시하는 동시에 가스 샤워 헤드(SHB)로부터 웨이퍼(W)의 표면을 향해서 희석 가스를 공급한다. 성막 가스는 가스 공급관(40)으로부터 성막 가스 토출부(41)에 유입되면, 성막 가스 토출부(41) 내에서 균일하게 확산된다. 그 후, 성막 가스 토출부(41)의 슬릿으로부터, 웨이퍼(W)의 폭방향으로 정렬된 유량으로 공급되고, 웨이퍼(W)의 표면을 따라서, 전면에 걸쳐서 흐른다. 그 후 평행한 흐름을 유지한 채로 배기 홈(31)에 유입되고, 배기관(34)으로부터 배기된다.
그리고, 회전 기구(82)를 구동하여, 스테이지(3) 상의 웨이퍼(W)를 지지체(81)의 축을 중심으로 회전시킨다. 이에 의해, 성막 가스의 농도가 기류의 폭방향으로 균일하게 되고, 일방향을 향해서 연속적으로 변화한다. 웨이퍼(W)의 각 부위에서 바라보면, 성막 가스의 농도가 서서히 낮아지고, 그 다음에 서서히 높아진다고 하는 상태가 반복되게 된다. 웨이퍼(W)가 일회전했을 때, 중심으로부터의 거리가 동일한 부위에서는, 동일 영역을 통과하고 있으므로 둘레방향으로 막 두께는 정렬되어 있고, 그 막 두께는 해당 부위가 1회전했을 때의 시간 추이에 대한 농도 변화 패턴에 따라 정해진다. 따라서, 웨이퍼(W)의 표면에 있어서 성막되는 박막은 동심원 형상의 막 두께 분포를 갖게 되고, 그 막 두께 분포는 웨이퍼(W)의 표면 근방에 있어서의 성막 가스의 흐름 방향에 있어서의 농도 분포에 의해 정해진다. 상술한 바와 같이 성막 가스의 농도 분포는, 가스 구멍(50)으로부터 공급되는 희석 가스에 의한 희석의 정도에 의해 정해지므로, 가스 조정부(55)에 의해 가스 구멍(50)으로부터 공급되는 희석 가스의 유량을 변화시킴으로써 성막 가스의 농도 분포를 조정할 수 있다. 웨이퍼(W)의 이면 처리시에는 마스크(M)를 사용하여 웨이퍼(W)의 이면을 국소적으로 성막한다. 이면 처리의 상세한 것에 대하여는 후술한다.
반도체 제조 장치(1)는 장치 전체의 동작을 제어하는 제어부(100)를 갖는다. 제어부(100)는 ROM 및 RAM 등의 기억부(101)에 격납된 레시피에 따라서, 성막 처리를 실행한다. 레시피에는, 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력이나 전압, 각종 가스 유량, 처리 용기내 온도(상부 전극 온도, 처리 용기의 측벽 온도, 웨이퍼(W) 온도, 정전 척 온도 등), 칠러로부터의 냉매 온도 등이 설정된다. 제어부(100)는 레시피의 순서에 따라, 제 1 가스 내지 제 3 가스의 공급을 제어하고, 웨이퍼(W)의 표면으로의 성막과, 웨이퍼(W)의 이면으로의 성막을 제어한다. 또한, 제어부(100) 레시피의 순서에 따라, 성막 처리에 있어서 처리 용기(11) 내에 부착한 부착물의 클리닝 처리를 제어한다.
또한, 이러한 프로그램이나 처리 조건을 나타내는 레시피는 하드 디스크나 반도체 메모리에 기억되어도 좋다. 또한, 레시피는 CD-ROM, DVD 등의 가반성의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 소정 위치에 세트되고, 읽어내도 좋다.
또한, 도 1의 반도체 제조 장치(1)는 웨이퍼(W)의 표면과 이면을 성막 가능한 장치이지만, 일 실시형태에 따른 성막 방법을 사용하는 반도체 제조 장치는, 이러한 구성에 한정되지 않고, 웨이퍼의 이면을 성막 가능한 장치를 이용할 수 있다.
[마스크의 작성]
다음에, 웨이퍼(W)의 이면을 성막할 때에 사용하는 마스크의 작성에 대해서 설명한다. 웨이퍼(W)의 표면을 성막하면, 웨이퍼(W) 상의 막의 응력에 의해 웨이퍼(W)가 활 형상으로 휘어지도록 전체적인 변형뿐만이 아니라, 웨이퍼(W)의 표면에 형성된 패턴에 따른 국소적인 변형(이하, 「로컬 스트레스」라고도 함)이 생긴다.
특히, 웨이퍼(W) 상에 형성되는 막이 적층막이면, 웨이퍼(W)에 형성된 복수 막의 각각의 두께의 불균형에 의해 로컬 스트레스가 생긴다. 이와 같이 막의 두께나 패턴에 따른 변형은 웨이퍼(W)를 레지스터층의 패턴으로 노광하는 공정이나 그 후의 공정에 있어서, 오버레이(overlay)라고 불리는 기초 패턴과의 중첩을 악화시키는 요인이 된다. 그래서, 본 실시형태에서는, 웨이퍼(W)의 표면에 형성된 막의 상태에 따라 로컬 스트레스를 경감하기 위해서 웨이퍼(W)의 이면을 국소적으로 성막하고, 이에 의해, 웨이퍼(W)의 국소적인 휨을 보상한다.
마스크의 작성(作成)에서는, 우선, 웨이퍼(W)와 동일 형상 및 동일 사이즈의 마스크를 준비하고, 웨이퍼(W)의 이면의 성막하고 싶은 부분에 대응하는 마스크의 영역에 구멍을 개방한다. 이와 같이 하여 구멍(성막 패턴)을 형성한 마스크(M)를 작성하고, 그 마스크(M)의 패턴으로 웨이퍼(W)의 이면을 성막한다. 웨이퍼(W)의 이면의 성막하고 싶은 부분은 웨이퍼(W)의 표면에서 국소적인 변형이 생기고 있는 개소에 의해서 바뀐다. 웨이퍼(W)의 표면에서 국소적인 변형이 생기고 있는 개소는 웨이퍼(W)의 높이를 측정하고, 측정한 웨이퍼(W)의 높이에 근거하여 구할 수 있다. 이에 의해, 웨이퍼(W)의 높이의 측정 결과에 따라서, 웨이퍼(W)의 국소적인 휨을 보상하는 패턴의 마스크를 작성한다.
웨이퍼(W)의 막의 높이를 측정하는 타이밍은 웨이퍼에 막이 형성된 다음에 있어서, 레지스터층을 노광하여 패턴화하기 전이다. 웨이퍼(W)의 높이의 측정은 레이저 광변위계 등의 측정 장치에 의해서 실행할 수 있다. 예를 들어, 레이저 광변위계는 측정 장치의 천정부에 배치되고, 측정 장치 내의 탑재대에 탑재된 웨이퍼(W)의 상방을 수평 방향으로 이동할 수 있고, 이에 의해, 웨이퍼(W) 상을 주사하면서 레이저 광을 웨이퍼(W)에 조사한다. 레이저 광이 웨이퍼(W)에서 반사한 반사광을 측정함으로써, 웨이퍼(W) 상에 형성된 막의 높이를 측정할 수 있다. 이에 의해, 웨이퍼(W) 상의 수평 방향의 (x, y) 좌표마다의 막의 높이를 나타내는 측정 결과를 얻을 수 있다. 그 측정 결과는 웨이퍼(W) 상의 휨에 대응한다. 즉, 막의 유무나 막의 두꺼운 부분과 얇은 부분에 의해 웨이퍼(W)에 국소적인 변형이나 휨이 생긴다. 따라서, 측정 결과에 근거하여 웨이퍼(W) 상의 국소적인 변형이나 휨에 대응하는 마스크(M)를 작성할 수 있다.
웨이퍼(W) 상에 형성된 막의 종류, 막 두께, 적층 상태 등의 막 구조의 차이에 의해서, 웨이퍼(W)의 국소적인 변형이나 휨의 상태는 상이하다. 따라서, 막 구조가 상이한 복수의 웨이퍼(W)에 대해서, 웨이퍼(W)마다 막의 높이를 측정하고, 그 측정 결과에 근거하여 웨이퍼(W)마다 국소적인 변형이나 휨에 대응하는 패턴의 마스크(M)를 작성한다. 이면 성막에서는, 작성한 마스크(M)를 사용하여, 웨이퍼(W)의 변형이나 휨에 대응하는 마스크(M)의 패턴으로 웨이퍼(W)의 이면을 성막한다. 이에 의해, 웨이퍼(W)의 국소적인 휨을 보상할 수 있다.
[버퍼실]
작성한 복수의 마스크(M)는 도 3에 도시되는 바와 같이 반도체 제조 장치(1)에 근접하는 버퍼실(7) 내의 탑재대(15)의 상하 방향으로 복수 마련된 선반(16)에 보지된다. 버퍼실(7)의 옆에는, 반송실(8)이 마련되어 있다. 반송 장치(17)는 웨이퍼(W)의 표면의 처리를 나타내는 특정의 프로세스에 대응하는 마스크(M)를 아암으로 보지하고, 반도체 제조 장치(1)의 게이트 밸브(14)를 개방하여 처리 용기(11) 내에 반입한다. 프로세스는 웨이퍼(W) 상의 막 구조마다에 대응한다. 따라서, 특정의 프로세스에 대응하는 마스크(M)를 선택함으로써, 성막 대상의 웨이퍼(W)의 막 구조, 즉, 웨이퍼(W)의 휨이나 변형에 따른 마스크(M)를 취출할 수 있다. 버퍼실(7) 및 반송실(8)은 기밀하게 보지되어 있다.
제어부(100)는 웨이퍼(W)의 표면의 처리를 나타내는 특정의 프로세스에 대응하는 마스크(M)를, 반송 장치(17)를 이용하여 버퍼실(7)로부터 취출하고, 반도체 제조 장치(1)에 반송하도록 제어한다. 제어부(100)는 예를 들면, 도 1의 기억부(101)에 기억된 도 4의 테이블을 참조하여, 특정의 프로세스에 대응하는 마스크(M)를 반송 대상으로 하여 특정한다. 도 4의 예에서는, 프로세스(A)에 대응시켜서 「마스크(Ma)」의 정보가 기억되고, 프로세스(B)에 대응시켜서 「마스크(Mb)」의 정보가 기억되어 있다.
본 경우, 특정의 프로세스가 프로세스(A)일 때에는, 제어부(100)는 마스크(Ma)를 특정한다. 이에 의해, 버퍼실(7)에 보지된 마스크(M) 중, 마스크(Ma)가 반송된다. 마스크(Ma), 마스크(Mb)는 상이한 마스크이며, 도 5에 일례를 도시한다. 마스크(Ma)는 처리 용기(11) 내에 반입되고, 웨이퍼(W)의 이면에 배치된 상태로 웨이퍼(W)의 이면이 성막된다. 또한, 제어부(100)는 웨이퍼(W)의 표면에 대해서 실행되는 특정의 프로세스를 레시피로부터 특정한다.
제어부(100)는 예를 들면, 도 1의 기억부(101)에 기억된 도 6의 테이블을 참조하여 특정의 프로세스에 대응하는 마스크(M)를 반송 대상으로 하여 특정해도 좋다. 도 6의 예에서는, 프로세스(A)에 대응시켜서 「마스크(a1), 마스크(a2)」의 마스크 정보가 기억되고, 프로세스(B)에 대응시켜서 「마스크(b1), 마스크(b2)」의 마스크 정보가 기억되고 있다.
본 경우, 특정의 프로세스가 프로세스(A)일 때에는, 제어부(100)는 마스크(a1, a2)를 특정한다. 마스크(a1), 마스크(a2)는 상이한 마스크이며, 도 7에 일례를 도시한다. 이에 의해, 버퍼실(7)에 보지된 마스크(M) 중, 마스크(a1, a2)가 순서대로 처리 용기(11) 내에 반입되고, 웨이퍼(W)의 이면에 배치된 상태로 웨이퍼(W)의 이면이 성막된다. 예를 들어, 웨이퍼(W)의 이면에 우선 마스크(a1)를 배치한 상태로 웨이퍼(W)의 이면을 성막하고, 마스크(a1)를 반출 후에 마스크(a2)를 반입하고, 게다가 웨이퍼(W)의 이면에 마스크(a2)를 배치한 상태로 웨이퍼(W)의 이면을 성막해도 좋다. 반대로, 웨이퍼(W)의 이면에 마스크(a2, a1)를 순서대로 배치한 상태로 웨이퍼(W)의 이면을 성막해도 좋다.
마스크(M)의 재질은, 클리닝 처리를 실행했을 경우에 열화하기 어려운 석영인 것이 바람직하다. 단, 마스크(M)의 재질은 이에 한정되지 않고, 금속 이외의 부재여도 좋다. 또한, 마스크(M)는 웨이퍼(W)와 동일 형상 및 동일 사이즈이기 때문에, 반송 장치를 이용하여 동일하게 반송할 수 있다.
[마스크와 웨이퍼의 반송 순서]
다음에, 반도체 제조 장치(1)를 이용하여 웨이퍼(W)의 이면에 마스크(M)를 배치한 상태로 이면 성막을 실행할 때의 마스크(M)와 웨이퍼(W)의 반송 순서에 대해서, 도 8을 참조하여 설명한다.
우선, 제어부(100)는 웨이퍼(W)의 측정 결과에 따른 마스크를 준비한다. 마스크의 준비는 버퍼실(7)에 보지한 마스크(M)로부터 특정의 프로세스에 대응하는 마스크(M)를 선택하는 것이어도 좋고, 다른 방법으로 작성한 마스크(M)를 준비하는 것이어도 좋다.
다음에, 제어부(100)는 게이트 밸브(14)를 개방하고, 마스크(M)를 처리 용기(11) 내에 반입한다. 예를 들어, 제어부(100)는 기억부(101)를 참조하여 특정의 프로세스에 대응하는 마스크(M)를 특정하고, 반송 장치(17)를 제어하여 버퍼실(7)로부터 특정한 마스크(M)를 반출하고, 처리 용기(11) 내에 반입하고, 스테이지(3)의 상방까지 반송한다. 제어부(100)는 승강 기구(83)를 구동시켜서 리프터 핀(6)을 상승시키고, 도 8의 a1에 도시되는 바와 같이, 리프터 핀(6) 위에 마스크(M)를 보지한다.
마스크(M)를 처리 용기(11) 내에 반입한 후, 제어부(100)는 웨이퍼(W)를 처리 용기(11) 내에 반입한다. 제어부(100)는 승강 기구(83)를 구동시켜서 리프터 핀(5)을 마스크(M)의 상방까지 상승시키고, 도 8의 a2에 도시되는 바와 같이, 리프터 핀(5) 위에 웨이퍼(W)를 보지한다.
다음에, 제어부(100)는 리프터 핀(5)을 마스크(M)의 위치까지 하강시키고, 도 8의 a3에 도시되는 바와 같이, 웨이퍼(W)의 이면에 마스크(M)를 배치한 상태로 제어하고, 본 상태로 웨이퍼(W)의 이면을 성막한다.
이러한 순서에 의해 웨이퍼(W)의 이면에 마스크(M)를 배치한 상태로 웨이퍼(W)의 이면 성막을 실행하면, 마스크(M)에 부생성물이 부착한다. 마스크에 부착한 부생성물은 소정 시간 경과마다 처리 용기(11) 내를 클리닝할 때에 함께 클리닝해도 좋다.
웨이퍼(W)의 반출시, 제어부(100)는 도 8의 a3의 상태로부터 도 8의 a2의 상태가 되도록 리프터 핀(5)을 상승시키고, 웨이퍼(W)를 마스크(M)로부터 분리한 후, 반송 아암에 의해 처리 용기(11)로부터 반출한다. 웨이퍼(W)의 반출 후, 도 8의 a1의 상태로 다음의 웨이퍼(W)를 반입하기 전에 처리 용기(11) 내를 클리닝함으로써, 클리닝시에 처리 용기(11)와 마스크(M)를 클리닝할 수 있다.
[마스크의 작성 처리]
다음에, 일 실시형태에 따른 마스크(M)의 작성 처리의 일례에 대해서, 도 9를 참조하여 설명한다. 마스크(M)의 작성 처리는 마스크(M)를 이용하는 이면 성막 처리를 실행하기 전에 실행된다.
본 처리가 개시되면, 제어부(100)는 측정 장치를 이용하여 웨이퍼(W)의 로컬 스트레스를 측정한다(단계(S1)). 예를 들어, 레이저 광변위계 등의 측정 장치에 의해서 웨이퍼(W) 상의 막의 높이를 (x, y) 좌표마다 측정함으로써, 웨이퍼(W)의 로컬 스트레스의 측정을 실행한다.
다음에, 제어부(100)는 측정 결과에 근거하여, 웨이퍼(W) 상의 로컬 스트레스의 분포를 산출하고, 로컬 스트레스의 분포를 보상하는 이면의 성막 패턴을 계산한다(단계(S2)). 다음에, 제어부(100)는 계산한 성막 패턴의 구멍을 형성한 마스크(M)를 작성하고(단계(S3)), 본 처리를 종료한다.
[이면 성막 처리]
다음에, 일 실시형태에 따른 웨이퍼(W)의 이면 성막 처리의 일례에 대해서, 도 10을 참조하여 설명한다. 웨이퍼(W)의 이면 성막 처리는 도 9의 플로우 차트에 따라 작성한 마스크(M)를 이용하여 실행된다.
본 처리가 개시되면, 제어부(100)는 버퍼실(7)로부터 특정의 프로세스에 대응하는 마스크(M)를 반송한다(단계(S11)). 다음에, 제어부(100)는 마스크(M)를 반도체 제조 장치(1)의 처리 용기(11) 내에 반입한다(단계(S12)). 이에 의해, 도 8의 a1에 도시되는 바와 같이, 리프터 핀(6) 위에 마스크(M)가 보지된다.
다음에, 제어부(100)는 웨이퍼(W)를 처리 용기(11) 내에 반입한다(단계(S13)). 이에 의해, 도 8의 a2에 도시되는 바와 같이, 마스크(M)의 상방에서 리프터 핀(5) 위에 웨이퍼(W)가 보지된다.
다음에, 제어부(100)는 웨이퍼(W)의 이면에 마스크(M)가 배치되도록 리프터 핀(5)을 하강시킨다(단계(S14)). 이에 의해, 도 8의 a3에 도시되는 바와 같이, 웨이퍼(W)의 이면에 마스크(M)가 배치된다. 제어부(100)는 리프터 핀(5) 및 리프터 핀(6) 중 적어도 어느 하나를 제어하여 웨이퍼(W)의 이면에 마스크(M)를 배치해도 좋다. 이때, 웨이퍼(W)의 이면과 마스크(M) 사이에 간극이 생기지 않도록 웨이퍼(W)와 마스크(M)의 배치가 제어된다.
다음에, 제어부(100)는 웨이퍼(W)의 이면을 마스크(M)의 패턴으로 성막한다(단계(S15)). 다음에, 제어부(100)는 리프터 핀(5)을 상승시키고, 마스크(M)의 상방으로 이면 성막 후의 웨이퍼(W)를 들어올리고, 반송 아암에 의해 처리 용기(11)로부터 반출한다(단계(S16)).
다음에, 제어부(100)는 클리닝의 타이밍인지 아닌지를 판정한다(단계(S17)). 제어부(100)는 클리닝의 타이밍인지 아닌지는, 예를 들면, 초기시부터 소정 시간이 경과했는지에 의해 판정한다. 제어부(100)는 클리닝의 타이밍이라고 판정했을 경우, 도 8의 a1에 도시되는 바와 같이, 마스크(M)를 리프터 핀(6)으로 보지한 상태로 클리닝 처리를 실행하고(단계(S18)), 그 후, 단계(S19)로 진행된다. 클리닝 처리는 예를 들면, 도 1의 반도체 제조 장치(1)에 있어서 제 3 가스 공급원(GS3)으로부터 클리닝 가스를 공급하여, 클리닝을 실행해도 좋다. 한편, 단계(S17)에 있어서, 제어부는 클리닝의 타이밍이 아니라고 판정했을 경우, 즉시 단계(S19)로 진행된다.
다음에, 제어부(100)는 다음의 웨이퍼(W)가 있는지를 판정한다(단계(S19)). 제어부(100)는 다음의 웨이퍼가 있다고 판정했을 경우, 단계(S13)로 돌아와서, 다음의 웨이퍼(W)에 대해서 단계(S13 내지 S19)의 처리를 반복해서 실행한다. 한편, 단계(S19)에 있어서, 제어부(100)는 다음의 웨이퍼가 없다고 판정했을 경우, 본 처리를 종료한다.
이상에 설명한 바와 같이, 본 실시형태에 따른 웨이퍼(W)의 이면을 성막하는 방법에 의하면, 웨이퍼(W)의 휨이나 변형을 나타내는 웨이퍼(W)의 표면의 높이의 측정 결과에 따른 마스크(M)를 준비하는 공정과, 마스크(M)를 처리 용기(11) 내에 반입하는 공정과, 웨이퍼(W)를 처리 용기 내(11)에 반입하는 공정과, 웨이퍼(W)의 이면에 마스크(M)를 배치한 상태로 웨이퍼(W)의 이면을 성막하는 공정을 갖는다.
이에 의해, 웨이퍼(W)의 휨이나 변형에 따른 마스크(M)의 패턴으로 웨이퍼(W)의 이면이 성막된다. 이에 의해, 웨이퍼(W)의 국소적인 휨을 보상할 수 있다.
[웨이퍼의 표면과 이면의 성막의 변환]
마지막으로, 도 1의 반도체 제조 장치(1)를 간략화하여 도시한 도 11을 참조하여, 웨이퍼(W)의 이면의 성막과, 웨이퍼(W)의 표면의 성막의 전환에 대해서 설명한다.
웨이퍼(W)의 이면을 성막할 때에는, 도 11의 b1에 도시되는 바와 같이, 웨이퍼(W) 및 마스크(M)를 가스 샤워 헤드(SHB)에 접근시켜서 성막한다. 이때, 웨이퍼(W)의 표면으로의 가스 및 플라즈마의 회입은, 가열된 He 퍼지 가스가 가스 샤워 헤드(SHB)를 거쳐서 샤워 형상으로 웨이퍼(W)의 표면에 공급됨으로써 충분히 억제된다.
웨이퍼(W)의 표면을 성막할 때에는, 도 11의 b2에 도시되는 바와 같이, 웨이퍼(W)를 가스 샤워 헤드(SHA)에 접근시켜서 성막한다. 이때, 웨이퍼(W)의 이면에의 가스 및 플라즈마의 회입은, 가열된 He 퍼지 가스가 가스 샤워 헤드(SHA)를 거쳐서 샤워 형상으로 웨이퍼(W)의 이면에 공급됨으로써 충분히 억제된다. 이때, 마스크(M)는 없어도 좋고, 웨이퍼(W)의 이면측에 배치된 채로 있어도 좋다.
[웨이퍼(W)의 이면을 성막하는 경우]
웨이퍼(W)의 이면을 성막하는 경우, 제어부(100)는 리프터 핀(5, 6)을 상승시켜서 웨이퍼(W) 및 마스크(M)를 가스 샤워 헤드(SHB)에 접근시킨 후, 제 2 가스와 제 3 가스를 공급하고, 웨이퍼(W)의 이면을 성막한다. 제 2 가스는 가열한 He 가스이며, 제 3 가스는 성막의 원료 가스이다.
본 경우, 제어부(100)는 도 1에 도시되는 제 2 가스 공급원(GS2)의 He 가스 공급원(57)에 접속된 밸브(54)를 개방하고, Ar 가스 공급원(58)에 접속된 밸브(54)를 폐쇄한다. 또한, 제어부(100)는 제 3 가스 공급원(GS3)의 밸브(44)를 개방하고, 밸브(48, 62)를 폐쇄한다. 이에 의해, 본 실시형태에서는, 웨이퍼(W)의 이면을 성막 중, 가스 샤워 헤드(SHB)로부터 가열된 He 가스를 도입하고, 웨이퍼(W)의 표면에 내뿜는다. 이에 의해, 웨이퍼(W)의 표면으로의 성막 가스의 회입을 억제하고, 웨이퍼(W)의 표면이 성막되는 것을 방지한다.
또한, 웨이퍼(W)와 가스 샤워 헤드(SHB) 사이의 공간에 He 가스를 도입함으로써, 플라즈마의 발화를 억제하고, 웨이퍼(W)와 가스 샤워 헤드(SHB) 사이의 공간에 있어서의 플라즈마 생성을 억제하고, 웨이퍼(W)의 표면으로의 성막을 블록(block)할 수 있다.
공급된 성막의 원료 가스에 의해 웨이퍼(W)의 이면에 소정의 성막을 실행할 때, 제어부(100)는 도 1에 도시하는 제 1 가스 공급원(GS1)의 He 가스 공급원(77)에 접속된 밸브(74)를 폐쇄하고, Ar 가스 공급원(78)에 접속된 밸브(74)를 개방한다. 이에 의해, 가스 샤워 헤드(SHA)로부터 Ar 가스가 공급되고, 성막의 원료 가스가 소정의 농도로까지 희석된다.
제어부(100)는 밸브(44)를 폐쇄하여 원료 가스의 공급을 정지하고, 리모트 플라즈마원(65)으로부터 플라즈마를 꺼내서 웨이퍼(W) 표면의 원료 가스를 고착시켜도 좋다. 또한, 원료 가스와 반응 가스와 플라즈마의 전환을 제어해도 좋다. 소정의 타이밍에 Ar 가스 공급원(61)으로부터 Ar 가스를 공급하고, 처리 용기(11) 내를 퍼지해도 좋다.
[웨이퍼(W)의 표면을 성막하는 경우]
웨이퍼(W)의 표면을 성막하는 경우, 제어부(100)는 리프터 핀(5, 6)을 하강시켜서 제 1 가스 공급부에 접근시키고, 웨이퍼(W) 및 마스크(M)를 가스 샤워 헤드(SHA)에 접근시킨 후, 제 1 가스와 제 3 가스를 공급하고, 웨이퍼(W)의 표면을 성막한다. 제 1 가스는 가열한 He 가스이며, 제 3 가스는 성막의 원료 가스이다.
본 경우, 제어부(100)는 도 1에 도시하는 제 1 가스 공급원(GS1)의 He 가스 공급원(77)에 접속된 밸브(74)를 개방하고, Ar 가스 공급원(78)에 접속된 밸브(74)를 폐쇄한다. 또한, 제어부(100)는 제 3 가스 공급원(GS3)의 밸브(44)를 개방하고, 밸브(48, 62)를 폐쇄한다.
성막 프로세스에서는, 공급된 성막의 원료 가스에 의해 웨이퍼(W)의 표면에 소정의 성막을 실행한다. 이때, 제어부(100)는 도 1에 도시되는 제 2 가스 공급원(GS2)의 He 가스 공급원(57)에 접속된 밸브(54)를 폐쇄하고, Ar 가스 공급원(58)에 접속된 밸브(54)를 개방한다. 이에 의해, 가스 샤워 헤드(SHB)로부터 Ar 가스가 공급되고, 성막의 원료 가스가 소정의 농도로까지 희석된다.
다음에, 제어부(100)는 밸브(44)를 폐쇄하여 원료 가스의 공급을 정지하고, 리모트 플라즈마원(65)으로부터 NH3 가스의 플라즈마를 내보내서 웨이퍼(W) 표면의 원료 가스를 고착시켜도 좋다. 본 명세서에서는, 제어부(100)는 원료 가스와 플라즈마의 전환을 제어했지만, 이에 한정되지 않고, 원료 가스와 반응 가스와 플라즈마의 전환을 제어해도 좋다. 또한, 원료 가스와 플라즈마를 전환하는 동안에, Ar 가스 공급원(61)으로부터 Ar 가스를 공급하고, 처리 용기(11) 내를 퍼지해도 좋다.
금회 개시된 일 실시형태에 따른 성막 방법 및 반도체 제조 장치는, 모든 점에 있어서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시형태는 첨부의 청구범위 및 그 주지를 일탈하는 일 없이, 여러 가지 형태로 변형 및 개량이 가능하다. 상기 복수의 실시형태에 기재된 사항은, 모순되지 않는 범위에서 다른 구성도 취할 수 있을 수 있고, 또한, 모순되지 않는 범위에서 조합시킬 수 있다.
본 국제 출원은 2018년 11월 7일에 출원된 일본 특허 출원 제 2018-210065 호에 근거하는 우선권을 주장하는 것이며, 그 전체 내용을 본 국제 출원에 원용한다.
1 : 반도체 제조 장치
2 : 제 1 지지 기구
3 : 스테이지
4 : 제 2 지지 기구
5, 6 : 리프터 핀
7 : 버퍼실
11 : 처리 용기
50, 70 : 가스 구멍
51, 71 : 버퍼실
65 : 리모트 플라즈마원
80, 84 : 지그
81 : 지지체
82 : 회전 기구
83 : 승강 기구
85, 86, 87 : 자기 시일
100 : 제어부
GS1 : 제 1 가스 공급원
GS2 : 제 2 가스 공급원
GS3 : 제 3 가스 공급원
SHA, SHB : 가스 샤워 헤드

Claims (12)

  1. 기판의 표면 상태의 측정 결과에 따른 마스크를 준비하는 공정과,
    상기 마스크를 처리 용기 내에 반입하는 공정과,
    상기 기판을 상기 처리 용기 내에 반입하는 공정과,
    상기 기판의 이면에 상기 마스크를 배치한 상태로 상기 기판의 이면을 성막하는 공정을 갖고,
    상기 마스크를 준비하는 공정은, 표면에 성막되어 있는 상기 기판의 표면 상태의 측정 결과에 근거하여 기판마다 대응하는 패턴을 갖는 마스크를 작성하는 것을 포함하는
    성막 방법.
  2. 제 1 항에 있어서,
    상기 마스크를 상기 처리 용기 내에 반입한 후에 상기 기판을 상기 처리 용기 내에 반입하는
    성막 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    복수의 상기 마스크가 보지된 버퍼실로부터, 성막 대상의 기판의 표면 상태의 측정 결과에 따른 마스크를 상기 처리 용기에 반입하고, 상기 기판의 이면을 성막하는
    성막 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    프로세스 조건과 마스크 정보를 관련지어서 기억한 기억부를 참조하여, 특정의 프로세스 조건에 관련지어서 기억된 마스크 정보에 대응하는 마스크를 상기 처리 용기 내에 반입하고, 상기 기판의 이면을 성막하는
    성막 방법.
  5. 기판의 표면 상태의 측정 결과에 따른 마스크를 준비하는 공정과,
    상기 마스크를 처리 용기 내에 반입하는 공정과,
    상기 기판을 상기 처리 용기 내에 반입하는 공정과,
    상기 기판의 이면에 상기 마스크를 배치한 상태로 상기 기판의 이면을 성막하는 공정을 갖고,
    프로세스 조건과 마스크 정보를 관련지어서 기억한 기억부를 참조하여, 특정의 프로세스 조건에 관련지어서 기억된 마스크 정보에 대응하는 상이한 2개 이상의 마스크를 상기 처리 용기 내에 순서대로 반입하고, 상기 기판의 이면에 배치하는
    성막 방법.
  6. 제 5 항에 있어서,
    상기 기판의 이면에 상이한 상기 2개 이상의 마스크 중 일방을 배치한 상태로 상기 기판의 이면을 성막하고, 상기 2개 이상의 마스크 중 타방을 배치한 상태로 상기 기판의 이면을 성막하는
    성막 방법.
  7. 제 1 항, 제 2 항, 제 5 항 및 제 6 항 중 어느 한 항에 있어서,
    상기 마스크의 재질은 석영 또는 금속 이외의 부재인
    성막 방법.
  8. 제 1 항, 제 2 항, 제 5 항 및 제 6 항 중 어느 한 항에 있어서,
    상기 마스크를 상기 처리 용기 내에 배치한 상태로 클리닝을 실행하는 공정을 갖는
    성막 방법.
  9. 처리 용기와,
    기판을 승강 가능하게 지지하는 제 1 지지 기구와,
    마스크를 지지하는 제 2 지지 기구와,
    상기 기판의 이면에 가스를 공급하는 가스 공급부와,
    제어부를 갖고,
    상기 제어부는,
    상기 기판의 표면 상태의 측정 결과에 따른 상기 마스크를 준비하는 공정과,
    상기 마스크를 처리 용기 내에 반입하는 공정과,
    상기 기판을 상기 처리 용기 내에 반입하는 공정과,
    상기 기판의 이면에 상기 마스크를 배치한 상태로 상기 기판의 이면을 성막하는 공정을 제어하고,
    상기 마스크를 준비하는 공정은, 표면에 성막되어 있는 상기 기판의 표면 상태의 측정 결과에 근거하여 기판마다 대응하는 패턴을 갖는 마스크를 작성하는 것을 포함하는
    반도체 제조 장치.
  10. 처리 용기와,
    기판을 승강 가능하게 지지하는 제 1 지지 기구와,
    마스크를 지지하는 제 2 지지 기구와,
    상기 기판의 이면에 가스를 공급하는 가스 공급부와,
    제어부를 갖고,
    상기 제어부는,
    상기 기판의 표면 상태의 측정 결과에 따른 상기 마스크를 준비하는 공정과,
    상기 마스크를 처리 용기 내에 반입하는 공정과,
    상기 기판을 상기 처리 용기 내에 반입하는 공정과,
    상기 기판의 이면에 상기 마스크를 배치한 상태로 상기 기판의 이면을 성막하는 공정을 제어하고,
    상기 제어부는, 프로세스 조건과 마스크 정보를 관련지어서 기억한 기억부를 참조하여, 특정의 프로세스 조건에 관련지어서 기억된 마스크 정보에 대응하는 상이한 2개 이상의 마스크를 상기 처리 용기 내에 순서대로 반입하고, 상기 기판의 이면에 배치하는
    반도체 제조 장치.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 처리 용기의 천정부에는 상부 가스 샤워 헤드가 형성되고,
    상기 기판의 이면을 성막할 때에는, 상기 기판 및 상기 마스크를 상기 상부 가스 샤워 헤드에 접근시켜서 상기 상부 가스 샤워 헤드를 통해 퍼지 가스를 상기 기판의 표면에 공급하는
    반도체 제조 장치.
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 처리 용기의 바닥부에는 하부 가스 샤워 헤드가 형성되고,
    상기 기판의 표면을 성막할 때에는, 상기 기판 및 상기 마스크를 상기 하부 가스 샤워 헤드에 접근시켜서 상기 하부 가스 샤워 헤드를 통해 퍼지 가스를 상기 기판의 이면에 공급하는
    반도체 제조 장치.
KR1020217016071A 2018-11-07 2019-10-30 성막 방법 및 반도체 제조 장치 KR102616708B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-210065 2018-11-07
JP2018210065A JP7129888B2 (ja) 2018-11-07 2018-11-07 成膜方法及び半導体製造装置
PCT/JP2019/042540 WO2020095787A1 (ja) 2018-11-07 2019-10-30 成膜方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
KR20210080534A KR20210080534A (ko) 2021-06-30
KR102616708B1 true KR102616708B1 (ko) 2023-12-20

Family

ID=70611871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217016071A KR102616708B1 (ko) 2018-11-07 2019-10-30 성막 방법 및 반도체 제조 장치

Country Status (5)

Country Link
US (1) US20220010424A1 (ko)
JP (1) JP7129888B2 (ko)
KR (1) KR102616708B1 (ko)
CN (1) CN112956003A (ko)
WO (1) WO2020095787A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020174076A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
FI130861B1 (fi) * 2020-10-12 2024-04-26 Beneq Oy Atomikerroskasvatuslaitteisto ja menetelmä
KR102575738B1 (ko) * 2021-04-29 2023-09-06 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법
KR102594029B1 (ko) * 2021-04-29 2023-10-25 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093863A (ja) * 1999-09-24 2001-04-06 Toshiba Corp ウェーハ裏面スパッタリング方法及び半導体製造装置
WO2011136075A1 (ja) * 2010-04-28 2011-11-03 株式会社アルバック 真空処理装置並びに基板とアラインメントマスクの移動方法及び位置合わせ方法並びに成膜方法
JP2014058703A (ja) * 2012-09-14 2014-04-03 Ulvac Japan Ltd 薄膜形成方法、薄膜形成装置
JP2018041080A (ja) * 2016-09-05 2018-03-15 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369962A (ja) * 1986-09-09 1988-03-30 Fuji Photo Film Co Ltd マスクスパツタ法
JPH01256126A (ja) * 1988-04-06 1989-10-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2005158571A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンスパネルの製造方法、有機エレクトロルミネッセンスパネルの製造装置及び有機エレクトロルミネッセンスパネル
JP5183250B2 (ja) * 2007-04-16 2013-04-17 アスリートＦａ株式会社 マスクおよびこのマスクを用いたプリント配線板の製造方法
JP4372178B2 (ja) * 2007-04-27 2009-11-25 株式会社東芝 光反射型マスクと光反射型マスクの作製方法及び半導体装置の製造方法
US20110027463A1 (en) * 2009-06-16 2011-02-03 Varian Semiconductor Equipment Associates, Inc. Workpiece handling system
KR101098968B1 (ko) * 2010-08-03 2011-12-28 (주)지니아텍 능동형 유기 발광다이오드의 증착용 마스크 세정장치 및 그 방법
JP6051524B2 (ja) * 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
US10896821B2 (en) * 2018-09-28 2021-01-19 Lam Research Corporation Asymmetric wafer bow compensation by physical vapor deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093863A (ja) * 1999-09-24 2001-04-06 Toshiba Corp ウェーハ裏面スパッタリング方法及び半導体製造装置
WO2011136075A1 (ja) * 2010-04-28 2011-11-03 株式会社アルバック 真空処理装置並びに基板とアラインメントマスクの移動方法及び位置合わせ方法並びに成膜方法
JP2014058703A (ja) * 2012-09-14 2014-04-03 Ulvac Japan Ltd 薄膜形成方法、薄膜形成装置
JP2018041080A (ja) * 2016-09-05 2018-03-15 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Also Published As

Publication number Publication date
CN112956003A (zh) 2021-06-11
JP7129888B2 (ja) 2022-09-02
JP2020077751A (ja) 2020-05-21
KR20210080534A (ko) 2021-06-30
WO2020095787A1 (ja) 2020-05-14
US20220010424A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
KR102616708B1 (ko) 성막 방법 및 반도체 제조 장치
US7085616B2 (en) Atomic layer deposition apparatus
KR960003155B1 (ko) 멀티챔버방식의 cvd 장치 및 그 기판처리방법
US8444363B2 (en) Substrate processing apparatus
JP5950892B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR100802526B1 (ko) 진공처리방법 또는 진공처리장치
KR101535155B1 (ko) 기판 처리장치
JP2019529701A (ja) 原子層堆積のための装置および方法
KR20180105587A (ko) 기판 처리 장치 및 기판 처리 방법
JP6707827B2 (ja) 成膜装置
CN112513324B (zh) 成膜装置和成膜方法
KR20100064802A (ko) 복수기판 처리장치
WO2017209881A1 (en) Dodecadon transfer chamber and processing system having the same
WO2020196179A1 (ja) 成膜装置、成膜方法、および成膜システム
US20220216073A1 (en) Processing module and processing method
JP2011222677A (ja) 基板処理装置
TWI731226B (zh) 基板處理裝置
US10633739B2 (en) Substrate processing apparatus
JPWO2020049959A1 (ja) 基板処理方法及び基板処理装置
WO2020203503A1 (ja) 成膜装置、成膜方法、および成膜システム
JP2020147833A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US20220148980A1 (en) Film forming apparatus, film forming method, and film forming system
JP2014116356A (ja) 半導体製造方法及び半導体製造装置
US20220293399A1 (en) Substrate processing apparatus and method of controlling the same
US20240145278A1 (en) Method of measuring positional deviation of substrate stage and substrate processing apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant