JP2019178961A - スペーストランスフォーマ、プローブカード用セラミックス基板、スペーストランスフォーマの製造方法およびプローブカード用セラミックス基板の形成方法 - Google Patents
スペーストランスフォーマ、プローブカード用セラミックス基板、スペーストランスフォーマの製造方法およびプローブカード用セラミックス基板の形成方法 Download PDFInfo
- Publication number
- JP2019178961A JP2019178961A JP2018068503A JP2018068503A JP2019178961A JP 2019178961 A JP2019178961 A JP 2019178961A JP 2018068503 A JP2018068503 A JP 2018068503A JP 2018068503 A JP2018068503 A JP 2018068503A JP 2019178961 A JP2019178961 A JP 2019178961A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- threshold
- probe card
- surface roughness
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】湿式法による薄膜層形成を用いても、セラミックス基板との密着強度に優れるプローブカード用セラミックス基板およびスペーストランスフォーマに係る技術を提供する。【解決手段】スペーストランスフォーマは、−40〜150℃における熱膨張率が3〜6ppm/℃のガラスセラミックスを基体とし、少なくとも一層の第1配線層を内包するプローブカード用セラミックス基板と、前記基体の少なくとも一面に、金属メッキにより設けられた少なくとも一層の第2配線層と、前記基体と前記第2配線層との間に無電解メッキにより形成された薄膜層と、を備える。前記基体は薄膜層側に粗面を有し、前記粗面は、表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、前記表面粗さ平均値Raと表面粗さのばらつきRqとに基づく指標が第3閾値未満にある。【選択図】図1
Description
本発明は、半導体基板上に形成されたメモリやロジックIC等の性能を検査する時に用いられるプローブカードのスペーストランスフォーマおよびセラミックス基板に関する。
シリコンなどの半導体ウエハを用いて半導体メモリやロジックIC(Integrated Circuit)等を製造した時には、この製品が設計通りに動作するか否かをまず半導体ウエハの状態で検査している。この検査には半導体検査機が用いられるが、この半導体検査機本体と半導体ウエハとの間にプローブカードと呼ばれる多ピンの配線板を介して検査が行われることが多い。
検査機側のプローブ(パッド)は様々な製品パターンに対応するために、例えば1mm程度の間隔で数千〜数万本のプローブピンが格子状に配置されている。一方、被検査体(半導体製品)には検査機より狭いピッチでパッドが並んでいたり、数百〜数千のパッドが配置されることが多い。そこで、例えば、被検査体のパッドに対応した狭いピッチや数量のプローブピンを片面に立て、もう一方の面には検査機のプローブピッチに対応した間隔でパッドを配置し、両面の間を複数の配線で結んだプローブカードが利用される。
プローブカードは用途によってさまざまな種類がある。例えば、メモリ検査用途の場合、セラミックス基板の上にフォトリソグラフィ法等によって高精度な金属配線層、若しくは有機の絶縁層と金属配線層とが形成されたものがよく使われている(例えば特許文献1)。セラミックス基板が用いられる理由を以下に説明する。なお、プローブカードに用いられる多層配線基板をスペーストランスフォーマと呼ぶ。本願では、多層配線基板のうち少なくとも一つにセラミックス基板を用いる。
半導体メモリは比較的作製が容易いこと及び需要が非常に多いこと、更には市場のコストダウン要請が高いこと等により、直径30cmのシリコンウエハが原材料として用いられている。マイナス数十℃からプラス100℃に近い温度を掛けるような検査を行なうと、樹脂製のプローブ用基板を用いる場合、熱膨張率の違いからプローブカードのプローブ先が製品の検査用パッドから外れてしまうおそれがある。
ロジックIC用の場合は、用いる半導体ウエハもそれほど大きくない場合が多いが、製品の検査用パッド及びパッド間ピッチが非常に狭い。このため、温度を変化させて行なう試験では、樹脂製のプローブ用基板を用いる場合と同様にプローブがパッドを外してしまうおそれがある。
以上の点から,初期は熱膨張率7〜8のアルミナセラミックスをベースとするプローブカードが、最近では熱膨張率が3〜6ppm/℃のガラスセラミックス(いわゆるLTCC:Low Temperature Co-fired Ceramics)を基板とするプローブカードが、それぞれよく用いられている。
次に、セラミックス基板の上にフォトリソグラフィ法により再配線層を形成する方法について説明する。
まず最初に、セラミックス表面にシード層(薄膜層)と呼ばれる、薄い金属層が形成される。これは次工程で電気めっき法等によって導電性に優れる厚い金属層を形成するための、いわゆる通電層である。
その後、そのシード層の上にレジスト膜が形成される。そして、電気配線する部分のレジストを除去後、電気めっきによって銅などの厚い(数μm〜数十μm)配線層が形成される。なお、必要に応じ,配線層の上に金めっきを施す場合もある。その後レジスト及びレジストの下のシード層がエッチング等によって除去される。
なお、貴金属系ペーストを印刷した後で600〜900℃の温度で焼きつけて、ガラスセラミックス基板上に配線やパッドを形成する方法もある。しかしながら、印刷・焼成を伴うこの方法では、パッドが平坦にならない(ドーム状になる)、微細な配線やパッドが形成できない等の問題がある。
シード層(薄膜層)形成には、乾式法と湿式法とがある。
乾式法には、スパッタ法や蒸着法がある。乾式法では、まず金属チタンや金属クロム等、活性度の高い金属を全面にスパッタ/蒸着した後に銅などの導電層を全面にスパッタ/蒸着する。
乾式法では、大型の真空装置を用いなければならず、かつ真空引き等にも時間が掛かるためコストが高い等の短所がある。
湿式法には、セラミックスに直接金属薄膜を形成する無電解めっき法がある。無電解めっき法は設備が簡単でコストが低く、量産性に富むという長所がある。
一方で、湿式法には、薄膜の密着強度が低かったり、密着強度のバラツキが大きかったりと信頼性に欠けるといった短所がある。
このため、近年までは乾式法が主流であった。しかしながら、乾式法にはコストが高い等の短所があるので量産性に係る課題があった。
本発明は上記課題を解決するものであり、密着強度に優れるとともに、密着強度のばらつきが少ない湿式法による薄膜層形成に係る技術を提供することを目的とする。
上記課題を解決する本願発明のスペーストランスフォーマは、−40〜150℃における熱膨張率が3〜6ppm/℃のガラスセラミックスを基体とし、少なくとも一層の第1配線層を内包するプローブカード用セラミックス基板と、前記基体の少なくとも一面に、金属メッキにより設けられた少なくとも一層の第2配線層と、前記基体と前記第2配線層との間に無電解メッキにより形成された薄膜層と、を備える。前記基体は薄膜層側に粗面を有し、前記粗面は、表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、前記表面粗さ平均値Raと表面粗さのばらつきRqとに基づく指標が第3閾値未満にある。
これにより、湿式法により薄膜層を形成しても、密着強度に優れるとともに、密着強度のばらつきが少なくなる。湿式法を適用することで量産性が向上する。
上記発明において好ましくは、前記第2配線層上にバンプを更に備える。
上記発明において好ましくは、前記第1閾値は0.1μmであり、前記第2閾値は0.8μmであり、前記第3閾値は1.5である。
これにより、セラミックス基板と薄膜層との密着強度を確保できる。また、金属メッキ層の平坦性を確保できる。さらに、密着強度のばらつきを少なくできる。
上記発明において好ましくは、前記第1閾値は0.1μmであり、前記第2閾値は3.0μmであり、前記第3閾値は1.5である。前記バンプが形成される前記第2配線層上の金属メッキの表面粗さ平均値が0.8μm未満である。
絶縁層を介して複数の金属メッキ層が積層される場合は、前記第2閾値は緩和される。
上記課題を解決する本願発明は、好ましくは、上記スペーストランスフォーマの構成要素であるプローブカード用セラミックス基板である。
上記課題を解決する本願発明は、 スペーストランスフォーマの構成要素であるプローブカード用セラミックス基板である。−40〜150℃における熱膨張率が3〜6ppm/℃のガラスセラミックスを基体とし、少なくとも一層の第1配線層を内包し、前記基体は少なくとも一面側に粗面を有し、前記粗面は、表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、前記表面粗さ平均値Raと表面粗さのばらつきRqとに基づく指標が第3閾値未満にある。
上記課題を解決する本願発明は、プローブカード用セラミックス基板の形成方法である。−40〜150℃における熱膨張率が3〜6ppm/℃のガラスセラミックスを基体とし、少なくとも一層の第1配線層を内包するプローブカード用セラミックス基板を形成方法する。前記基体の少なくとも一面を粗面処理し、前記粗面が、表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、前記表面粗さ平均値Raと表面粗さのばらつきRqとに基づく指標が第3閾値未満にあることの所定条件を満たすことを確認し、プローブカード用セラミックス基板を選択する。
確認工程を経ることで、密着強度のばらつきが少なくなり、信頼性が向上する。その結果、薄膜層形成に湿式法を適用できる。
上記発明において好ましくは、前記粗面処理は化学的処理である。
これにより、表面粗さの均質性が向上する。また、両面粗面仕上げの場合、作業性が向上する。
上記発明において好ましくは、上記方法により形成されたプローブカード用セラミックス基板に設けられた粗面上に、無電解メッキにより薄膜層を形成し、前記薄膜層上に、第2配線層を含む金属メッキにより設けられた少なくとも一層の配線層を形成する。
湿式法を適用できる結果、量産性が向上する。
本発明の湿式法による薄膜層形成では、密着強度に優れるとともに、密着強度のばらつきが少ない。湿式法を適用することで量産性が向上する。
〜構成〜
図1は、プローブカードの一例を示す概略構成図である。
図1は、プローブカードの一例を示す概略構成図である。
プローブカード1は、プローブユニット2と、セラミックス基板を含むスペーストランスフォーマ3と、ポゴピンユニット4と、プリント回路基板5と、補強部材6とを備える。
プローブユニット2は、複数のプローブとプローブヘッドとを有する。プローブはプローブヘッドに取付けられる。プローブの配置は被検査体(半導体製品)によって規定される。
スペーストランスフォーマ3の一面には、プローブの配置パターンに対応した配線パターンまたはパッドが形成されている。これにより、プローブとスペーストランスフォーマ3とが接続する。スペーストランスフォーマ3内には導電路が層を貫通するように設けられ、反対面にも配線パターンまたはパッドが形成されている。
スペーストランスフォーマ3の反対面の配線パターンまたはパッドは、伸縮可能なポゴピンユニット4を介して、プリント回路基板5と接続する。
プリント回路基板5は検査機側の試験回路に接続することができるプリント配線を有する。プリント回路基板5は補強部材6に保持される。
プローブカード1を介することより、半導体検査機本体と半導体ウエハとが電気的に接続可能となる。
図2は、スペーストランスフォーマの一例を示す概略構成図である。
スペーストランスフォーマ3は、セラミックス基板31を有する。セラミックス基板31は−40〜150℃における熱膨張率が3〜6ppm/℃のガラスセラミックスを基体とする。ガラスセラミックスはガラス成分を主成分とし、アルミナを含む場合もある。さらに膨張率が4.4〜5.2 ppm/℃であることが好ましい。これにより、上記環境温度範囲において検査をしても、温度変化に伴う検査用パッドの伸縮に対応できる。
セラミックス基板31は、少なくとも一層の配線層を内包する。図示の例では、配線層32,配線層33の2層構造である。セラミックス基板31内には導電路が配線層32,配線層33を貫通するように設けられている。
導電路を介して、セラミックス基板31の一面には配線層(パッド)34が設けられ、反体面には配線層(パッド)35が設けられている。構成を理解しやすいように、配線層(パッド)35にはプローブを追記している。
配線層(パッド)34は、薄膜層36と金属メッキ層37とから構成されている。薄膜層36を介して金属メッキ層37が積層されている。薄膜層36の厚さは0.数〜数μmと薄く、金属メッキ層37の厚さは数μm〜数十μmと比較的厚い(例えば10〜45μm)。
本実施形態の特徴的な構成として、セラミックス基板31表面は粗面処理されて、粗面上に薄膜層36が形成されている。これにより、接合面積が大きくなり、薄膜層36はより確実にセラミックス基板31に密着する。
粗面は、表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、表面粗さ平均値Raと二乗平均平方根粗さRqとに基づく指標が第3閾値未満にあることを特徴とする。すなわち、粗面は、セラミックス基板表面粗さ平均値Raだけでなく,二乗平均平方根粗さRqが限定される。なお、第1閾値、第2閾値及び第3閾値の詳細については後述する。
反対面の配線層(パッド)35の詳細構成は、配線層34の構成と同様である。
図3は、スペーストランスフォーマの別の例を示す概略構成図である。
図3に示すスペーストランスフォーマでは、図2に示すスペーストランスフォーマの被検査体側に、さらに有機絶縁膜38を設け、有機絶縁膜38内部に再配線層39を設ける。図3に示す例では1層であるが、再配線層は複数層でもよい。有機絶縁膜38表面に設けられた配線層(パッド)40を介して、プローブと接続する。配線層(パッド)40の詳細構成は、配線層34の構成と同様である。なお、配線層(パッド)40の層構成は、配線層34と同様であるが、作成方法が異なる。より具体的には、有機絶縁膜38には平坦化の優れた銅箔が薄膜層として元から貼られており、ビアホール形成の際に一度ホール部分の銅箔のみを除去し、再度薄膜層を形成する。
配線層(パッド)35の金属めっき層と配線層(パッド)40の金属めっき層とは、有機絶縁膜38で隔たれ、有機絶縁膜38に設けられたビアホール(via hole)を介し、無電解めっき法で形成される主として銅からなる密着層で一部相互導電接続されている。なお、有機絶縁膜38は、例えばポリイミドを主成分とする。
図4は、図3に示すスペーストランスフォーマの図示下側から見た斜視図である。有機絶縁膜38を透過し、格子状に配列される比較的大きな配線層(パッド)35が確認できる。なお、プローブは表示していない。
〜製法〜
次にスペーストランスフォーマの製法について説明する。
次にスペーストランスフォーマの製法について説明する。
ガラスセラミックスを基体とし、配線層32,配線層33を内包するセラミックス基板31を形成する。基体の上表面のパッドと下表面のパッドとが配線層32,配線層33を介して1対1又は1対多、多対多で接続されている。例えば、配線層32,配線層33の位置にて水平方向に配線されることで、上表面のパッドと接続する下表面のパッドのXY平面上の位置を変えたり、下表面のパッドと接続する上表面のパッドのXY平面上の位置を変えたりする。また例えば、上表面のパッドに対して複数の下表面のパッドが接続されたり、下表面のパッドに対して複数の上表面のパッドが接続されたりする。また、深さ方向は通称ビアホール(via hole)と呼ばれる、中実の導体柱により接続されている。なお、配線層は1層でもよい。配線層をセラミックス基板31に設けることにより、有機絶縁膜38を用いた再配線工程の負担を軽減できる。
次にセラミックス基板31の表面を粗面処理をする。粗面処理は機械的処理でもよいし、化学的処理でもよい。機械的処理には、遊離砥粒や固定砥粒を用いる。化学的処理では、アルカリ溶液やフッ酸溶液に浸漬させる。
均質(詳細後述)な粗面ができることや、表裏両面を粗面処理する場合に一度で粗面処理できることを考慮すれば、化学的粗面処理が好ましい。なお、ガラスセラミックスを化学溶液に浸漬すると、ガラス成分が均質に溶解する。なお、溶け残ったフィラー等が表面に存在している場合があるので超音波等により充分洗浄することが望ましい。これにより粗面処理の均質性向上が期待できる。
機械的粗面処理を用いる場合、粒度を揃えた#800以下(数値としては800より大きい)の遊離砥粒を用いることが好ましい。片面粗面処理では、機械的粗面処理を用いてもよい。
本実施形態の特徴的な構成として、粗面処理により形成された粗面が所定条件(詳細後述)を満たすか否かを確認する。表面粗さはJIS B 0601-2001 に規定される方法に従って測定する。図5は測定結果の一例である。横軸は測定位置(mm)であり、縦軸は表面粗さ(μm)である。
そして、所定条件満たすセラミックス基板31を選択する。さらに、セラミックス基板31の上にフォトリソグラフィ法で再配線層を形成する。
以下配線層形成について説明する。セラミックス基板31の粗面上に、湿式法(無電解メッキ法)により薄膜層36を形成する。加工のしやすさと低導電率から銅メッキが好ましい。薄膜層36は通電層であり、次工程において電気めっき法等によって導電性に優れる厚い金属層を形成することができる。
次に薄膜層36の上にレジスト膜を形成し、電気配線に相当する部分のレジスト膜を除去後、電気メッキ法によって銅やニッケルなどの厚い(数μm〜数十μm)配線層(金属メッキ層37)を形成する。なお、必要に応じ,金属メッキ層37の上に金メッキを施す場合もある。
さらに、レジスト膜およびその下の薄膜層36をエッチング等によって除去する。
〜効果まとめ〜
本願では、セラミックス基板31表面に粗面処理を施すことで、湿式法により密着強度に優れる薄膜層を形成できる。
本願では、セラミックス基板31表面に粗面処理を施すことで、湿式法により密着強度に優れる薄膜層を形成できる。
本願湿式法の密着強度は、従来湿式法の密着強度の約3倍であり、従来乾式法の密着強度と同等である。
本願では、所定条件(詳細後述)を満たすか否かの確認工程を経ることで、密着強度のばらつきが少なくなり、信頼性が向上する。
これにより、湿式法を適用できる。その結果、量産性が向上する。
〜第1〜3閾値の検討〜
上記確認工程では、粗面が、表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、表面粗さ平均値Raと二乗平均平方根粗さRqとに基づく指標が第3閾値未満にあることの所定条件を満たすことを確認する。
上記確認工程では、粗面が、表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、表面粗さ平均値Raと二乗平均平方根粗さRqとに基づく指標が第3閾値未満にあることの所定条件を満たすことを確認する。
第1〜3閾値について詳細に検討する。第1〜3閾値設定の根拠のため、比較試験をおこなった。図6に比較試験の概要をしめす。
山村フォトニクス株式会社製ガラスセラミックスシートGCS-71Fを20枚積層し,850℃で焼成し、機械的に研磨・ラップして表面粗さ平均値Raを0.01μmにしたセラミック基板31(鏡面板)を作成した(比較例1)。
鏡面板に対し、遊離砥粒/固定砥粒を用いた機械的粗面処理やフッ化水素酸−フッ化アンモニウム水溶液を用いた化学的粗面処理を施し、粗面条件の異なる種々の試験板を作成した(図6A)。
JIS B 0601-2001 に規定される方法に従って表面粗さ平均値Raを測定した(図5参照)。また、二乗平均平方根粗さRqを求めた。二乗平均平方根粗さRqは基準長さにおける二乗平均平方根を表したもので、表面粗さの標準偏差である。言い換えるとRqは表面粗さのばらつきを示す。さらに、Rq/Ra比を求めた。RaとRqとが、例えば、「表面粗さ計」を使って同時に計測される。
ガラスセラミックス基板31に、キャタリスト−アクセラレーション法によりパラジウム触媒を付加し、硫酸銅系の無電解めっき浴を用いて基板全面に厚み約0.2μmの銅シード層(薄膜層36)を形成した(図6B)。
さらに、薄膜層36上に紫外線感光型のレジストフィルムを貼り、直径120μmのダイシェア試験用パッド形状が20か所作製出来る様な形状を露光・現像・洗浄・硬化後、硫酸銅めっき浴を用いて銅を電気めっきして、金属メッキ層37を含む約45μmの高さのパッドを作製した。更にシアン金メッキ浴を用いて約0.5μm厚の金めっきを行なったのち、残部のレジストを除去した。
このパッドのうち10か所について、ダイシェアテスターを用いてMIL STD-883Gに準拠したシェア試験(ダイシェアテスト1)を行なった(図6C)。10か所の破壊荷重値の平均値を平均ダイシェア強度として記録するとともに、10か所のうち破壊荷重値の最低値を最低ダイシェア強度として記録した。
残りの10か所のパッドにワイヤボンダーと直径25μmの金線を用いて金バンプ50を形成した。この金バンプについてダイシェア試験(ダイシェアテスト2)を行なった(図6D)。10か所の破壊荷重値の平均値を平均バンプシェア強度として記録した。
各試験板の表面粗さ平均値Raと、二乗平均平方根粗さRqと、Rq/Ra比と、平均ダイシェア強度(パッド)と、最低ダイシェア強度(パッド)と、平均バンプシェア強度との対応関係を表1に示す。
図7は、表面粗さ平均値Raと平均ダイシェア強度(パッド)との関係を示す図である。表面粗さ平均値Raが0.1μm以上となると、平均ダイシェア強度は100gを超えてくる。すなわち充分な密着強度が得られている。したがって、第1閾値を0.1μmと設定する。
なお、図示の例では、表面粗さ平均値Raが0.4μm以上となると、安定して平均ダイシェア強度は160gを超える。したがって、第1閾値を0.4μmと設定することがより好ましい。
図7において、表面粗さ平均値Raが0.1μm以上かつ平均ダイシェア強度は100g以上の範囲を網掛けで示した。一方、表1では平均ダイシェア強度は100g未満のデータを網掛けし、比較例(比較例2、8)とした。
図8は、表面粗さ平均値Raと平均バンプシェア強度との関係を示す図である。表面粗さ平均値Raが0.8μm未満であれば、安定して平均バンプシェア強度は10gを超えている。すなわち充分な密着強度が得られている。しかしながら、表面粗さ平均値Raが0.8μm以上となると、平均バンプシェア強度は急激に低下する。したがって、第2閾値を0.8μmと設定する。
なお、表面粗さ平均値Raが大きすぎると、セラミック基板31の表面粗さが金属メッキ層37上面に転写されて、金属メッキ層37上面において充分な平坦性を維持できなくなる。この結果、金バンプ50の充分な密着強度が得られないおそれがある。
図8において、表面粗さ平均値Raが0.8μm未満かつ平均バンプシェアが10g超の範囲を網掛けで示した。一方、表1では平均バンプシェアが10g以下のデータを網掛けし、比較例(比較例5、6、7、12、13、14)とした。
図9は、Rq/Ra比と最低ダイシェア強度(パッド)との関係を示す図である。Rq/Ra比が1.5未満であれば、安定して最低ダイシェア強度は80gを超えている。最低ダイシェア強度が大きいことは密着強度のバラツキが少ないことを意味する。したがって、第3閾値を1.5と設定する。
ただし、密着強度のバラツキが少なくなるにしたがって、RaとRqは等しくなり、Rq/Ra比は1.0に近づく。図9からも自明なように、Rq/Ra比の下限値は1.0超である。
なお、Rq/Ra比が1.4未満であれば、安定して最低ダイシェア強度は100gを超えている。したがって、第3閾値を1.4と設定してもよい。
図9において、Rq/Ra比が1.5未満かつ最低ダイシェア強度が80g超の範囲を網掛けで示した。一方、表1では最低ダイシェア強度が80g以下のデータを網掛けし、比較例(比較例2、3、4、8、9、10,11)とした。
比較例1〜14に該当しない試験板を実施例1〜7とした。実施例1〜7は何れも上記所定条件を満たす。
〜第2閾値変形例〜
上記検討においては、ガラスセラミックス基板31に薄膜層36を介して金属メッキ層37が1層(パッド)が形成されることを想定して第2閾値が設定されている。
上記検討においては、ガラスセラミックス基板31に薄膜層36を介して金属メッキ層37が1層(パッド)が形成されることを想定して第2閾値が設定されている。
しかしながら、図3に示すスペーストランスフォーマのように、有機絶縁膜38を用いて再配線層39が形成される場合や、有機絶縁膜及びビアホールを介して複数の金属メッキ層が形成される場合、有機絶縁膜により、表面粗さの転写は緩和される。したがって、第2閾値は緩和される。たとえば、第2閾値を3.0μmと設定してもよい。
有機絶縁膜により平坦性が担保されることにより、金属メッキ層に形成される金バンプ50の充分な密着強度が確保される。ただし、金バンプ50が形成される最表面の金属メッキ最表面の表面粗さ平均値のRaは0.8μm未満であることが好ましい。なお、金バンプ50は、バンプの一例である。例えば、バンプは、金や錫等を含んだ合金めっきで形成されてもよい。
〜その他の実施形態〜
上述した実施形態では、セラミックス基板31には配線層が内包されるものとして説明したが、実施形態はこれに限定されるものではない。例えば、セラミックス基板31には、配線層が内包されなくてもよい。
上述した実施形態では、セラミックス基板31には配線層が内包されるものとして説明したが、実施形態はこれに限定されるものではない。例えば、セラミックス基板31には、配線層が内包されなくてもよい。
〜備考〜
本願発明者は、セラミックス基板表面に粗面処理を施すことで、湿式法を用いても、従来乾式法の密着強度と同等にできることを見出した。
本願発明者は、セラミックス基板表面に粗面処理を施すことで、湿式法を用いても、従来乾式法の密着強度と同等にできることを見出した。
その際、どの程度の粗面処理が適切なのかについて、技術的根拠を検討した。上記比較試験と同様な試験をおこない、最初は表面粗さの最大値Rmaxについて着目した。しかしながら、合理的な結論は得られなかった。
試行錯誤を経て、一か所だけ表面粗さが大きくても、充分な密着強度が得られないことに見出した。そして、表面粗さ平均値Ra、及び、表面粗さ平均値Raと二乗平均平方根粗さRqとの比Rq/Raに着目するに至った。
本願発明は、上記思考過程を経て、完成するに至った。したがって、本願発明は上記実施形態に限定されず、本願発明の技術思想の範囲内において、種々の変形が可能である。
1 プローブカード
2 プローブユニット
3 スペーストランスフォーマ
4 ポゴピンユニット
5 プリント回路基板
6 補強部材
31 セラミックス基板
32,33 セラミックス基板内配線層
34,35,40 配線層(パッド)
36 薄膜層
37 金属メッキ層
38 有機絶縁膜
39 再配線層
50 金バンプ
2 プローブユニット
3 スペーストランスフォーマ
4 ポゴピンユニット
5 プリント回路基板
6 補強部材
31 セラミックス基板
32,33 セラミックス基板内配線層
34,35,40 配線層(パッド)
36 薄膜層
37 金属メッキ層
38 有機絶縁膜
39 再配線層
50 金バンプ
Claims (9)
- −40〜150℃における熱膨張率が3〜6ppm/℃のガラスセラミックスを基体とし、少なくとも一層の第1配線層を内包するプローブカード用セラミックス基板と、
前記基体の少なくとも一面に、金属メッキにより設けられた少なくとも一層の第2配線層と、
前記基体と前記第2配線層との間に無電解メッキにより形成された薄膜層と、
を備え、
前記基体は薄膜層側に粗面を有し、前記粗面は、
表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、
前記表面粗さ平均値Raと表面粗さのばらつきRqとに基づく指標が第3閾値未満にある
ことを特徴とするスペーストランスフォーマ。 - 前記第2配線層上にバンプを更に備えた、請求項1記載のスペーストランスフォーマ。
- 前記第1閾値は0.1μmであり、
前記第2閾値は0.8μmであり、
前記第3閾値は1.5である
ことを特徴とする請求項1又は2記載のスペーストランスフォーマ。 - 前記第1閾値は0.1μmであり、
前記第2閾値は3.0μmであり、
前記第3閾値は1.5であり、
前記バンプが形成される前記第2配線層上の金属メッキの表面粗さ平均値が0.8μm未満である
ことを特徴とする請求項2記載のスペーストランスフォーマ。 - 請求項1記載のスペーストランスフォーマの構成要素であるプローブカード用セラミックス基板。
- スペーストランスフォーマの構成要素であるプローブカード用セラミックス基板であって、
−40〜150℃における熱膨張率が3〜6ppm/℃のガラスセラミックスを基体とし、
少なくとも一層の第1配線層を内包し、
前記基体は少なくとも一面側に粗面を有し、前記粗面は、
表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、
前記表面粗さ平均値Raと表面粗さのばらつきRqとに基づく指標が第3閾値未満にある
ことを特徴とするプローブカード用セラミックス基板。 - −40〜150℃における熱膨張率が3〜6ppm/℃のガラスセラミックスを基体とし、少なくとも一層の第1配線層を内包するプローブカード用セラミックス基板の形成方法であって、
前記基体の少なくとも一面を粗面処理し、
前記粗面が、
表面粗さ平均値Raが第1閾値以上かつ第2閾値未満にあり、かつ、
前記表面粗さ平均値Raと表面粗さのばらつきRqとに基づく指標が第3閾値未満にある
ことの所定条件を満たすことを確認し、
プローブカード用セラミックス基板を選択する
ことを特徴とするプローブカード用セラミックス基板の形成方法。 - 前記粗面処理は化学的処理である
ことを特徴とする請求項7記載のプローブカード用セラミックス基板の形成方法。 - 請求項7または8記載の方法により形成されたプローブカード用セラミックス基板に設けられた粗面上に、無電解メッキにより薄膜層を形成し、
前記薄膜層上に、金属メッキにより設けられた少なくとも一層の第2配線層を形成する
ことを特徴とするスペーストランスフォーマの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018068503A JP2019178961A (ja) | 2018-03-30 | 2018-03-30 | スペーストランスフォーマ、プローブカード用セラミックス基板、スペーストランスフォーマの製造方法およびプローブカード用セラミックス基板の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018068503A JP2019178961A (ja) | 2018-03-30 | 2018-03-30 | スペーストランスフォーマ、プローブカード用セラミックス基板、スペーストランスフォーマの製造方法およびプローブカード用セラミックス基板の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019178961A true JP2019178961A (ja) | 2019-10-17 |
Family
ID=68278238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018068503A Pending JP2019178961A (ja) | 2018-03-30 | 2018-03-30 | スペーストランスフォーマ、プローブカード用セラミックス基板、スペーストランスフォーマの製造方法およびプローブカード用セラミックス基板の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019178961A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200057524A (ko) * | 2018-11-16 | 2020-05-26 | 주식회사 기가레인 | 방열성이 개선된 프로브카드용 공간변환부 |
KR20220148690A (ko) * | 2021-04-29 | 2022-11-07 | (주)샘씨엔에스 | 공간 변환기 및 이의 제조 방법 |
KR20220153013A (ko) | 2020-03-13 | 2022-11-17 | 니혼덴산리드가부시키가이샤 | 검사 지그 및 그것을 구비한 기판 검사 장치 |
KR20240110589A (ko) | 2021-11-08 | 2024-07-15 | 니덱 어드밴스 테크놀로지 가부시키가이샤 | 피치 변환 유닛 및 그 제조 방법 |
-
2018
- 2018-03-30 JP JP2018068503A patent/JP2019178961A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200057524A (ko) * | 2018-11-16 | 2020-05-26 | 주식회사 기가레인 | 방열성이 개선된 프로브카드용 공간변환부 |
KR102689407B1 (ko) | 2018-11-16 | 2024-07-29 | 주식회사 기가레인 | 방열성이 개선된 프로브카드용 공간변환부 |
KR20220153013A (ko) | 2020-03-13 | 2022-11-17 | 니혼덴산리드가부시키가이샤 | 검사 지그 및 그것을 구비한 기판 검사 장치 |
US11988687B2 (en) | 2020-03-13 | 2024-05-21 | Nidec Read Corporation | Inspection jig and board inspection apparatus including the same |
KR20220148690A (ko) * | 2021-04-29 | 2022-11-07 | (주)샘씨엔에스 | 공간 변환기 및 이의 제조 방법 |
KR102575738B1 (ko) | 2021-04-29 | 2023-09-06 | (주)샘씨엔에스 | 공간 변환기 및 이의 제조 방법 |
KR20240110589A (ko) | 2021-11-08 | 2024-07-15 | 니덱 어드밴스 테크놀로지 가부시키가이샤 | 피치 변환 유닛 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019178961A (ja) | スペーストランスフォーマ、プローブカード用セラミックス基板、スペーストランスフォーマの製造方法およびプローブカード用セラミックス基板の形成方法 | |
TW440696B (en) | Probe contactor formed by photolithography process and method for producing the same | |
TW445501B (en) | Contact structure formed by microfabrication process | |
KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
US20110063066A1 (en) | Space transformer for probe card and method of repairing space transformer | |
JP2008504559A (ja) | パターン化された導電層を有する基板 | |
EP1847834B1 (en) | Interposer, probe card and method for manufacturing interposer | |
TW200409582A (en) | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs | |
KR20080024236A (ko) | 리소그래피 접촉 소자 | |
US20060022690A1 (en) | Method and apparatus for producing co-planar bonding pads on a substrate | |
TW201346269A (zh) | 用於探針卡之空間變換器及其製造方法 | |
US9170274B2 (en) | Wiring board for electronic parts inspecting device and its manufacturing method | |
TW583395B (en) | Method for producing micro probe tips | |
TW508440B (en) | Probe structure and manufacturing method thereof | |
KR0180579B1 (ko) | 프로브카드의 제조방법 | |
TWM521177U (zh) | 超微間距測試介面板 | |
KR20100055911A (ko) | 프로브 및 그의 제조방법 | |
JP4109737B2 (ja) | 回路基板の製造方法及び回路基板の製造装置 | |
TWI606770B (zh) | 超微間距測試介面板及其製造方法 | |
TW201929629A (zh) | 多晶粒測試介面模組及其製造方法 | |
US6291268B1 (en) | Low cost method of testing a cavity-up BGA substrate | |
JP4592738B2 (ja) | 回路基板の製造方法および回路基板の検査方法 | |
JPH01123157A (ja) | 半導体lsi検査装置用プローブヘッド及びその製造方法 | |
JP5334815B2 (ja) | 配線基板 | |
JPH07321169A (ja) | プローブ構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180417 |