JPH01123157A - 半導体lsi検査装置用プローブヘッド及びその製造方法 - Google Patents

半導体lsi検査装置用プローブヘッド及びその製造方法

Info

Publication number
JPH01123157A
JPH01123157A JP28103687A JP28103687A JPH01123157A JP H01123157 A JPH01123157 A JP H01123157A JP 28103687 A JP28103687 A JP 28103687A JP 28103687 A JP28103687 A JP 28103687A JP H01123157 A JPH01123157 A JP H01123157A
Authority
JP
Japan
Prior art keywords
pads
pin
probe
etching
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28103687A
Other languages
English (en)
Other versions
JPH0640106B2 (ja
Inventor
Yutaka Akiba
豊 秋庭
Masao Mitani
正男 三谷
Akio Fujiwara
藤原 彰夫
Hironobu Okino
沖野 博信
Takeshi Fujita
毅 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62281036A priority Critical patent/JPH0640106B2/ja
Publication of JPH01123157A publication Critical patent/JPH01123157A/ja
Publication of JPH0640106B2 publication Critical patent/JPH0640106B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSIに代表される半導体装置の検査装置用
プローブヘッド及びその製造方法に係り。
特に高密度多ピン化に好適なプローブヘッド及びその製
造方法に関する。
〔従来の技術〕
半導体LSIの電極パッドに接触して電気信号を検査装
置に伝送するプローブヘッドとして、従来の装置は、例
えばテストプローブを形成するのに、予め準備されたプ
ローブビンを個別にプローブ構造体に設けた貫通孔に挿
入した構造のものである。また、プローブピンの先端部
は、電気的接触特性を向上させるため尖鋭化する必要が
あり、プローブピンをプローブ構造体に固着させた後。
切削、研磨により平坦面を得てエツチングによりその先
端を半球状もしくは円錐状に露出形成されている。なお
、この種の装置として関連するものには例えば特開昭6
1−80067号が挙げられる。
〔発明が解決しようとする問題点〕
上記従来技術は、プローブピンの高密度多ピン化の点に
ついて配慮されておらず、プローブピンの組立性やピン
先端部位置の高精度化に問題があった。つまり、従来技
術では貫通開孔を有するプローブ構造体にプローブピン
を個々に挿入して組立てるため、プローブピンの高密度
化、多ピン化に対して高精度な挿入組立技術が必要とな
り、−定の限界がある。更に、挿入したプローブピンの
先端部は、特に半導体ウェハの電極パッド(はんだバン
プ)に接触するピン先端部の場合、スプリングレスで、
ピン−パッド間の接触抵抗特性を確保するため一定のエ
リア(1チップ分)内で、高さ方向及び横方向の位置を
高精度でそろえる必要がある。従来技術では、プローブ
ピンの先端部をエツチングにより形成しているが、特に
先端部の位置について高精度化の必要性が配慮されてい
ない。
本発明の目的は、プローブヘッド部のピン組立性を向上
させると共に、高精度ピン立てを実現させるプローブヘ
ッドの構造及びその製造方法を提供することにある。
〔問題点を解決するための手段〕
高密度多ピン化における上記目的のうち、まず組立性向
上については、配線基板の電極パッド部、で例えばロウ
付けした導体シートをレジストマスクを用いてウェット
エツチング法によるアンダーカットを用いて選択エツチ
ングすることにより達成される。更に高精度ビン立ては
、ピン先端部を導体シートの平坦面を用いる構造とする
ことにより達成される。
以下、本発明の第1の発明である半導体LSI検a装m
用ペローブヘッドについて、その特徴点を列挙し具体的
に説明する。
(1)半導体LSIの電極パッドに接触して電気信号を
伝送するプローブヘッドにおいて、両面に電極パッド列
が形成され、かつ前記両面のパッド間がそれぞれ特定の
配列関係で電気的に相互に接続された配線基板と、前記
一方の基板面の各パッド上に導体層を介して植設固定さ
れた基部が肉太でその先端が微小な平坦面を有する円を
含む多角形錐状のピンプローブとから成ることを特徴と
する。
(2)上記配線基板は給電層と信号入出力層と接地層と
から成る少なくとも3種の配線層を有する多層配線基板
から成ることを特徴とする。
(3)上記多層配線基板がセラミックスの多層積層板か
ら成ることを特徴とする。
(4)上記ピンプローブがタングステン(W)。
モリブデン(Mo)、チタン(Ti)、クロム(Cr)
、ベリリウム(Be)−銅(Cu)合金及び表面を銅(
Cu)よりも硬質の金属でメッキした銅(Cu)基材か
ら成る群から選ばれたいずれか1種の金属から成ること
を特徴とする。
(5)上記ピンプローブの配線基板面からの高さをhと
し、隣接するピンプローブの植設されたパッド間のピッ
チをdとしたとき、h=0.5〜2dとしたことを特徴
とする。
上記ピンプローブの高さhとパッド間のピッチdとの関
係は、信号を良く通すための好ましい条件であり、ピン
プローブを構成する材質により多少は異なるが概ね上記
数値の範囲が実用的である。
次に本発明の第2の発明である半導体LSI検査装置用
プローブヘッドの製造方法について、その特徴点を列挙
し具体的に説明する。
(1)一方の面にピンプローブを植設固定するための電
極パッド列が、そしてその裏面には検査装置に接続され
るための電極パッド列がそれぞれ形成され、しかも前記
両面のパッド間が特定の配列関係で電気的に相互に接続
された配線基板を準備する工程;導体シート上に前記配
線基板のピンプローブを植設固定するための電極パッド
列に対応したパターンの電極パッド列を形成する工程;
前記両パッド列を対向させ導体層を介して前記・導体シ
ートを前記配線基板に固定する工程;前記導体シートの
表面を所望により平滑に研磨したのち、前記導体シート
表面に前記両電極パッド列の各パッドと中心位置を同じ
くした円を含む多角形のマスクパターンを形成する工程
;前記マスクパターンをマスクとして上記導体シートを
選択エツチングすることにより、上記電極パッド列に対
応する円を含む多角形錐状の尖鋭化したピン列を形成す
る工程;及び上記マスクを除去する工程を有することを
特徴とする。
(2)上記導体シートがタングステン(W)、モリブデ
ン(MO)、チタン(Ti)、クロム(Cr)、ベリリ
ウム(Be)−銅(Cu)合金及び銅(Cu)から成る
群のいずれか1種の金属から成り、マスクとして前記導
体シートの選択エツチングに耐え得る金属もしくはホト
レジストから成ることを特徴とする。
(3)上記両パッド列を対向させ導体層を介して前記導
体シートを前記配線基板に固定する工程において、あら
かじめ両パッド上に金属ロウ材を被覆形成しておき、ロ
ウ付けにより両パッド列を固定することを特徴とする。
(4)上記ロウ材として金(Au)を用いることを特徴
とする。
(5)上記マスクパターンをマスクとして上記導体シー
トを選択エツチングする工程におけるエツチング処理と
して、ウェットエツチング法を用いてサイドエツチング
を行いながらエツチングするか、もしくはドライエツチ
ングにより途中までエツチングしておき、その後ウェッ
トエツチング法によりサイドエツチングを行いながらエ
ツチングし、円を含む多角形錐状の尖鋭化したピン列を
形成することを特徴とする。
なお、前記導体シートの厚さは最終的に得られるピンプ
ローブの高さを決定することになるので、表面平坦化の
研磨量及び電極パッドの高さを考慮しつつ所望の厚さの
ものを使用する。また、材質としては、ピンプローブと
して成る程度の硬さ(剛性)と、導電性(低抵抗)と耐
脆性(もろくない)とを有しているものであればよく、
一般には上記のものが適当である。ただし、銅を使用す
る場合には、硬さがやや不足するので、ピンプローブが
形成された時点で、表面に例えばニッケル。
クロム等のメッキをして用いることが望ましい。
その他、材質により硬度が満足されている場合であって
も、ピンの表面酸化を防止するため防蝕を目的として周
知の適当なメッキ層を形成すると信頼性の高いものが得
られより好ましい。
上記マスクパターンとしては、円、楕円、その他三角、
四角、五角などいずれの多角形のものでもよい、材質も
金属は勿論、一般に用いられているホトレジスト(感光
性レジスト)でもよく、いずれにしても導体シートをエ
ツチングする際に十分にマスク作用をするものであれば
よく、周知の技術で十分に対応可能である。金属マスク
の場合は、導体シート上にCVD (Chemical
 VaporD eposition) 、スパッタリ
ング、その他周知の薄膜形成技術(一般の蒸着を含む)
でマスク材となる薄膜を形成しておき、この薄膜にホト
レジスト膜(紫外線のみならず、電子線、XIAで感光
するものを含む)を形成し、所望のマスクを介して露光
し、現像、エツチングすることにより容易に目的とする
金属マスクパターンを導体シート上に形成することがで
きる。微細なパターンを形成する場合には、紫外線より
はX線、X線よりは電子線に感光するレジストを用いれ
ばよいことは周知のとおりである。また、レジストの解
像度からすれば一般にネガ型よりもポジ型の方が優れて
いる。
〔作用〕
配線基板の電極パッド部で平坦面を有するように導体層
、例えばロウ付けにより固定した導体シートを、上記平
坦面にピン形成用のマスクパターンを形成した後ウェッ
トエツチング法を用いて一括形成することができるので
、高密度多ピン化においてプローブヘッド部のピン組立
性を向上させることができる。
更に、ピン先端部となる導体シートの平坦面にビン形成
用のマスクパターンを形成し、上記電極パッド部の中央
に位置する部分に微小なフラン1〜面が残るようにアン
ダーカットを行うことにより、ピン先端部の高さ方向バ
ラツキを導体シートの平坦面と同レベルにすることがで
き、かつ横方向バラツキをマスクパターンの寸法精度に
近いレベルにもっていくことができるので、プローブヘ
ッド部の高精度ピン立てを実現させることができる。
〔実施例〕
以下、実施例により本発明を更に具体的に説明する。第
1図は、本発明の一実施例となる多層配線基板1上に多
ピンを形成するための製造プロセスを工程順に示したも
のである。
第1図(a)は、給電層と信号層(入出力)と接地層と
を有する多層配線基板1、導体シート2のメタライズ工
程後を示す。多層配線基板1は、湿式厚膜セラミック基
板であり、両面に形成したタングステン系の電極パッド
部3,4に各々ニッケルメッキ5,6、金メッキ7.8
を施している。
一方、導体シート2は、タングステンを材質とし、片側
の面に上記した電極パッド部3に対応する位置に所望の
パターンによりニッケルメッキ9、金メッキ10を施し
ている。ここで電極パッド部3は、多層配線基板1の内
部配線(図示せず)により拡大された電極パッド部4と
電気的に接続されている。
第1図(b)は、多層配線基板1と導体シート2のロウ
付は工程後を示す、多層配線基板1の電極パッド部3上
のニッケルメッキ5を介して形成した金メッキ7と導体
シート2上のニッケルメッキ9を介して形成した金メッ
キ10を、対応するパターンが上下室なるように対向位
置合わせした後。
加熱圧着することにより金(Au)−金(Au)のロウ
付は部11を形成する。特に、導体シート2のロウ付は
部11を形成していない反対面は、加熱圧着時に平坦面
12を得ている。この導体シート2に形成される平坦面
12は、ロウ付は後研磨等により更に平坦度を向上させ
ることができる。
第1図(c)は、導体シート2の平坦面12上へのメタ
ルマスク13の形成工程後を示す。このマスクの形成工
程はタングステン(W)の導体シート2の平坦面12上
に銅を一様に蒸着する。次に、その上に感光性レジスト
をスピンナーで塗布し、所望のパターンを石英マスク等
を用いて露光、fIl象する。なお、この例ではレジス
トとして東京応化(株)t!、商品名OMR−83ネガ
型紫外線レ型入外線レジスト露光は400n m付近の
紫外線照射で行った。次に、感光部のレジストを除去し
、過硫酸アンモニウム系水溶液により銅膜をエツチング
し、銅のメタルマスク13が形成される。このメタルマ
スク13の形状は、通常円形パターンを用いるが。
後工程におけるピン先端部形状を制御するため、角形他
種々の形状をとる。また、メタルマスク13は、ピン立
での条件から通常多層配線基板1上に形成した電極パッ
ド部3の位置と中心軸14が一致するように形成される
第1図(d)は、導体シート2の選択エツチング工程後
を示す、タングステンの導体シート2を、銅のメタルマ
スク13を形成した面から、水酸化カリウムと赤血塩の
混合系水溶液によりウェットエツチングを行う、この時
、アンダーカット(サイドエツジ、側面腐食ともいう)
を積極的に利用し、かつ制御することにより、メタルマ
スク13の中央下部に導体シート2の微小なフラット面
15を形成すると同時に、導体シート2をロウ付は部1
1の近傍を残して除去する。この結果、多層配線基板1
のロウ付は部11上に、先端部に微小なフラット面15
を有する尖鋭化したピン16が、メタルマスク13を残
した状態で形成される。ここで、ピン16を垂直に立て
るためには、メタルマスク13とロウ付は部11の中心
軸14を一致させる必要がある。また、上記したエツチ
ング液が導体シート2のロウ付は部11の面からの浸入
によるピン16の形状バラツキを除去する必要がある場
合には、選択エツチング工程前〔第1図(b)又は第1
図(C)〕に導体シート2のロウ付は部11の面上に樹
脂系ワックスを塗布又は充填しておき、エツチング終了
後に有機溶媒により取り除けばよい。
第1図(e)は、ピン16の先端部に残ったメタルマス
ク13を除去した工程後を示す。銅のメタルマスク13
は、過硫酸アンモニウム系水溶液により取り除かれる。
これにより、多層配線基板1上に多ピンを形成する製造
プロセスが基本的に完了する。ピン16の材質として、
タングステンの導体シート2を用いたが、メタルマスク
13やロウ付は部】1をエツチングしない水溶液を選択
することにより、他の金属を使用することができる。例
えば、導体シート2に銅を使用した場合には、メタルマ
スク13にクロムを用いる。この時、銅、クロムのエツ
チング液は、各々過硫酸アンモニウム系水溶液、フェリ
シアン化カリウム系水溶液を用いる。
また、ピン16の表面に金やロジュームのメッキ皮膜を
形成することにより、半導体ウェハ(チップ)の電極パ
ッド(はんだバンプ)とピン16との電気的な接触特性
を安定にし、かつ向上させることができる。
第2図は、上記した多ピンを形成した多層配線基板1の
断面構造を示す。多層配線基板1は、アルミナ絶縁層1
7の中にタングステン等からなる導体材料で信号配線1
8.電源層19、グランド層20が形成されている。さ
らに上下面には電極パッド21゜22が各々形成され、
上面の電極パッド21間のピッチ23は、下面の電極パ
ッド22間のピッチ24の3倍程度に拡大され、上面の
電極パッド21との電気的、機械的接続を容易にする構
造としている。下面の電極パッド22上には、上記した
多ピン形成方法によりピン16が形成されている。また
、上面の電極パッド21上には、ニッケル、金のメタラ
イズ25が施され、ピン接触やはんだ接続に対する信頼
度を向上させている。
一方、信号配線18は、高速電気信号の授受を行うため
電源層19、グランド層20をレファレンス層としてス
トリップ線路又はマイクロストリップ線路となっており
、一定の特性インピーダンスを有している。
第3図は、上記した多ピンを形成する基板に多層配線基
板1を用いない場合を示す。この時、ピン16を形成し
た電極パッド22のパッド間ピッチ24は拡大されず、
スルーホール印刷により配線26が垂直に形成される。
このような構造を有する配線基板27は、上記した多層
配線基板1と比べて簡易構造となるため、製造上コスト
低減を図ることができる。更に、簡易構造を活してピン
16の配置、つまり電極パッド22の配置を規格化する
ことにより、配線基板27をピンブロックとして汎用性
をもたせることができる。
第4図は、半導体ウェハ28の1チツプ29エリア上に
配置されたはんだボール(電極パッド)30に。
上記した多ピンを形成した多層配線基板1、ピッチ拡大
用多層厚膜基板31、及びピッチ拡大用多層プリント基
板32から構成されるプローブカード33(1,31,
32)を多層配線基板1に設けたピン16(図示せず)
により、電気的、機械的に接触させた状態を示す半導体
検査装置の伝送路要部断面構造を示す。プローブカード
33は、テスタ部(図示せず)との信号の授受を行う同
軸コネクタ34.及びピッチ拡大用多層プリント基板3
2の表面に設けられた電極パターン(図示せず)と電気
的1機械的に接触させる同軸形スプリングコンタクトピ
ン35を配置した支持基板36と、位置決め用基板37
を介して電気的に接続されている。この時、プローブカ
ード33は、支持基板36を開閉することにより着脱さ
れる。また、プローブカード33のピン16が摩耗、変
形した時は、多層配線基板1を、ピッチ拡大用多層厚膜
基板31との接続部(はんだもしくはロウ付け)で分離
して交換を行う。
なお、上記のピッチ拡大用多層厚膜基板31とピッチ拡
大用多層プリント基板32の接続もはんだ付けもしくは
ロウ付けで形成されている。
プローブカード33の構成について、電極パッド間の拡
大をそれ程必要としない場合、上記したピッチ拡大用多
層厚膜基板31を取り除いて用いるか、または上記ピッ
チ拡大用多層厚膜基板31の電極パッド(図示せず)上
に直接多ピンを形成して用いることもある。
〔発明の効果〕
本発明によれば、配線基板の電極パッド部に高密度な多
ピンを一括形成することができるのでピン立での組立性
を大幅に向上させる効果がある。
更に、ピン先端部の高さ方向バラツキを導体シートの平
坦面と同レベルにでき、かつ横方向バラツキをマスクパ
ターンの寸法精度に近いレベルにもっていくことができ
るので、プローブヘッド部のピン先端部位置精度を大幅
に向上させ″る効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例の多ピンを形成するための
製造プロセスを示す工程順の断面図、第2図及び第3図
は、それぞれ異なる本発明実施例となる多ピンを形成し
た基板の断面図、第4図は。 本発明を用いた半導体検査装置伝送路要部の断面図であ
る。 図において、 1・・・多層配線基板    2・・・導体シート11
・・・ロウ付は部     13・・・メタルマスク1
5・・・微小なフラット面  16・・・ピン代理人弁
理士  中 村 純之助 ゛第1図 ワ 7.8−4メ、/へ 第1図 13− ×2ルマス7 14−ヂ11./細 +5−4イ本シート47シ7、、 ) jfrJ16−
・ゴー 第3図 第4図

Claims (1)

  1. 【特許請求の範囲】 1、半導体LSIの電極パッドに接触して電気信号を伝
    送するプローブヘッドにおいて、両面に電極パッド列が
    形成され、かつ前記両面のパッド間がそれぞれ特定の配
    列関係で電気的に相互に接続された配線基板と、前記一
    方の基板面の各パッド上に導体層を介して植設固定され
    た基部が肉太でその先端が微小な平坦面を有する円を含
    む多角形錐状のピンプローブとから成ることを特徴とす
    る半導体LSI検査装置用プローブヘッド。 2、上記配線基板は給電層と信号入出力層と接地層とか
    ら成る少なくとも3種の配線層を有する多層配線基板か
    ら成ることを特徴とする特許請求の範囲第1項記載の半
    導体LSI検査装置用プローブヘッド。 3、上記多層配線基板がセラミックスの多層積層板から
    成ることを特徴とする特許請求の範囲第2項記載の半導
    体LSI検査装置用プローブヘッド。 4、上記ピンプローブがタングステン(W)、モリブデ
    ン(Mo)、チタン(Ti)、クロム(Cr)、ベリリ
    ウム(Be)−銅(Cu)合金及び表面を銅(Cu)よ
    りも硬質の金属でメッキした銅(Cu)基材から成る群
    から選ばれたいずれか1種の金属から成ることを特徴と
    する特許請求の範囲第1項、第2項もしくは第3項記載
    の半導体LSI検査装置用プローブヘッド。 5、上記ピンプローブの配線基板面からの高さをhとし
    、隣接するピンプローブの植設されたパッド間のピッチ
    をdとしたとき、h=0.5〜2dとしたことを特徴と
    する特許請求の範囲第1項、第2項、第3項もしくは第
    4項記載の半導体LSI検査装置用プローブヘッド。 6、一方の面にピンプローブを植設固定するための電極
    パッド列が、そしてその裏面には検査装置に接続される
    ための電極パッド列がそれぞれ形成され、しかも前記両
    面のパッド間が特定の配列関係で電気的に相互に接続さ
    れた配線基板を準備する工程;導体シート上に前記配線
    基板のピンプローブを植設固定するための電極パッド列
    に対応したパターンの電極パッド列を形成する工程;前
    記両パッド列を対向させ導体層を介して前記導体シート
    を前記配線基板に固定する工程;前記導体シートの表面
    を所望により平滑に研磨したのち、前記導体シート表面
    に前記両電極パッド列の各パッドと中心位置を同じくし
    た円を含む多角形のマスクパターンを形成する工程;前
    記マスクパターンをマスクとして上記導体シートを選択
    エッチングすることにより、上記電極パッド列に対応す
    る円を含む多角形錐状の尖鋭化したピン列を形成する工
    程;及び上記マスクを除去する工程を有することを特徴
    とする半導体LSI検査装置用プローブヘッドの製造方
    法。 7、上記導体シートがタングステン(W)、モリブデン
    (Mo)、チタン(Ti)、クロム(Cr)、ベリリウ
    ム(Be)−銅(Cu)合金及び銅(Cu)から成る群
    のいずれか1種の金属から成り、マスクとして前記導体
    シートの選択エッチングに耐え得る金属もしくはホトレ
    ジストから成ることを特徴とする特許請求の範囲第6項
    記載の半導体LSI検査装置用プローブヘッドの製造方
    法。 8、上記両パッド列を対向させ導体層を介して前記導体
    シートを前記配線基板に固定する工程において、あらか
    じめ両パッド上に金属ロウ材を被覆形成しておき、ロウ
    付けにより両パッド列を固定することを特徴とする特許
    請求の範囲第6項もしくは第7項記載の半導体LSI検
    査装置用プローブヘッドの製造方法。 9、上記ロウ材として金(Au)を用いることを特徴と
    する特許請求の範囲第8項記載の半導体LSI検査装置
    用プローブヘッドの製造方法。 10、上記マスクパターンをマスクとして上記導体シー
    トを選択エッチングする工程におけるエッチング処理と
    して、ウェットエッチング法を用いてサイドエッチング
    を行いながらエッチングするか、もしくはドライエッチ
    ングにより途中までエッチングしておき、その後ウェッ
    トエッチング法によりサイドエッチングを行いながらエ
    ッチングし、円を含む多角形錐状の尖鋭化したピン列を
    形成することを特徴とする特許請求の範囲第6項、第7
    項、第8項もしくは第9項記載の半導体LSI検査装置
    用プローブヘッドの製造方法。
JP62281036A 1987-11-09 1987-11-09 半導体lsi検査装置用プローブヘッド及びその製造方法 Expired - Lifetime JPH0640106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62281036A JPH0640106B2 (ja) 1987-11-09 1987-11-09 半導体lsi検査装置用プローブヘッド及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62281036A JPH0640106B2 (ja) 1987-11-09 1987-11-09 半導体lsi検査装置用プローブヘッド及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP30499296A Division JP2749566B2 (ja) 1996-11-15 1996-11-15 半導体lsi検査装置用プローブヘッド及びその製造方法

Publications (2)

Publication Number Publication Date
JPH01123157A true JPH01123157A (ja) 1989-05-16
JPH0640106B2 JPH0640106B2 (ja) 1994-05-25

Family

ID=17633399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62281036A Expired - Lifetime JPH0640106B2 (ja) 1987-11-09 1987-11-09 半導体lsi検査装置用プローブヘッド及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0640106B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140484A (ja) * 1992-10-28 1994-05-20 Nippon Telegr & Teleph Corp <Ntt> プローブカード
JPH10282144A (ja) * 1997-04-07 1998-10-23 Micronics Japan Co Ltd 平板状被検査体試験用プローブユニット
JPH11258269A (ja) * 1998-03-09 1999-09-24 Fujitsu Ltd 半導体装置用コンタクタ
JP2000067953A (ja) * 1994-11-15 2000-03-03 Formfactor Inc プロ―ブカ―ド・アセンブリ及びキット、及びそれらを用いる方法
US6617863B1 (en) * 1998-04-03 2003-09-09 Hitachi, Ltd. Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof
JP2009188009A (ja) * 2008-02-04 2009-08-20 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板
JP2010181417A (ja) * 2010-05-12 2010-08-19 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板
JPWO2015108051A1 (ja) * 2014-01-17 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551965B1 (ko) * 2022-12-02 2023-07-06 주식회사 피엠티 다단구조 접촉팁이 형성된 프로브 시트 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991582A (ja) * 1972-12-26 1974-09-02
JPS55133549A (en) * 1979-04-03 1980-10-17 Yoshie Hasegawa Probe card
JPS5919342A (ja) * 1982-07-23 1984-01-31 Hitachi Ltd プロ−ブカ−ド
JPS60198838A (ja) * 1984-03-23 1985-10-08 Nec Corp プロ−ブカ−ド
JPS62163973A (ja) * 1985-12-23 1987-07-20 テクトロニツクス・インコ−ポレイテツド プロ−ブ装置
JPS62259453A (ja) * 1986-05-02 1987-11-11 Nec Corp プロープカード

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991582A (ja) * 1972-12-26 1974-09-02
JPS55133549A (en) * 1979-04-03 1980-10-17 Yoshie Hasegawa Probe card
JPS5919342A (ja) * 1982-07-23 1984-01-31 Hitachi Ltd プロ−ブカ−ド
JPS60198838A (ja) * 1984-03-23 1985-10-08 Nec Corp プロ−ブカ−ド
JPS62163973A (ja) * 1985-12-23 1987-07-20 テクトロニツクス・インコ−ポレイテツド プロ−ブ装置
JPS62259453A (ja) * 1986-05-02 1987-11-11 Nec Corp プロープカード

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140484A (ja) * 1992-10-28 1994-05-20 Nippon Telegr & Teleph Corp <Ntt> プローブカード
JP2000067953A (ja) * 1994-11-15 2000-03-03 Formfactor Inc プロ―ブカ―ド・アセンブリ及びキット、及びそれらを用いる方法
JPH10282144A (ja) * 1997-04-07 1998-10-23 Micronics Japan Co Ltd 平板状被検査体試験用プローブユニット
JPH11258269A (ja) * 1998-03-09 1999-09-24 Fujitsu Ltd 半導体装置用コンタクタ
US6617863B1 (en) * 1998-04-03 2003-09-09 Hitachi, Ltd. Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof
US6900646B2 (en) 1998-04-03 2005-05-31 Hitachi, Ltd. Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof
JP2009188009A (ja) * 2008-02-04 2009-08-20 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板
JP4542587B2 (ja) * 2008-02-04 2010-09-15 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2010181417A (ja) * 2010-05-12 2010-08-19 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板
JPWO2015108051A1 (ja) * 2014-01-17 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Also Published As

Publication number Publication date
JPH0640106B2 (ja) 1994-05-25

Similar Documents

Publication Publication Date Title
US4952272A (en) Method of manufacturing probing head for testing equipment of semi-conductor large scale integrated circuits
US6184053B1 (en) Method of making microelectronic spring contact elements
US5828226A (en) Probe card assembly for high density integrated circuits
US6242935B1 (en) Interconnect for testing semiconductor components and method of fabrication
EP0839323B1 (en) Microelectronic spring contact elements
US6616966B2 (en) Method of making lithographic contact springs
US6791176B2 (en) Lithographic contact elements
US6727580B1 (en) Microelectronic spring contact elements
JPH07114227B2 (ja) ウエハ試験用探触板
KR20050085387A (ko) 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓
JP2749566B2 (ja) 半導体lsi検査装置用プローブヘッド及びその製造方法
JPH01123157A (ja) 半導体lsi検査装置用プローブヘッド及びその製造方法
US7579269B2 (en) Microelectronic spring contact elements
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
US5235140A (en) Electrode bump for flip chip die attachment
JPH08220140A (ja) プローブカードの製造方法及びプローブカード
JP3446607B2 (ja) コンタクトピン及びコンタクトプローブの製造方法
JPH01184477A (ja) 半導体lsi検査装置用プローブヘッドの製造方法
JPH01141379A (ja) 半導体lsi検査装置用プローブヘッドの製造方法
JP2002176082A (ja) 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
JP3446636B2 (ja) コンタクトプローブ及びプローブ装置
JP3090132B2 (ja) プローブヘッドの製造方法
EP1468776A2 (en) Microelectronics spring contact elements
JP2003017159A (ja) バンプ付き薄膜シートの製造方法及びバンプ付き薄膜シート
JPH08297142A (ja) プローブ構造