JP3090132B2

JP3090132B2 - プローブヘッドの製造方法

Info

Publication number: JP3090132B2
Application number: JP10360286A
Authority: JP
Inventors: 進春日部; 隆一高木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-12-18
Filing date: 1998-12-18
Publication date: 2000-09-18
Anticipated expiration: 2015-09-18
Also published as: JPH11271360A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩに代表される半
導体装置の検査装置用のプローブヘッドの製造方法に係
り、特に高密度多ピン化において高精度にプローブを形
成するに好適な製造方法に関する。

【０００２】

【従来の技術】半導体ＬＳＩの電極パッドに接触して電
気信号を検査装置に伝送するプローブヘッドとして、従
来の装置は、例えばテストプローブを形成するのに、予
め準備されたプローブを個別にプローブヘッド構造体に
設けた貫通孔に挿入した構造のものである。また、プロ
ーブの先端部は、電気的接触特性を向上させるため尖鋭
化する必要があり、プローブをプローブヘッド構造体に
固着させた後、切削，研磨により平坦面を得てエッチン
グによりその先端を半球状もしくは円錐状に露出形成し
ている。なお、この種の装置として関連するものには例
えば特開昭６１−８００６７号が挙げられる。

【０００３】

【発明が解決しようとする課題】上記従来技術は、プロ
ーブの高密度多ピン化の点について配慮されておらず、
プローブの組立性やプローブ先端部位置の高精度化に解
決すべき技術上の課題があった。つまり、従来技術では
貫通開孔を有するプローブヘッド構造体にプローブを個
々に挿入して組立てるため、プローブの高密度化，多ピ
ン化に対して高精度な挿入組立技術が必要となり、一定
の限界がある。更に、挿入したプローブの先端部は、特
に半導体ウェハの電極パッド（はんだバンプ）に接触す
る先端部の場合、スプリング性がない状態で、ピンとパ
ッド間との接触抵抗特性を確保するための一定エリア
（１チップ分）内で、高さ方向及び横方向の位置を高精
度でそろえる必要がある。従来技術では、プローブの先
端部をエッチングにより形成しているが、特に先端部の
位置について高精度化の必要性が配慮されていない。

【０００４】本発明の目的は、上記課題を解決すること
にあり、プローブヘッド部のピン組立性を向上させると
共に、信頼性の高い高精度ピン立てを実現させるプロー
ブヘッドの製造方法を提供することにある。

【０００５】

【課題を解決するための手段】高密度多ピン化における
上記目的は、配線基板と、該配線基板上に形成されかつ
該配線基板と電気的に接続された複数個の電極パッド
と、該電極パッドに対応して形成されかつ該電極パッド
と電気的に接続されたプローブヘッドの製造方法であっ
て、複数個の電極パッドを有する配線基板上に第一の導
電層を形成する工程と、該第一の導電層上の該電極パッ
ドに対応する位置に第二の導電層よりなる第二の導電部
材を形成する工程と、該第二の導電部材を覆うようなマ
スクパターンを形成する工程と、該マスクパターンを用
いて該第一の導電層をエッチングして該第二の導電部材
よりも大径の筒状の第一の導電部材を形成する工程とを
有するものである。

【０００６】また、配線基板と、該配線基板上に形成さ
れかつ該配線基板と電気的に接続された複数個の電極パ
ッドと、該電極パッドに対応して形成されかつ該電極パ
ッドと電気的に接続されたプローブヘッドの製造方法で
あって、該電極パッドに対応する位置を露出させるよう
に形成した第一のマスクパターンを用いて該電極パッド
上に第一の導電層よりなる筒状の第一の導電部材を形成
する工程と、該第一の導電部材に対応する位置を露出さ
せるように形成した第二のマスクパターンを用いて該第
一の導電部材よりも小径の第二の導電層よりなる第二の
導電部材を形成する工程とを有するものである。

【０００７】また、前記電極パッドと前記第一の導電層
との間に少なくとも導電接着層を形成する工程をされに
有するものである。

【０００８】

【実施例】以下、実施例により本発明を具体的に説明す
る。図１は、本発明の一実施例となる多層配線基板１上
に多ピンを形成するための製造プロセスを工程順に示し
たものである。

【０００９】図１（ａ）は、給電層と信号層（入出力）
と接地層とを有する多層配線基板１上にプローブ形成用
下部導電層２を形成した工程後を示す。多層配線基板１
は厚膜セラミック基板であり、両面にタングステン系の
電極パッド部３，４を形成し、これら両面のパッド３，
４間は基板内の配線構造体（図面省略）を介して相互に
電気的に接続されている。電極パッド部３の上には接着
力向上用の導電接着層５として例えばクロムを蒸着後、
銅を蒸着する。また電極パッド部３にはニッケルめっき
６，電極パッド部４にはニッケルめっき６，金めっき７
を施している。導電接着層５は必要に応じて形成すれば
よい。導電接着層５を形成した上にプローブ形成用下部
導電層２を例えば銅めっきでほぼプローブの高さに相当
する厚さの導電層を形成し、ここでは表面をダイヤモン
ド砥粒による研磨により１μｍ以内に平坦化して厚さ５
０μｍの導電層を形成した。

【００１０】図１（ｂ）は、プローブ形成用下部導電層
２上にプローブ先端形成用上部導電層８を形成するため
のマスクパターン９を形成した工程後を示す。マスクパ
ターン９としては、プローブ形成用下部導電層２上に厚
さ２０μｍの感光性ポリイミド層１０を塗布し、プロー
ブを形成するための電極パッドの中心軸上にプローブ先
端形成用上部導電層８用の円形パターンを露光，現像
後、不要な部分を除去することにより形成する。

【００１１】次に図１（ｃ）に示すように、めっきによ
りプローブ先端形成用上部導電層８を形成する。プロー
ブ先端形成用上部導電層８としては、ニッケルあるいは
銅あるいはニッケル銅合金等の導電材を通常の電気めっ
きあるいは無電解めっきによりプローブ先端形成用のマ
スクパターン９を埋めるように形成する。

【００１２】図１（ｄ）は、プローブ先端形成用上部導
電層９を形成後、必要に応じてプローブの高さを一定に
するためにグラインダ加工あるいは研磨などでプローブ
先端形成用上部導電層８およびポリイミドのマスク１０
の表面を平坦化した後、ポリイミドのマスク１０を除去
した工程後を示す。

【００１３】図１（ｅ）は、上記プローブ形成用下部導
電層２上に、プローブ先端形成用上部導電層８を覆うよ
うにマスクパターン１１を形成した工程後を示す。マス
クパターン１１の材料としてはプローブ形成用下部導電
層２上に厚さ４０μｍ程度の感光性ポリイミド１２を塗
布し、プローブを形成するための電極パッドの中心軸上
にプローブ先端形成用上部導電層８を覆う円形パターン
が残るように、露光，現像後、不要な部分を除去するこ
とにより感光性ポリイミド層１２を形成する。

【００１４】図１（ｆ）はプローブ形成用下部導電層２
のエッチング工程終了後を示す。例えば銅をプローブ形
成用下部導電層２として用いた場合、塩化第二銅と過酸
化水素の混合液をエッチング液としてシャワーエッチン
グすればよい。エッチングの条件を制御することによ
り、アンダーカット（サイドエッチ，側面腐食ともい
う）を積極的に利用し、所望の形状となる様にプローブ
形成用下部導電層２を電極パッド部３近傍を残して除去
することができる。この結果、エッチング面１３がマス
ク１２を残した状態で形成される。

【００１５】さらに図１（ｇ）に示すように、不要部の
マスク１２を除去した後、導電接着層５の露出部分を電
解エッチングにより除去することにより、電気的に分離
し、微小な先端部を有するプローブ１４を形成する。

【００１６】なお、この後にプローブ１４の表面に金や
ロジュームのめっき皮膜を形成することにより、電気的
な接触特性を安定にし、かつ向上させることができる。

【００１７】プローブ形成用下部導電層２として銅を使
用した場合、プローブ１４の形状までエッチング加工し
た後、表面をニッケル（Ｎｉ）のような銅よりも硬度の
高い金属でめっきあるいはスパッタ，蒸着などの表面処
理をした後、焼入れすることにより合金化して、硬度の
高いプローブを形成することができる。さらにプローブ
１４の材質としてはモリブデン（Ｍｏ），チタン（Ｔ
ｉ），クロム（Ｃｒ），タンタル（Ｔａ），ニオブ（Ｎ
ｂ），銅−ベリリウム（Ｂｅ）基合金及び表面を銅より
も硬質の金属でメッキした銅基材等でもよい。

【００１８】本実施例によれば電極パッド部３のピッチ
として０．２mmで、高さ０．０７mm，プローブ下部の直
径０．１mmのプローブを２５００ピン／１０^□mmの密度
で製造できる。また、プローブの高さの精度として±１
０μｍ以内の精度を達成できる。更に、プローブの高さ
と幅の比を１：１としたまま電極パッド部３のピッチと
して５０μｍまで本実施例では容易に形成可能である。
プローブの高さをｈとし、電極パッド間のピッチをｄと
したとき、本実施例によればｈ＝０．３〜５ｄを満足す
るプローブを容易に形成できる。

【００１９】図１（ｇ）に示したプローブ１４を形成す
る他の形成方法の実施例を図２に示した。

【００２０】図２（ａ）は、前記の多層配線基板１の表
面に形成した電極パッド３上に接着力向上用の導電接着
層５を形成する工程に次いで、前記導電接着層５の上に
ほぼプローブの必要とする高さに相当する厚さの感光性
ポリイミド層１５を積層形成し、プローブを形成するた
めの電極パッド３の中心軸上に、プローブ形成用下部導
電層２を形成用の円形パターンを、前記感光性ポリイミ
ド層１５を露光，現像後、不要な部分を除去することに
より形成した工程後を示す。ここでは、感光性ポリイミ
ド層１５の厚さを６０μｍとした。

【００２１】次に、図２（ｂ）に示すように、めっきに
よりプローブ形成用下部導電層２を形成し、必要に応じ
てプローブの高さを一定にするために研磨してプローブ
形成用下部導電層２および感光性ポリイミド層１５の表
面を平坦化する。ここでは、プローブ形成用下部導電層
２としては、ニッケルあるいは銅を通常の電気めっきに
よりマスクパターン１６を埋めるように形成し、研磨は
ダイヤモンド砥粒により１μｍ以内に平坦化して厚さ５
０μｍの導電層を形成した。

【００２２】図２（ｃ）は、プローブ形成用下部導電層
２上に、プローブ先端形成用上部導電層８を形成するた
めのマスクパターン１７を形成した工程後を示す。マス
クパターン１７としては、プローブ形成用下部導電層２
上に厚さ２０μｍの感光性ポリイミド層１８を塗布し、
プローブを形成するための電極パッドの中心軸上にプロ
ーブ先端形成用上部導電層８用の円形パターンを露光，
現像後、不要な部分を除去することにより形成する。

【００２３】図２（ｄ）は、めっきによりプローブ先端
形成用上部導電層８を形成した後、必要に応じてプロー
ブの高さを一定にするためにグラインダ加工あるいは研
磨などでプローブ先端形成用上部導電層８およびポリイ
ミドのマスク１８の表面を平坦化した工程後を示す。プ
ローブ先端形成用上部導電層８としては、ニッケルある
いは銅あるいはニッケル銅合金等の導電材を通常の電気
めっきあるいは無電解めっきによりプローブ先端形成用
のマスクパターン１７を埋めるように形成する。

【００２４】さらに、図２（ｅ）に示すように、ポリイ
ミド層１８および１５を除去した後、導電接着層５の露
出部分を電解エッチングにより除去することにより、電
気的に分離し、微小な先端部を有するプローブ１４を形
成する。

【００２５】なお、この後にプローブ１４の表面処理
を、図１で述べたごとく実施してもよい。

【００２６】図３は、プローブ形成用の配線基板として
スルーホール基板を使用して、該基板を多層配線基板に
接続した一実施例を示したものである。

【００２７】被検査対象である半導体ＬＳＩの電極に対
応する位置に、プローブ形成用の配線基板としてスルー
ホール４５で表裏両面が同一パターンの電極パッド間が
電気的に相互接続されたスルーホール基板４０の両面
を、必要に応じてグラインダーあるいはダイヤモンド砥
粒による研磨などによって平坦化処理した後、必要に応
じてＮｉめっきあるいはＡｕめっきをして電極パッド４
１を形成し、該スルーホール基板４０の表面に図１ある
いは図２に示した多ピンを形成するための製造プロセス
を実施し、前記の多ピンを形成したスルーホール基板４
０の裏面と該スルーホール基板４０の電極パターンに対
応する位置にはんだバンプ接続用の電極４２を有した多
層配線基板４３とはんだをバンプ４４により接続して、
一体の多ピン形成基板を形成しても良い。

【００２８】これにより、多層配線基板４３と比較し
て、スルーホール基板４０は多ピン形成部分にのみ必要
面積を限定することができ小面積にすることができるた
め、表面の平面性を容易に確保することができる。ま
た、該スルーホール基板４０のみをはんだバンプ４４を
溶触して交換することにより、プローブの交換を簡易，
安価に実施することができる。

【００２９】図４は、本発明のプローブを用いた一実施
例である検査装置の要部を示す説明図である。本実施例
においては、検査装置が半導体装置の製造におけるウェ
ハプローバとして構成されている。

【００３０】すなわち、ほぼ水平に設けられた試料台２
１の上には、半導体ウェハ２２（被検査物）が着脱自在
に載置されている。この半導体ウェハ２２の表面には、
外部接続電極としての複数のはんだバンプ２２ａが形成
されている。試料台２１は、垂直な昇降軸２３を介し
て、たとえばステッピングモータなどからなる昇降駆動
部２４に支持され、さらにこの昇降駆動部２４は、筐体
２５に支持されるＸ−Ｙステージ２６の上に固定されて
いる。そして、Ｘ−Ｙステージ２６の水平面内における
移動動作と、昇降駆動部２４による上下動などを組み合
わせることにより、試料台２１の水平および垂直方向に
おける位置決め動作が行われるものである。また、試料
台２１には、図示しない回動機構が設けられており、水
平面内における試料台２１の回動変位が可能にされてい
る。

【００３１】試料台２１の上方には、当該試料台２１に
平行に対向する姿勢でベース２７が設けられ、このベー
ス２７の試料台２１に対する対向面には、プローブカー
ド２８および多層配線基板１が水平に固定されている。
この多層配線基板１には、半導体ウェハ２２に形成され
た複数のはんだバンプ２２ａの各々に一致するように所
定のピッチで配列された前記のプローブ１４が垂直下向
きに形成されており、各々のプローブ１４は、多層配線
基板１に接続されたプローブカード２８に接続されるケ
ーブル２９を介してテスタ３０に接続されている。この
場合、プローブカード２８を支持するベース２７と、こ
のベース２７の上側の筐体２５との間には、複数のピエ
ゾ素子などの圧電アクチュエータ３１が介設されてお
り、各々の圧電アクチュエータ３１には、複数のケーブ
ル３２を介して複数の駆動電源３３が接続されている。
この圧電アクチュエータ３１は、たとえば、１００〜１
０００Ｖ程度の電圧の印加によって、当該電圧に比例し
て長さ方向に１０〜１００μｍ程度の伸びが生じるもの
である。そして、駆動電源３３から圧電アクチュエータ
３１に印加される電圧に応じて当該圧電アクチュエータ
３１に発生する上下に伸縮する方向の歪によって、多層
配線基板１に形成されたプローブ１４の上下方向の微動
動作が、オーバーシュートなどを生ずることなく実現さ
れるように構成されている。

【００３２】複数の駆動電源３３は、制御バス３４を介
してマイクロプロセッサ３５に接続されており、このマ
イクロプロセッサ３５によって統括して制御される構造
とされている。同様に、前述の昇降駆動部２４の動作を
制御する昇降駆動制御部２４ａは、制御バス３４を介し
てマイクロプロセッサ３５に接続されており、昇降駆動
部２４による試料台２１の上下動と、圧電アクチュエー
タ３１による多層配線基板１の試料台２１に対する上下
方向の微動動作とを連携して行わせることを可能にして
いる。

【００３３】なお、プローブの上下方向の動作量を検出
する手段として、被検査物（はんだバンプ２２ａあるい
はウェハ２２の表面）そのもの、あるいは、その近傍
を、前記被検査物で反射されるレーザの光路変化を検出
することによって当該被検査物の位置を検出するレーザ
変位計３６による試料台２１の位置情報を、当該試料台
２１の駆動機構に、変位センサ制御部３７が接続してい
る制御バス３４を介して帰還して制御することにより、
精密な昇降駆動を行わせることが可能である。

【００３４】以下、本実施例の操作および効果について
説明する。

【００３５】試料台２１の上に、半導体ウェハ２２を固
定し、Ｘ−Ｙステージ２６および回動機構を用いて、該
半導体ウェハ２２に形成されたはんだバンプ２２ａを、
多層配線基板１に形成されたプローブ１４の直下に位置
決め調整する。その後、昇降駆動制御部２４ａを介して
昇降駆動部２４を作動させ、試料台２１を所定の高さま
で上昇させることによって、多層配線基板１のプローブ
１４の先端と試料台２１に載置された半導体ウェハ２２
のはんだバンプ２２ａとを接触あるいは非接触な状態で
所定の距離まで接近させる。（第１の段階）次に、複数の駆動電源３３の各々から複数の圧電アクチ
ュエータ３１に対して所定の値まで徐々に電圧を印加す
ることにより、個々の圧電アクチュエータ３１を所定量
だけ伸長させ、オーバーシュートなどを生じることな
く、多層配線基板１を試料台２１に平行な姿勢を保った
まま当該試料台２１に所定の距離だけ下降させ、多層配
線基板１に形成されている複数のプローブ１４の各々の
先端を目的の半導体素子における複数のはんだバンプ２
２ａの各々に所定量だけ確実にめり込ませ、個々のプロ
ーブ１４とはんだバンプ２２ａとが電気的に確実に接続
された状態にする（第２の段階）。

【００３６】この状態で、ケーブル２９および複数のプ
ローブ１４などを介して、半導体ウェハ２２に形成され
た半導体素子とテスタ３０との間で動作電力や動作試験
信号などの授受を行い、当該半導体素子の動作特性の可
否などを判別する。上記の一連の操作が半導体ウェハ２
２に形成された複数の半導体素子の各々について実施さ
れ、動作特性の可否などが判別される。

【００３７】その結果、前記のプローブ先端部の高さ方
向のバラツキが極めて小さなプローブヘッドを使用し
て、上記の一連の操作で半導体ウェハの検査を行うこと
により、試料台２１や当該試料台の駆動系などの慣性に
よるオーバーシュートに起因するはんだバンプ２２ａの
過度の塑性変形によって、プローブ１４とはんだバンプ
２２ａとの間に不安定な隙間を生じることが回避され、
検査中におけるはんだバンプ２２ａとプローブ１４との
接触を安定に維持できる検査装置が実現できる。

【００３８】

【発明の効果】本発明によれば、プローブの高密度多ピ
ン化において、配線基板の電極パッド部に高密度かつ高
品質の多ピンを一括形成することができるのでピン立て
の組立性を大幅に向上させる効果がある。

【００３９】更に、ピン先端部の高さ方向バラツキをプ
ローブ先端形成用上部導電層の面と同レベルにでき、か
つ横方向バラツキをマスクパターンの寸法精度に近いレ
ベルにもっていくことができるので、プローブヘッド部
のピン先端部位置精度を大幅に向上させる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の多ピンのプローブ基板を形
成する製造プロセスを示す断面図。

【図２】本発明の多ピンのプローブ基板を形成する基板
部分の他の構成の一実施例を示す断面図。

【図３】本発明の多ピンのプローブ基板を形成する他の
実施例を示す断面図。

【図４】本発明に係る半導体ＬＳＩ検査装置の要部を示
す図。

【符号の説明】

１…多層配線基板、２…プローブ形成用下部導電層、３
…電極パッド部、４…電極パッド部、５…接着力向上用
の導電接着層、６…ニッケルめっき、７…金めっき、
８…プローブ形成用上部導電層、９…マスクパター
ン、１０…感光性ポリイミド層、１１…マスクパター
ン、１２…感光性ポリイミド層、１３…エッチング面、
１４…プローブ、１５…感光性ポリイミド層、１６…
マスクパターン、１７…マスクパターン、１８…感光性
ポリイミド層、２１…試料台、２１ａ…はんだ
バンプ、２２…半導体ウェハ、２３…垂直な昇降
軸、２４…昇降駆動部、２４ａ…昇降駆動制御部、
２５…筐体、２６…Ｘ−Ｙステージ、２７…
ベース、２８…プローブカード、２９…ケーブル、３０
…テスタ、３１…圧電アクチュエータ、３２…ケーブ
ル、３３…駆動電源、３４…制御バス、３５…
マイクロプロセッサ、３６…レーザ変位計、３７…変位
センサ制御部、４０…スルーホール基板、４１…電極
パッド、４２…はんだバンプ接続用の電極、
４３…多層配線基板、４４…はんだバンプ、
４５…スルーホール。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 1/06 - 1/073 H01L 21/66

Claims

(57)【特許請求の範囲】

【請求項１】配線基板と、該配線基板上に形成されかつ
該配線基板と電気的に接続された複数個の電極パッド
と、該電極パッドに対応して形成されかつ該電極パッド
と電気的に接続されたプローブヘッドの製造方法であっ
て、複数個の電極パッドを有する配線基板上に第一の導電層
を形成する工程と、該第一の導電層上の該電極パッドに対応する位置に第二
の導電層よりなる第二の導電部材を形成する工程と、該第二の導電部材を覆うようなマスクパターンを形成す
る工程と、該マスクパターンを用いて該第一の導電層をエッチング
して該第二の導電部材よりも大径の筒状の第一の導電部
材を形成する工程とを有することを特徴とするプローブ
ヘッドの製造方法。
【請求項２】前記電極パッドと前記第一の導電層との間
に少なくとも導電接着層を形成する工程をされに有する
ことを特徴とする請求項１記載のプローブヘッドの製造
方法。
【請求項３】配線基板と、該配線基板上に形成されかつ
該配線基板と電気的に接続された複数個の電極パッド
と、該電極パッドに対応して形成されかつ該電極パッド
と電気的に接続されたプローブヘッドの製造方法であっ
て、該電極パッドに対応する位置を露出させるように形成し
た第一のマスクパターンを用いて該電極パッド上に第一
の導電層よりなる筒状の第一の導電部材を形成する工程
と、該第一の導電部材に対応する位置を露出させるように形
成した第二のマスクパターンを用いて該第一の導電部材
よりも小径の第二の導電層よりなる第二の導電部材を形
成する工程とを有することを特徴とするプローブヘッド
の製造方法。
【請求項４】前記電極パッドと前記第一の導電層との間
に少なくとも導電接着層を形成する工程をされに有する
ことを特徴とする請求項３記載のプローブヘッドの製造
方法。