JP2796070B2 - プローブカードの製造方法 - Google Patents

プローブカードの製造方法

Info

Publication number
JP2796070B2
JP2796070B2 JP7129054A JP12905495A JP2796070B2 JP 2796070 B2 JP2796070 B2 JP 2796070B2 JP 7129054 A JP7129054 A JP 7129054A JP 12905495 A JP12905495 A JP 12905495A JP 2796070 B2 JP2796070 B2 JP 2796070B2
Authority
JP
Japan
Prior art keywords
bump
probe card
pressing
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7129054A
Other languages
English (en)
Other versions
JPH08306749A (ja
Inventor
浩一 長尾
義朗 中田
伸一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7129054A priority Critical patent/JP2796070B2/ja
Priority to KR1019960007109A priority patent/KR0180579B1/ko
Priority to US08/638,038 priority patent/US5829126A/en
Publication of JPH08306749A publication Critical patent/JPH08306749A/ja
Application granted granted Critical
Publication of JP2796070B2 publication Critical patent/JP2796070B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06738—Geometry aspects related to tip portion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G01R1/06761—Material aspects related to layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体ウェハ上に形成
された複数の半導体チップの集積回路をウェハ状態で一
括して検査するためのプローブカードの製造方法に関す
る。
【０００２】
【従来の技術】近年、半導体集積回路装置（以後、半導
体装置を称する。）を搭載した電子機器の小型化及び低
価格化の進歩は目ざましく、これに伴って、半導体装置
に対する小型化及び低価格化の要求が強くなっている。
【０００３】通常、半導体装置は、半導体チップとリー
ドフレームとがボンディングワイヤによって電気的に接
続された後、半導体チップ及びリードフレームが樹脂又
はセラミクスにより封止された状態で供給され、プリン
ト基板に実装される。ところが、電子機器の小型化の要
求から、半導体装置を半導体ウエハから切り出したまま
の状態（以後、この状態の半導体装置をベアチップと称
する。）で回路基板に直接実装する方法が開発され、品
質が保証されたベアチップを低価格で供給することが望
まれている。
【０００４】ベアチップに対して品質保証を行なうため
には、半導体装置に対してウェハ状態でバーンイン等の
検査をする必要がある。ところが、半導体ウェハ上に形
成されている複数のベアチップに対して１個又は数個づ
つ何度にも分けて検査を行なうことは多くの時間を要す
るので、時間的にもコスト的にも現実的ではない。そこ
で、全てのベアチップに対してウェハ状態で一括してバ
ーンイン等の検査を行なうことが要求される。
【０００５】ベアチップに対してウェハ状態で一括して
検査を行なうには、半導体ウェハ上に形成された複数の
半導体チップの検査用電極に電源電圧や信号を同時に印
加し、該複数の半導体チップを動作させる必要がある。
このためには、非常に多く（通常、数千個以上）のプロ
ーブ針を持つプローブカードを用意する必要があるが、
このようにするには、従来のニードル型プローブカード
ではピン数の点からも価格の点からも対応できない。
【０００６】そこで、フレキシブル配線基板上に、半導
体チップの検査用電極と接続されるバンプが設けられた
薄膜型のプローブカードよりなるコンタクタが提案され
ている（日東技報 Vol.28,No.2(Oct. 1990 PP.57-62 を
参照）。
【０００７】以下、前記のプローブカードの製造方法及
び該プローブカードを用いて行なう半導体装置の検査方
法について説明する。
【０００８】まず、金属箔の表面に絶縁層を形成した
後、該絶縁層にスルーホールを形成した後、金属箔にメ
ッキ用電極の一方を接続して電気メッキを行なう。メッ
キ層は、スルーホールを埋めるように進んだ後、絶縁層
の表面まで達すると、該表面に等方的に拡がって半球状
になる。該半球状のメッキ層が検査用のバンプである。
その後、金属箔に対してエッチングを行ない回路パター
ンを形成してプローブカードを製造する。
【０００９】次に、プローブカードと半導体ウェハとの
アライメントを行なった後、プローブカードを半導体ウ
ェハに押し付けて、プローブカードのバンプを半導体チ
ップの検査用電極に接触させ、その後、バンプに電源電
圧や信号電圧を印加して半導体装置の検査を行なう。
【００１０】ところで、半導体チップの検査用電極は、
通常アルミニウム等の酸化し易い金属により形成されて
いるため、検査用電極の表面はアルミナ等の表面酸化膜
によって覆われている。そこで、プローブカードのバン
プと半導体チップの検査用電極との良好な電気的接続を
得るために、プローブカードを半導体ウェハに対して押
圧し、該押圧力によって表面酸化膜を破る必要がある。
【００１１】
【発明が解決しようとする課題】ところが、半導体ウェ
ハに形成される半導体チップの数が多くなってくると、
プローブカードに形成されるバンプの数が増加し、バン
プ１個当たりに加えられる押圧力は減少せざるを得な
い。このため、表面酸化膜をバンプによって確実に破る
ことができなくなり、バンプと検査用電極との間の接触
抵抗にバラツキが生じるという問題がある。
【００１２】そこで、本件発明者らは、バンプと検査用
電極との接触面積を小さくすることにより、バンプ１個
当たりに加えられる押圧力が一定でも単位接触面積当た
りの荷重が大きくなり、これにより、検査用電極の表面
酸化膜が確実に破れるようにすることを考慮した。
【００１３】具体的には、単位接触面積当たりの荷重を
大きくするための方策として、バンプの表面にメッキ法
により凹凸を形成する方法、バンプの表面にエッチング
を行なって凹凸を形成する方法、バンプの表面に微細な
粒子を埋め込んで凹凸を形成する方法等を考慮した。
【００１４】ところが、いずれの方法によっても、低コ
ストにバンプの先端面に均一な凹凸を形成することがで
きないという第１の問題がある。
【００１５】また、半導体ウェハが極めて平坦であるの
に対して、プローブカードの平坦性は十分でないため、
バンプの先端は同一の平面上に位置しないことが多い。
このため、半導体ウェハの直径が大きくなり半導体チッ
プの数が多くなると、プローブカードのすべてのバンプ
と半導体チップのすべての検査用電極とが確実に接続さ
れないという第２の問題がある。
【００１６】前記に鑑み、本発明は、低コストにバンプ
の先端面に均一な凹凸を形成することができ、これによ
り、半導体チップの検査用電極の表面酸化膜が確実に破
れるようにすることを第１の目的とし、プローブカード
のすべてのバンプの先端を同一の平面上に位置させ、こ
れにより、プローブカードのすべてのバンプと半導体チ
ップのすべての検査用電極とが確実に接続されるように
することを第２の目的とする。
【００１７】
【課題を解決するための手段】前記の第１の目的を達成
するため、第１のプローブカードの製造方法は、バンプ
よりも硬い材料よりなる凹凸部を有する基板にバンプの
先端面を押し付けることにより、バンプの先端面に凹凸
を形成するものである。
【００１８】具体的には、本発明に係る第１のプローブ
カードの製造方法は、半導体ウェハ上に形成された半導
体チップの電気特性を検査するためのプローブカードの
製造方法を対象とし、配線基板の表面に、半導体チップ
の検査用電極と接続されるバンプを形成する工程と、バ
ンプの先端面に、バンプよりも硬い材料よりなりバンプ
の径の半分以下の径の凸部又は凹部を有する表面層が形
成された押圧用基板を押しつけることにより、バンプの
先端面に凹凸部を形成する工程とを備えている。
【００１９】第１のプローブカードの製造方法におい
て、押圧用基板の表面層は、押圧用基板の表面にＮｉ、
Ｒｈ、Ｐｄ若しくはＷよりなる金属粒子又はセラミック
ス若しくはＳｉＯ2 よりなる粒子をメッキ法で付着する
ことにより形成されていることが好ましい。
【００２０】
【００２１】第１のプローブカードの製造方法は、先端
面に凹凸部が形成されたバンプの表面に、該バンプより
も硬い金属よりなるメッキ層を形成する工程をさらに備
えていることが好ましい。
【００２２】第１のプローブカードの製造方法における
バンプの先端面に凹凸部を形成する工程において、バン
プの先端面に押圧用基板を２回以上押しつけ、１回押し
付ける毎にバンプに接触する押圧用基板の位置を変える
ことが好ましい。
【００２３】前記の第２の目的を達成するため、第２の
プローブカードの製造方法は、バンプの先端が同一平面
上に位置するように層間絶縁膜を塑性変形させるもので
ある。
【００２４】具体的には、本発明に係る第２のプローブ
カードの製造方法は、半導体ウェハ上に形成された半導
体チップの電気特性を検査するためのプローブカードの
製造方法を対象とし、下層の金属配線と上層の金属電極
との間又は基材と金属電極との間に層間絶縁膜を有する
配線基板と、上層の金属電極と電気的に接続するように
形成され半導体チップの検査用電極と接続されるバンプ
とを、層間絶縁膜が軟化する温度で保持した状態で、バ
ンプの先端を平坦な基板に押し付けてバンプの先端を同
一平面上に位置させる工程を備えている。
【００２５】
【作用】第１のプローブカードの製造方法によると、バ
ンプよりも硬い材料よりなりバンプの径の半分以下の径
の凸部又は凹部を有する表面層をバンプの先端面に押し
つけるため、バンプの先端面には、押圧用基板の表面層
の凸部又は凹部が転写されるので、凹凸部が確実に形成
される。
【００２６】第１のプローブカードの製造方法におい
て、押圧用基板の表面層を、押圧用基板の表面にＮｉ、
Ｒｈ、Ｐｄ若しくはＷよりなる金属粒子又はセラミック
ス若しくはＳｉＯ2 よりなる粒子をメッキ法で付着する
ことにより形成すると、均一で且つ所望の大きさの径を
有する凹凸部を押圧用基板の表面に形成することができ
る。
【００２７】
【００２８】第１のプローブカードの製造方法が、先端
面に凹凸部が形成されたバンプの表面に、該バンプより
も硬い金属よりなるメッキ層を形成する工程を備えてい
ると、バンプ先端面の凹凸部は摩耗し難くなる。
【００２９】第１のプローブカードの製造方法における
バンプの先端面に凹凸部を形成する工程において、バン
プの先端面に押圧板を２回以上押しつけ、１回押し付け
る毎にバンプに接触する押圧用基板の位置を変えると、
均一で且つ所望の大きさの径を有する凹凸部をバンプの
先端に形成することができる。
【００３０】第２のプローブカードの製造方法による
と、バンプが形成された配線基板を層間絶縁膜が軟化す
る温度で保持した状態で、バンプの先端を平坦な基板に
押し付けるため、バンプの先端が同一平面上に位置する
ように層間絶縁膜は変形する。その後、フレキシブル基
板の温度を常温に戻すと、層間絶縁膜はバンプの先端が
同一平面上に位置する状態を保持して硬化する。この場
合、層間絶縁膜が軟化する温度はバーンインの温度より
も高いので、塑性変形した層間絶縁膜がバーンイン時に
再度変形することがないので、良好にバーンインを行な
うことができる。
【００３１】
【実施例】以下、図１及び図２を参照しながら本発明の
一実施例に係るプローブカードの製造方法について説明
する。
【００３２】まず、フレキシブル配線基板の表面に、半
導体チップの検査用電極と接続されるバンプを形成す
る。
【００３３】図１（ａ）に示すように、厚さ約１８μｍ
の銅箔１０の一面にポリイミド（又はポリイミド前躯
体）をキャスティングした後、ポリイミドを加熱して乾
燥及び硬化させてポリイミド層１１を形成する。硬化後
のポリイミド層１１の厚さは約２５μｍである。ポリイ
ミドの熱膨張率は銅の熱膨張率（１６×１０-6／℃）と
略同じであるので、銅箔１０及びポリイミド層１１より
なるフレキシブル基板１２の熱履歴による反りは少な
い。
【００３４】その後、図１（ｂ）に示すように、ポリイ
ミド層１１に直径約３０μｍのスルーホール１３を形成
する。その後、銅箔１０の他面にレジスト（図示は省略
している。）を塗布した後、銅箔１０にメッキ用電極の
一方を接続してＮｉの電気メッキを行なう。銅箔１０の
他面はレジストに覆われているためＮｉはメッキされな
い。メッキ層はスルーホール１３を埋めるように形成さ
れた後、ポリイミド層１１の表面に達すると、等方的に
拡がって半球状になり、直径約４５μｍのバンプ１４が
形成される。
【００３５】その後、銅箔１０の他面に塗布されたレジ
ストを除去した後、図１（ｃ）に示すように、周知の方
法により銅箔１０に対してエッチングを行なって回路パ
ターン１５を形成する。
【００３６】ここで、配線基板としては、前記フレキシ
ブル配線基板のほかに、その基材として、シリコン、ガ
ラス、セラミックス又はガラスエポキシ等を用いた配線
基板（以後、ハード基板と称する）を使用してもよい。
【００３７】次に、押圧用基板に凸部又は凹部を有する
表面部を形成する。
【００３８】例えば銅よりなる金属板の表面に電気メッ
キを施して、例えばＮｉよりなり粒径が１〜１０μｍ程
度のメッキ層を表面層として形成する。このメッキ層に
おけるＮｉ粒子の粒径については、メッキ液の添加剤及
び電流密度を変化させることにより制御可能である。す
なわち、通常、メッキにより生成させるＮｉの粒径を小
さくするため、例えばサッカリンのような添加剤が用い
られるが、その添加量を少なくするとＮｉの粒径が小さ
くなる。また、電流密度を低くすると粒径が小さくな
り、電流密度を高くすると粒径が大きくなる。従って、
メッキ液の添加剤及び電流密度を変化させることにより
１〜１０μｍ程度の粒径の粒子よりなるメッキ層を形成
することができる。
【００３９】図２はＮｉメッキの粒子の分布状態を示す
拡大写真を示しており、粒径が約５〜１０μｍの場合で
あって、粒子の分布が密で且つ均一になっている。
【００４０】尚、押圧用基板に凸部又は凹部を有する表
面層の形成方法については、電気メッキ法の代わりに、
板ガラスよりなる押圧用基板の表面を砂で擦って粒径が
１〜１０μｍ程度の凹凸部を形成してもよいし、押圧用
基板の表面に粒径が１〜１０μｍの粒子を均一に付着さ
せてもよい。
【００４１】次に、バンプ１４の先端面に押圧用基板の
表面層を押し当てて、バンプ１４の先端面に凹凸部を形
成する。
【００４２】図３（ａ）に示すように、フレキシブル基
板１２のバンプ１４に対して、金属板２０の表面に形成
された３〜１０μｍの粒径のメッキ層２１を押し付ける
ことにより、図３（ｂ）に示すように、バンプ１４の先
端面に凹凸部を形成する。
【００４３】このときの加圧力は、直径４０μｍのＡｕ
バンプの場合、１バンプ当たり５〜５０ｇで、できれば
１５〜２５ｇが好ましい。また、押し付け回数は、１回
でもほぼ目的の凹凸部を形成することができるが、２〜
３回繰り返し押し付けることにより、より均一さを満た
すことができる。複数回押し付ける場合には、１度押し
付ける毎に金属板２０の位置をずらし、バンプ１４が金
属板２０の表面に形成されたメッキ層２１の同一箇所に
当たらないようにすると良い。
【００４４】次に、バンプ１４の先端面にメッキ層より
なる表面保護膜を形成する。
【００４５】メッキの種類としては電解メッキ又は無電
解メッキのいずれでもよく、メッキ層を構成する金属材
料としてはＮｉよりも硬いＲｈ、Ｎｉ、Ｐｄ、Ｗ等が挙
げられ、メッキ層の厚さとしてはバンプ１４の先端面に
形成された凹凸部が隠れてしまわないように１μｍ以下
が好ましい。
【００４６】次に、シリコン、ガラス、セラミックス、
ガラスエポキシ等を基材に用いたハード基板及びバンプ
よりなるプローブカードの製造方法について説明する。
【００４７】ハード基板は、その平坦性が十分ではない
ため、レベリング（平坦化）を行なってから使用する。
通常、ハード基板の平坦度は、その基材や製法により異
なるが、基板の大きさに対して０．０１〜１％程度であ
って、１５０ｍｍ×１５０ｍｍの基板では数１０μｍ以
上の凹凸がある。また、バンプ高さのバラツキは、その
形成方法により異なるが、１５０ｍｍ×１５０ｍｍのエ
リアでは１〜５μｍ程度である。半導体ウェハが極めて
平坦であるのに対して、プローブカードが平坦とは言え
ないため、プローブカードのすべてのバンプと半導体チ
ップの検査用電極とが同時に確実に接続しないことがあ
る。そこで、両者を同時に確実に接続させるために、プ
ローブカードに対してレベリングを行なうものである。
【００４８】以下、図９を参照しながら、レベリングの
方法について説明する。
【００４９】まず、ガラス基板４１上に、金属配線４２
と、さらに層間絶縁膜４３を介して金属電極４４を形成
する。層間絶縁膜４３には、エポキシ樹脂、ポリイミド
樹脂等を用いる。
【００５０】次に、感光性レジスト等を使用して金属電
極４４の上にバンプ４５を形成する。このバンプ４５の
先端は、同一の平面上に位置せず、数１０μｍから数１
００μｍのバラツキを生じる。この主要因として、ガラ
ス基板４１の平坦度、層間絶縁膜４３の厚さのバラツキ
及びバンプ４５の高さのバラツキ等がある。
【００５１】ハード基板及びバンプよりなるプローブカ
ードを平坦な一対の基板４６により挟んだ状態で例えば
１８０℃程度に加熱する。このようにすると、プローブ
カードにおける下層の金属配線と上層の金属電極との間
又は基材と金属電極との間の層間絶縁膜が軟化して、バ
ンプの先端の位置は同一平面上に位置するようになる。
その後、プローブカードを常温まで冷却しても、層間絶
縁膜が塑性変形しているので、バンプの先端の位置は同
一平面上に位置したままである。
【００５２】以下、本発明を評価するために行なった評
価テストについて説明する。
【００５３】図４は、アルミニウム電極３０の表面に形
成されたアルミナ層３１に、先端面に凹凸部を有するバ
ンプ１４を押し付ける方法を示している。この場合の押
し付け荷重は、バンプ１個当たり１０ｇ程度である。
【００５４】図５は、従来の半球状のバンプをアルミニ
ウム電極に押し付けたときにアルミナ層に形成された圧
痕を示しており、アルミニウム電極には整った形状の窪
みが形成されており、アルミナ層は十分に破れてはいな
い。
【００５５】図６〜図７は、前記実施例により製造した
バンプをアルミニウム電極に押し付けたときにアルミナ
層に形成された圧痕を示しており、Ｎｏ．１〜Ｎｏ．６
のいずれのサンプルにおいても、アルミニウム電極には
複雑な形状の窪みが形成されており、アルミナ層は確実
に破れている。
【００５６】図８は、従来の半球状の直径４０μｍのバ
ンプ（図中においては半球状バンプと記載している。）
及び前記実施例により製造した直径４０μｍのバンプ
（図中においては凹凸状バンプと記載している。）をそ
れぞれアルミニウムよりなる厚さ１μｍの検査用電極に
バンプ１個当たり１０ｇの加圧力で押し付けた場合の接
触抵抗を測定したものである。尚、測定電流は１ｍＡで
ある。図８から明らかなように、前記実施例のバンプの
場合には従来例のバンプの場合に比べて接触抵抗が大き
く低減している。
【００５７】
【発明の効果】第１のプローブカードの製造方法による
と、押圧用基板の表面層に形成されているバンプの半分
以下の径の凸部又は凹部がバンプの先端面に転写される
ため、バンプの先端面には均一な凹凸部が形成されるの
で、プローブカードを半導体ウェハに押し付けると、半
導体チップのすべての検査用電極の表面酸化膜が確実に
破られる。このため、プローブカードのバンプと半導体
チップの検査用電極との良好な電気的接続が得られる。
【００５８】また、押圧用基板の表面層に形成された凹
部及び凸部はバンプよりも硬い材料により構成されてい
るため、１回の押し付けでは殆ど変形が見られず、１枚
の押圧用基板を繰り返し使用することができる。従っ
て、繰り返し使用することができる押圧用基板をバンプ
に押し付けるのみで、バンプの先端に均一な凹凸を形成
することができるので、プローブカードの低コスト化が
図れる。
【００５９】第１のプローブカードの製造方法におい
て、押圧用基板の表面層を、押圧用基板の表面にＮｉ、
Ｒｈ、Ｐｄ若しくはＷよりなる金属粒子又はセラミック
ス若しくはＳｉＯ2 よりなる粒子をメッキ法で付着する
ことにより形成すると、バンプの先端面に均一で所望の
大きさの凹凸部を形成できるので、半導体チップのすべ
ての検査用電極の表面酸化膜をより確実に破ることがで
きる。
【００６０】
【００６１】第１のプローブカードの製造方法が、先端
面に凹凸部が形成されたバンプの表面に、該バンプより
も硬い金属よりなるメッキ層を形成する工程を備えてい
ると、バンプ先端面の凹凸部は摩耗し難くなるので、プ
ローブカードのバンプの寿命が長くなる。
【００６２】第１のプローブカードの製造方法における
バンプの先端面に凹凸部を形成する工程において、バン
プの先端面に押圧板を２回以上押しつけ、１回押し付け
る毎にバンプに接触する押圧用基板の位置を変えると、
均一で且つ所望の大きさの径を有する凹凸部をバンプの
先端に形成することができるので、半導体チップのすべ
ての検査用電極の表面酸化膜をより確実に破ることがで
きる。
【００６３】第２のプローブカードの製造方法による
と、配線基板の層間絶縁膜はバンプの先端が同一平面上
に位置するように塑性変形しているため、プローブカー
ドのすべてのバンプと半導体チップのすべての検査用電
極とが確実に接続されるので、良好にバーンインを行な
うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るプローブカードの製造
方法の各工程を説明する断面図である。
【図２】前記一実施例に係るプローブカードの製造方法
において金属板の表面に形成されたＮｉ粒子よりなる薄
膜の写真である。
【図３】前記一実施例に係るプローブカードの製造方法
の各工程を説明する断面図である。
【図４】本発明を評価するために行なった評価テストの
方法を示す断面図である。
【図５】従来のプローブカードの製造方法により形成さ
れたバンプをアルミニウム電極に押し付けたときの圧痕
の形状を示す薄膜の写真である。
【図６】前記一実施例に係るプローブカードの製造方法
により形成されたバンプの表面の薄膜の写真、前記バン
プをアルミニウム電極に押し付けたときの圧痕の形状を
示す薄膜の写真及びそのスケッチである。
【図７】前記一実施例に係るプローブカードの製造方法
により形成されたバンプの表面の薄膜の写真、前記バン
プをアルミニウム電極に押し付けたときの圧痕の形状を
示す薄膜の写真及びそのスケッチである。
【図８】従来及び本発明の一実施例に係るプローブカー
ドの製造方法により形成されたバンプの形状と接触抵抗
との関係を示す図である。
【図９】前記一実施例に係るプローブカードの製造方法
の各工程を説明する断面図である。
【符号の説明】
１０ 銅箔 １１ ポリイミド層 １２ フレキシブル基板 １３ スルーホール １４ バンプ ２０ 金属板 ２１ メッキ層 ３０ アルミニウム電極 ３１ アルミナ層 ４１ ガラス基板 ４２ 金属配線 ４３ 層間絶縁膜 ４４ 金属電極 ４５ バンプ ４６ 基板
フロントページの続き (56)参考文献 特開 昭63−208237（ＪＰ，Ａ) 特開 平３−293742（ＪＰ，Ａ) 特開 平７−167912（ＪＰ，Ａ) 特開 平５−224228（ＪＰ，Ａ) 特開 平７−140168（ＪＰ，Ａ) 特開 平１−227444（ＪＰ，Ａ) 特開 平６−347480（ＪＰ，Ａ) 特開 平３−180769（ＪＰ，Ａ) 特開 平６−244253（ＪＰ，Ａ) 実開 昭62−34369（ＪＰ，Ｕ) 特公 平６−27748（ＪＰ，Ｂ２) 特公 平１−45029（ＪＰ，Ｂ２) 特許2553661（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01R 1/073 G01R 31/26

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウェハ上に形成された半導体チッ
    プの電気特性を検査するためのプローブカードの製造方
    法であって、 配線基板の表面に、前記半導体チップの検査用電極と接
    続されるバンプを形成する工程と、 前記バンプの先端面に、前記バンプよりも硬い材料より
    なり前記バンプの径の半分以下の径の凸部又は凹部を有
    する表面層が形成された押圧用基板を押しつけることに
    より、前記バンプの先端面に凹凸部を形成する工程とを
    備えていることを特徴とするプローブカードの製造方
    法。
  2. 【請求項２】 前記押圧用基板の表面層は、前記押圧用
    基板の表面にメッキ法で形成されていることを特徴とす
    る請求項１に記載のプローブカードの製造方法。
  3. 【請求項３】 前記押圧用基板の表面層は、前記押圧用
    基板の表面を砂で擦って形成されていることを特徴とす
    る請求項１に記載のプローブカードの製造方法。
  4. 【請求項４】 先端面に凹凸部が形成された前記バンプ
    の表面に、該バンプよりも硬い金属よりなるメッキ層を
    形成する工程を備えていることを特徴とする請求項１〜
    ３のいずれか１項に記載のプローブカードの製造方法。
  5. 【請求項５】 前記バンプの先端面に凹凸部を形成する
    工程において、前記バンプの先端面に前記押圧用基板を
    ２回以上押しつけ、１回押し付ける毎に前記バンプに接
    触する前記押圧用基板の位置を変えることを特徴とする
    請求項１〜４のいずれか１項に記載のプローブカードの
    製造方法。
JP7129054A 1995-04-28 1995-04-28 プローブカードの製造方法 Expired - Lifetime JP2796070B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7129054A JP2796070B2 (ja) 1995-04-28 1995-04-28 プローブカードの製造方法
KR1019960007109A KR0180579B1 (ko) 1995-04-28 1996-03-16 프로브카드의 제조방법
US08/638,038 US5829126A (en) 1995-04-28 1996-04-26 Method of manufacturing probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7129054A JP2796070B2 (ja) 1995-04-28 1995-04-28 プローブカードの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP23357897A Division JPH1090307A (ja) 1997-08-29 1997-08-29 プローブカードの製造方法

Publications (2)

Publication Number Publication Date
JPH08306749A JPH08306749A (ja) 1996-11-22
JP2796070B2 true JP2796070B2 (ja) 1998-09-10

Family

ID=14999952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7129054A Expired - Lifetime JP2796070B2 (ja) 1995-04-28 1995-04-28 プローブカードの製造方法

Country Status (3)

Country Link
US (1) US5829126A (ja)
JP (1) JP2796070B2 (ja)
KR (1) KR0180579B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
JPH10260224A (ja) 1997-03-19 1998-09-29 Fujitsu Ltd 半導体検査装置及びこれを用いた検査方法
US6281026B1 (en) * 1997-11-14 2001-08-28 Niigata Seimitsu Co., Ltd. Semiconductor device and method for manufacturing the same
JPH11326379A (ja) 1998-03-12 1999-11-26 Fujitsu Ltd 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
US6137297A (en) * 1999-01-06 2000-10-24 Vertest Systemsn Corp. Electronic test probe interface assembly and method of manufacture
JP2001004698A (ja) 1999-06-18 2001-01-12 Mitsubishi Electric Corp テスト用ソケット、及びその接触端子の製造方法、並びに電子機器あるいは半導体パッケージ
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
WO2001068311A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
US20020014702A1 (en) 2000-03-10 2002-02-07 Nazir Ahmad Packaging structure and method
US6780682B2 (en) * 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6737295B2 (en) 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
JP4723195B2 (ja) 2004-03-05 2011-07-13 株式会社オクテック プローブの製造方法
TWI368743B (en) * 2008-11-04 2012-07-21 King Yuan Electronics Co Ltd Probe card assembly and probes therein
US20170023617A1 (en) * 2015-06-10 2017-01-26 Translarity, Inc. Shaping of contact structures for semiconductor test, and associated systems and methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2553661B2 (ja) 1987-09-24 1996-11-13 キヤノン株式会社 微小プローグ及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3835381A (en) * 1969-02-14 1974-09-10 Tieco Inc Probe card including a multiplicity of probe contacts and methods of making
JPS6362245A (ja) * 1986-09-02 1988-03-18 Canon Inc ウエハプロ−バ
JPS63208237A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 半導体装置の測定装置
JPS6445029A (en) * 1987-08-14 1989-02-17 Seiko Epson Corp Operation panel
EP0355273B1 (en) * 1988-05-18 1994-08-03 Canon Kabushiki Kaisha Probe card, method for measuring part to be measured by use thereof and electrical circuit member
US5008614A (en) * 1988-10-11 1991-04-16 Hewlett-Packard Company TAB frame and process of testing same
JPH03180769A (ja) * 1989-12-11 1991-08-06 Kobe Steel Ltd 検査用触子
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
US5356661A (en) * 1990-11-21 1994-10-18 Sumitomo Electric Industries, Ltd. Heat transfer insulated parts and manufacturing method thereof
US5308729A (en) * 1992-04-30 1994-05-03 Lexmark International, Inc. Electrophotographic liquid developer with charge director
US5402077A (en) * 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JPH06347480A (ja) * 1993-06-04 1994-12-22 Nitto Denko Corp プローブ構造
JPH07140168A (ja) * 1993-11-19 1995-06-02 Mitsubishi Electric Corp 半導体用プローブ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2553661B2 (ja) 1987-09-24 1996-11-13 キヤノン株式会社 微小プローグ及びその製造方法

Also Published As

Publication number Publication date
KR960039248A (ko) 1996-11-21
KR0180579B1 (ko) 1999-04-15
JPH08306749A (ja) 1996-11-22
US5829126A (en) 1998-11-03

Similar Documents

Publication Publication Date Title
JP2796070B2 (ja) プローブカードの製造方法
JP3022312B2 (ja) プローブカードの製造方法
US6314641B1 (en) Interconnect for testing semiconductor components and method of fabrication
JP3123483B2 (ja) プローブカード及びプローブカード形成方法
US7332922B2 (en) Method for fabricating a structure for making contact with a device
JP2828410B2 (ja) プローブカード及び半導体チップの検査方法
US6722032B2 (en) Method of forming a structure for electronic devices contact locations
US7393773B2 (en) Method and apparatus for producing co-planar bonding pads on a substrate
JPH07221104A (ja) 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US20010054906A1 (en) Probe card and a method of manufacturing the same
KR20020037276A (ko) 접촉기, 접촉기의 제조 방법 및 접촉기를 사용한 프로브카드
JPH0529406A (ja) 半導体検査装置
JP4535494B2 (ja) 薄膜プローブシートの製造方法および半導体チップの検査方法
JP3108398B2 (ja) プローブカードの製造方法
JP3955795B2 (ja) 半導体装置の製造方法
JP2922486B2 (ja) プローブカード
JP2002124319A (ja) 異方導電性フィルムおよびそれを用いた半導体素子または電子部品の検査方法
JPH1090307A (ja) プローブカードの製造方法
JPH09297154A (ja) 半導体ウエハの検査方法
JP2842416B2 (ja) 半導体装置用ソケット
JP2001118994A (ja) 半導体装置
JPH11260871A (ja) プローブ装置
JP2002176082A (ja) 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
JPH0555327A (ja) 半導体素子のスクリーニング方法
JP3902294B2 (ja) コンタクトプローブおよびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080626

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100626

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100626

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110626

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 15

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

EXPY Cancellation because of completion of term
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350