KR0180579B1 - 프로브카드의 제조방법 - Google Patents
프로브카드의 제조방법 Download PDFInfo
- Publication number
- KR0180579B1 KR0180579B1 KR1019960007109A KR19960007109A KR0180579B1 KR 0180579 B1 KR0180579 B1 KR 0180579B1 KR 1019960007109 A KR1019960007109 A KR 1019960007109A KR 19960007109 A KR19960007109 A KR 19960007109A KR 0180579 B1 KR0180579 B1 KR 0180579B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- probe card
- pressing
- substrate
- forming
- Prior art date
Links
- 239000000523 sample Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000003825 pressing Methods 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 238000007747 plating Methods 0.000 claims abstract description 27
- 238000007689 inspection Methods 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 27
- 239000002245 particle Substances 0.000 claims description 20
- 239000002344 surface layer Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000000919 ceramic Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052703 rhodium Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 239000002923 metal particle Substances 0.000 claims description 2
- 229910052745 lead Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 24
- 229920001721 polyimide Polymers 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000011889 copper foil Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000012360 testing method Methods 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- CVHZOJJKTDOEJC-UHFFFAOYSA-N saccharin Chemical compound C1=CC=C2C(=O)NS(=O)(=O)C2=C1 CVHZOJJKTDOEJC-UHFFFAOYSA-N 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/06738—Geometry aspects related to tip portion
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
- H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
플렉시블 기판의 표면에 반도체칩의 검사용 전극과 접속되는 범프를 형성한다. 평탄한 금속판에 플렉시블 기판의 범프보다도 단단한 재료로 이루어지고 범프 직경의 반 이하 직경의 볼록부 또는 오목부를 가지는 도금층을 형성한다. 범프 선단면에 금속판의 도금층을 내리누름으로써 범프의 선단면에 요철부를 형성한다.
Description
제1도 (a)∼(c)는 본 발명의 일실시예에 관한 프로브카드의 제조방법의 각 공정을 설명하는 단면도.
제2도는 상기 일실시예에 관한 프로브카드의 제조방법에 있어서 금속판의 표면에 형성된 Ni입자로 이루어지는 박막의 사진.
제3도 (a), (b)는 상기 일실시예에 관한 프로브카드의 제조방법의 각 공정을 설명하는 단면도.
제4도는 본 발명을 평가하기 위하여 행한 평가 테스트의 방법을 나타내는 단면도.
제5도는 종래의 프로브카드의 제조방법에 의하여 형성된 범프를 알루미늄 전극에 내리눌렀을 때의 가압 흔적의 형상을 나타내는 박막의 사진.
제6도는 상기 일실시예에 관한 프로브카드의 제조방법에 의하여 형성된 범프의 표면 박막 사진, 상기 범프를 알루미늄 전극에 내리눌렀을 때의 가압흔적의 형상을 나타내는 박막 사진 및 그 스케치.
제7도는 상기 일실시예에 관한 프로브카드의 제조방법에 의하여 형성된 범프의 표면 박막 사진, 상기 범프를 알루미늄 전극에 내리눌렀을 때의 가압흔적의 형상을 나타내는 박막 사진 및 그 스케치.
제8도는 종래 및 본 발명의 일실시예에 관한 프로브카드의 제조방법에 의하여 형성된 범프의 형상과 접촉 저항과의 관계를 나타내는 도면.
제9도는 상기 일실시예에 관한 프로브카드의 제조방법의 각 공정을 설명하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 동박 11 : 폴리이미드층
13 : 스루홀 14 : 범프
15 : 회로패턴 20 : 금속판
21 : 도금층 41 : 유리기판
42 : 금속배선 43 : 층간절연막
44 : 금속전극
[발명의 배경]
본 발명은 반도체 웨이퍼상에 형성된 복수의 반도체칩의 집적회로를 웨이퍼 상태에서 일괄하여 검사하기 위한 프로브카드의 제조방법에 관한 것이다.
최근, 반도체 집적회로 장치 (이후, 반도체 장치로 칭한다)를 탑재한 전자기기의 소형화 및 저가격화의 진보는 놀랍고, 이에 따라 반도체 장치에 대한 소형화 및 저가격화의 요구가 강해지고 있다.
통상, 반도체 장치는 반도체칩과 리드 프레임 보딩 와이어에 따라 전기적으로 접속된 후, 반도체칩 및 리드프레임이 수지 또는 세라믹스에 의하여 밀봉된 상태에서 공급되고 프린트 기판에 실장된다. 그러나 전자기기의 소형화의 요구에서 반도체 장치를 반도체 웨이퍼로부터 잘라낸 그대로의 상태(이후, 이 상태의 반도체 장치를 베어칩이라고 칭한다)에서 회로 기판에 직접 실장하는 방법이 개발되고 품질이 보증된 베어칩을 저가격으로 공급하는 것이 요망되어지고 있다.
베어칩에 대하여 품질 보증을 행하기 위해서는 반도체 장치에 대하여 웨이퍼 상태에서 번인 등의 검사를 할 필요가 있다. 그러나 반도체 웨이퍼상에 형성되고 있는 복수의 베어칩에 대하여 1개 또는 수개씩 몇번이라도 나누어 검사를 행하는 것은 많은 시간을 요하기 때문에, 시간적으로도 코스트적으로도 현실적이지 않다.
그래서 모든 베어칩에 대하여 웨이퍼 상태에서 일괄하여 번인 등의 검사를 행하는 것이 요구된다.
베어칩에 대하여 웨이퍼 상태에서 일괄하여 검사를 행하기에는 반도체 웨이퍼상에 형성된 복수의 반도체칩의 검사 전극에 전원전압이나 신호를 동시에 인가하고 이 복수의 반도체칩을 동작시킬 필요가 있다. 이 때문에 보통이 아닌 많은(통상, 수천개 이상)의 프로브침을 가지는 프로브카드를 준비할 필요가 있지만 이와 같이 하기에는 종래의 바늘형의 프로브카드에서는 핑수의 점에서도 가격의 점에서도 대응할 수 없다.
그래서, 플렉시블 배선 기판상에 반도체칩의 검사용 전극과 접속되는 범프가 설치된 박막형의 프로브카드로 이루어지는 콘덕터가 제안되고 있다(닛토기보(日東技報)Vol.28, No.2(Oct. 1990 PP.57-62참조)
이하, 상기의 프로브카드의 제조방법 및 이 프로브카드를 이용하여 행하는 반도체 장치의 검사방법에 대하여 설명한다.
우선, 금속박의 표면에 절연층을 형성한 후, 이 절연층에 스루홀을 형성한 후, 금속박에 도금용 전극의 한쪽을 접속하여 전기 도금을 행한다. 도금층은 스루홀을 메꾸도록 진행한 후, 절연층의 표면까지 도달하면 이 표면에 등방적으로 확대하여 반구형상이 된다. 이 반구형상의 도금층이 검사용 범프이다. 그 후, 금속박에 대하여 에칭을 행하는 회로 패턴을 형성하여 프로브카드를 제조한다.
이어서, 프로브카드와 반도체 웨이퍼의 얼라인먼트를 행한 후, 프로브카드를 반도체 웨이퍼에 내리눌러서 프로브카드의 범프를 반도체칩의 검사용 전극에 접촉시켜 그 후, 범프에 전원전압이나 신호전압을 인가하여 반도체 장치의 검사를 행한다.
그런데 반도체칩의 검사용 전극은 통상 알루미늄 등의 산화하기 쉬운 금속에 의하여 형성되고 있기 때문에 검사용 전극의 표면은 알루미나 등의 표면 산화막에 따라 표현되고 있다. 그래서 프로브카드의 범프와 반도체칩의 검사용 전극과의 양호한 전기적 접속을 얻기 위하여 프로브카드를 반도체 웨이퍼에 대하여 누름하고 이 누름력에 따라 표면 산화막을 깨뜨릴 필요가 있다.
그러나 반도체 웨이퍼에 형성되는 반도체칩의 수가 많아져오면 프로브카드에 형성되는 범프의 수가 증가하고 범프 1개당 가해지는 누름력은 감소할 수밖에 없다. 이 때문에 표면 산화막을 범프에 따라 확실하게 깨뜨릴 수 없게 되고 범프와 검사용 전극과의 사이의 접촉저항에 불균일이 생긴다는 문제가 있다.
그래서 본건 발명자들은 범프와 검사용 전극과의 접촉 면적을 작게 함으로써 범프 1개당 가해지는 누름력이 일정해도 단위 접촉 면적당 하중이 커지고, 이로써 검사용 전극의 표면 산화막이 확실하게 깨지도록 하는 것을 고려하였다.
구체적으로는 단위 접촉 면적당 하중을 크게하기 위한 방책으로써 범프의 표면에 도금법에 의하여 요철을 형성하는 방법, 범프 표면에 에칭을 행하여 요철을 형성하는 방법, 범프 표면에 미세한 입자를 메꾸어 요철을 형성하는 방법 등을 고려하였다.
그러나 어느 방법에 의해서도 저코스트에 범프의 선단면에 군일한 요철을 형성할 수 없다는 제1의 문제가 있다.
또, 반도체 웨이퍼가 극히 평탄한 것에 대하여 프로브카드의 평탄성은 충분하지 않기 때문에 범프의 선단은 동일한 평면상에 위치하지 않는 것이 많다. 이 때문에 반도체 웨이퍼의 직경이 커지고 반도체칩의 수가 많아지면 프로브카드의 모든 범프와 반도체칩의 모든 검사용 전극이 확실하게 접속되지 않는다는 제2의 문제가 있다.
[발명의 개요]
본 발명은 상기 점들을 감안하여 저코스터에 범프의 선단면에 균일한 요철을 형성할 수 있고, 이로써 반도체칩의 검사용 전극의 표면 산화막이 확실하게 깨지도록 하는 것을 제1목적으로 하고, 프로브카드의 모든 범프의 선단을 동일한 평면상에 위치시켜 이로써 프로브카드의 모든 범프와 반도체칩의 모든 검사용 전극이 확실하게 접속되도록 하는 것을 제2목적으로 한다.
상기 제1목적을 달성하기 위하여, 본 발명에 관한 제1프로브카드의 제조 방법은 범프보다도 단단한 재료로 이루어지는 요철부를 가지는 기판에 범프의 선단면을 내리누름으로써 범프의 선단면에 요철을 형성하는 것이다.
구체적으로는 반도체 웨이퍼상에 형성된 반도체칩의 전기특성을 검사하기 위한 프로브카드의 제조방법은, 배선기판의 표면에 상기 반도체칩의 검사용 전극과 접속되는 범프를 형성하는 범프 형성공정과, 누름용 기판에 상기 범프보다도 단단한 재료로 이루어지고 상기 범프 직경의 반 이하의 직경의 볼록부 또는 오목부를 가지는 표면층을 형성하는 표면층 형성공정과 상기 범프의 선단면에 상기 누름용 기판의 표면층을 내리누름으로써 상기 범프의 선단면에 요철부를 형성하는 요철부 형성공정을 구비하고 있다.
제1프로브카드의 제조방법에서 범프보다도 단단한 재료로 이루어지고 범프직경이 반 이하의 직경의 볼록부 또는 오목부를 가지는 표면층을 범프의 선단면에 내리누르면 범프의 선단면에는 표면층의 볼록부 또는 오목부가 전사되므로 범프의 선단면에는 균일한 요철부가 형성된다. 이어서, 프로브카드를 반도체 웨이퍼에 내리누르면 반도체칩의 모든 검사용 전극의 표면 산화막은 선단면에 균일한 요철부가 형성된 범프에 따라 확실하게 깨지므로 프로브카드의 범프와 반도체칩의 검사용 전극과의 양호한 전기적 접속이 얻어진다.
또, 누름용 기판의 표면층에 형성된 오목부 및 볼록부는 범프보다도 단단한 재료에 의하여 구성되고 있기 때문에 1회의 내리누름으로는 거의 변형이 보여지지 않고 1장의 누름용 기판을 반복 사용할 수 있다. 따라서, 반복 사용할 수 있는 누름용 기판을 범프에 내리누르는 것만으로 범프의 선단에 균일한 요철을 형성할 수 있으므로 프로브카드의 저코스트화가 도모된다.
제1프로브카드의 제조방법에서 표면층 형성공정은 상기 누름용 기판의 표면에 도금법에 의하여 Ni, Rh, Pd 또는 W로 이루어지는 금속입자 또는 세라믹 또는 SiO₂로 이루어지는 입자를 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 범프의 선단면에 균일하게 원하는 크기의 요철부를 형성할 수 있으므로 반도체칩의 모든 검사용 전극의 표면 산화막을 보다 확실하게 깨뜨릴 수 있다.
제1프로브카드의 제조방법에서 표면층 형성공정은 상기 누름용 기판의 표면에 접착제에 의하여 Ni, Rh, Pd 또는 W로 이루어지는 입자를 고정하는 공정을 포함하는 것도 바람직하다.
이와 같이 하면, 범프의 선단면에 균일하게 원하는 크기의 요철부를 형성할 수 있으므로 반도체칩의 모든 검사용 전극의 표면 산화막을 보다 확실하게 깨뜨릴 수 있다.
제1프로브카드의 제조방법은 선단면에 요철부가 형성된 상기 범프의 표면에 이 범프보다도 단단한 금속으로 이루어지는 도금층을 형성하는 공정을 더욱 구비하고 있는 것이 바람직하다.
이와 같이 하면 범프 선단면의 요철부는 쉽게 마모하지 않으므로 프로브카드의 범프 수명은 길어진다.
제1프로브카드의 제조방법에서 요철부 형상공정은 상기 범프의 선단면에 상기 누름용 기판의 표면층을 2회 이상 내리누르는 공정을 포함하고 이 공정은 1회 내리누를 때마다 상기 범프에 접촉하는 상기 누름용 기판의 위치를 바꾸는 공정을 가지는 것이 바람직하다.
이와 같이 하면, 범프의 선단에 누름용 기판의 표면을 위치를 겹치지 않게 하면서 2회이상 내리누르기 때문에 균일하고 또는 원하는 크기의 직경을 가지는 요철부를 범프의 선단에 형성할 수 있으므로 반도체칩의 모든 검사용 전극의 표면 산화막을 보다 확실하게 깨뜨릴 수 있다.
상기 제2목적을 달성하기 위하여 본 발명에 관한 제 2 프로브카드의 제조방법은, 범프의 선단이 동일 평면상에 위치하도록 층간 절연막을 소성 변형시키는 것이다.
구체적으로는 반도체 웨이퍼상에 형성된 반도체칩의 전기 특성을 검사하기 위한 프로브카드의 제조방법은, 상기 반도체칩의 검사용 전극과 접속되는 범프를 하층의 금속배선과 상층의 금속배선과의 사이 또는 기재와 상기 금속 전극과의 사이에 층간 절연막을 가지는 배선 기판에 상기 범프와 상기 상층의 금속배선이 전기적으로 접속하도록 형성하는 공정과, 상기 범프가 형성된 상기 배선 기판을 상기 층간 절연막이 연화(軟化)하는 온도로 유지한 상태에서 상기 범프의 선단을 평탄한 기판에 내리눌러 상기 범프 선단을 동일 평면상에 위치시키는 공정을 구비하고 있다.
범프가 형성된 배선 기판을 층간 절연막이 연화하는 습도에서 보지한 상태에서 범프의 평탄한 기판에 내리누르면 범프의 선단이 동일 평면상에 위치하도록 층간 절연막은 변형한다. 그 후, 플렉시블 기판의 온도를 상온으로 되돌리면 층간 절연막은 범프의 선단이 동일 평면상에 위치하는 상태를 보지하여 경화한다. 이 경우, 층간 절연막이 연화하는 온도는 번인의 온도보다도 높으므로 소성 변형한층간 절연막이 번인시에 재도 변형하는 것이 아니므로 양호하게 번인을 행할 수 있다.
[실시예]
이하, 제1도 및 제2도를 참조하면서 본 발명의 일실시예에 관한 프로브카드의 제조방법에 대하여 설명한다.우선 플렉시블 배선기판의 표면에 반도체칩의 검사용 전극과 접속되는 범프를 형성한다. 제1도 (a)에 나타내는 바와 같이, 두께 18㎛의 동박(10)의 일면에 폴리이미드(또는 폴리이미드 전체)를 캐스팅한 후, 폴리이미드를 가열하여 건조 및 경화시켜 폴리이미드층(11)을 형성한다. 연화후의 폴리이미드층(11)의 두께는 약 25㎛이다. 폴리이미드의 열팽창률은 동의 열팽창률(16×10-6/℃)과 거의 같으므로 동박(10) 및 폴리이미드층(11)로 이루어지는 플렉시블 기판(12)의 열이력에 의한 휘어짐은 적다.
그 후, 제1도 (b)에 나타내는 바와 같이, 폴리이미드층(11)에 직경 약 30㎛의 스루 홀(13)을 형성한다. 그 후, 동박(10)의 타면에 레지스트(도시는 생략하고 있다)를 도포한 후, 동박(10)에 도금용 전극의 한편을 접속하여 Ni의 전기 도금을 행한다. 동박(10)의 타면은 레지스트에 표현되어지고 있기 때문에 Ni는 도금되지 않는다. 도금층은 스루홀(13)을 메꾸도록 형성된 후, 폴리이미드층(11)의 표면에 도달하면 등방적으로 확대하여 반구형상이 되고 직경 약 45m의 범프(14)가 형성된다.
그 후, 동박(10)의 타면에 도포된 레지스트를 제거한 후, 제1도(c)에 나타내는 바와 같이, 주기의 방법에 의하여 동박(10)에 대하여 에칭을 행하여 회로패턴(15)를 형성한다.
여기에서 배선기판으로서는 상기 플렉시블 배선기판외에 그 기재로서 실리콘, 유리, 세라믹스 또는 유리에폭시 등을 이용한 배선기판(이후, 하드기판으로 칭한다)을 사용하여도 좋다.
이어서, 누름용 기판에 볼록부 또는 오목부를 가지는 표면부를 형성한다.
예를들면, 동으로 이루어지는 금속판의 표면에 전기 도금을 실시하여, 예를들면 Ni로 이루어지고 직경이 1∼10㎛정도의 도금층을 표면층으로써 형성한다. 이 도금층의 Ni입자의 입자직경에 대하여서는 도금액의 첨가제 및 전류밀도를 변화시킴으로써 제어가능하다. 즉, 통상 도금에 의하여 생성시키는 Ni의 입자직경을 작게 하기 위하여, 예를 들면 사카린과 같은 첨가제가 이용되고 있지만 그 첨가량을 적게하면 Ni의 입자직경이 작아진다. 또, 전류밀도를 낮게하면 입자직경이 작아지고, 전류밀도를 높게하면 입자직경이 커진다. 따라서, 도금액의 첨가제 및 전류밀도를 변화시킴으로써 1∼10㎛정도의 입자직경 입자로 이루어지는 도금층을 형성할 수 있다.
제2도는 Ni도금의 입자 분포 형상을 나타내는 확대사진을 나타내고 있고 입자직경이 약5∼10㎛의 경우로서, 입자의 분포가 조밀하고 균일하게 되어 있다.
또한, 누름용 기판에 볼록부 또는 오목부를 가지는 표면층의 형성방법에 대하여서는 전기 도금법 대신에, 판유리로 이루어지는 누름용 기판의 표면을 모래로 문질러 입자직경이 1∼10㎛정도의 요철부를 형성해도 되고, 누름용 기판의 표면에 입자직경이 1∼10㎛의 입자를 균일하게 부착시켜도 좋다. 이어서, 범프 14의 선단면에 누름용 기판의 표면층을 꽉눌러 범프(14)의 선단면에 요철부를 형성한다.
제3도 (a)에 나타내는 바와 같이, 플렉시블 기판(12)의 범프(14)에 대하여 금속판(20)의 표면에 형성된 3∼10㎛의 입자직경의 도금층(21)을 내리누름으로써, 제3도(b)에 나타내는 바와 같이, 범프(14)의 선단면에 요철부를 형성한다.
이 때의 가압력은 직경 40㎛의 Au범프의 경우, 1범프당 5∼50g이고 가능하면 15∼25g이 바람직하다. 또, 강압회수는 1회라도 거의 목적의 요철부를 형성할 수 있지만 2∼3회 반복하여 내리누름으로써 보다 균일함을 만족시킬 수 있다. 여러회 내리누를 경우에는 1번 내리누를 때마다 금속판(20)의 위치를 어긋나게 하고, 범프(14)가 금속판(20)의 표면에 형성된 도금층(21)의 동일 개소에 닿지 않도록 하면 된다.
이어서, 범프(14)의 선단면에 도금층으로 이루어지는 표면 보호막을 형성한 도금의 종류로서는 전해 도금 또는 무전해 도금의 어느 것이라도 좋고, 도금층을 구성하는 금속재료로서는 Ni보다도 단단한 Rh, Ni, Pd, W 등을 들 수 있고 도금층의 두께로서는 범프(14)의 선단면에 형성된 요철부가 숨어버리지 않도록 1㎛이하가 바람직하다.
이어서 실리콘, 유리, 세라믹스, 유리 에폭시 등을 기재로 이용한 하드 기판 및 범프로 이루어지는 프로브카드의 제조방법에 대하여 설명한다.
하드기판은 그 펑탄성이 충분하지 않기 때문에 레벨링(평탄화)을 행하고나서 사용한다. 통상, 하드기판의 평탄도는 그 기재나 제법에 의하여 다르지만 기판의 크기에 대하여 0.01∼1%정도이고 150mm×150mm의 기판에서는 수 10㎛이상의 요철이 있다. 또, 범프 높이의 불균일은 그 형성방법에 의하여 다르지만, 150mm×150mm의 영역에서는 1∼5㎛정도이다. 반도체 웨이퍼가 극히 평탄한 것에 대하여 프로브카드가 평탄하다고는 할 수 없기 때문에, 프로브카드의 모든 범프와 반도체칩의 검사용 전극이 동시에 확실하게 접속하지 않는 일이 있다. 그래서, 양자를 동시에 확실하게 접속시키기 위해 프로브카드에 대하여 레벨링을 행하는 것이다.
이하, 제9도를 참조하면서 레벨링 방법에 대하여 설명한다.
우선, 유리기판(41)상에 금속배선(42)과, 층간 절연막(43)을 통하여 금속전극(44)를 형성한다. 층간 절연막(43)에는 에폭시 수지, 폴리이미드 수지 등을 이용한다.
이어서, 감광성 레지스트 등을 사용하여 금속전극(44)상에 범프(45)를 형성한다. 이 범프(45)의 선단은 동일한 평면상에 위치시키지 않고, 수 10㎛으로부터 100㎛의 불균일을 발생시킨다. 이 주요인으로서, 유리기판(41)의 평탄도, 층간 절연막(43)의 두께 불균일 및 범프(45)의 두께 불균일등이 있다.
하드기판 및 범프로 이루어지는 프로브카드를 평탄한 일대의 기판에 의하여 끼운 상태에서, 예를들면 180℃정도로 가열한다. 이와 같이 하면, 프로브 카드에서의 하층 금속배선과 상층 금속배선과의 사이 또는 기재와 금속전극과의 사이의 층간 절연막이 연화하여 범프 선단의 위치는 동일 평면상에 위치하도록 된다. 그후, 프로브카드를 상온까지 냉각하여도 층간 절연막이 소성변형하고 있기 때문에 범프 선단의 위치는 동일 평탄상에 위치한 대로이다.
이하, 본 발명을 평가하기 위하여 행한 평가 테스트에 대하여 설명한다.
제4도는 알루미늄 전극(30)의 표면에 형성된 알루미나층(31)에 선단면에 요철부를 가지는 범프(14)를 내리누르는 방법을 나타내고 있다. 이 경우의 내리누르는 하중은 범프 1개당 10g정도이다.
제5도는 종래 반구상의 범프를 알루미늄 전극에 내리눌렀을 때에 알루미나층에 형성된 가압흔적을 나타내고 있고, 알루미늄 전극에는 정돈된 형상의 홈이 형성되어 있고 알루미나층은 충분하게 깨뜨려져 있지 않다.
제6도∼제7도는 상기 실시예에 의하여 제조한 범프를 알루미늄 전극에 내리눌렀을 때에 알루미나층에 형성된 가압흔적을 나타내고 있고, No. 1∼No. 6의 어느 샘플에 있어서도 알루미늄 전극에는 복잡한 형상의 홈이 형성되어 있고 알루미나층은 확실하게 깨뜨려지고 있다.
제8도는 종래 반구상의 직경 40㎛의 범프(도면중에서는 반구상 범프로 기재하고 있다) 및 상기 실시예에 의하여 제조한 직경 40㎛의 범프(도면중에서는 요철형상 범프로 기재하고 있다)를 각각 알루미늄으로 이루어지는 두께 1㎛의 검사용 전극에 범프 1개당 10g의 가압력으로 내리누른 경우의 접촉저항을 측정한 것이다. 또한, 측정 전류는 1mA이다. 제8도에서 밝혀진 바와 같이, 상기 실시예의 범프의 경우에는 종래예의 범프의 경우에 비하여 접촉저항이 크게 저감하고 있다.
Claims (6)
- 반도체 웨이퍼상에 형성된 반도체칩의 전기특성을 검사하기 위한 프로브카드의 제조방법은, 배선 기판의 표면에 상기 반도체칩의 검사용 전극과 접속되는 범프를 형성하는 범프 형성공정과, 누름용 기판에 상기 범프보다도 단단한 재료로 이루어지고 상기 범프 직경의 반 이하의 직경의 볼록부 또는 오목부를 가지는 표면층을 형성하는 표면층 형성 공정과, 상기 범프의 선단면에 상기 누름용 기판의 표면층을 내리누름으로써 상기 범프의 선단면에 요철부를 형성하는 요철부 형성공정을 구비하고 있는 것을 특징으로 하는 프로브카드의 제조방법.
- 제1항에 있어서, 상기 요철부 형성공정은 상기 누름용 기판의 표면에 도금법에 의하여 Ni, Rh, Pb 또는 W로 일어지는 금속입자 또는 세라믹스 또는 SiO₂로 이루어지는 입자를 형성하는 공정을 포함하는 것을 특징으로 하는 프로브카드의 제조방법.
- 제1항에 있어서, 상기 표면층 형성공정은, 상기 누름용 기판의 표면에 접착제에 의하여 Ni, Rh, Pd 또는 W로 이루어지는 입자를 고정하는 공정을 포함하는 것을 특징으로 하는 프로브카드의 제조방법.
- 제1항에 있어서, 선단면에 요철부가 형성된 상기 범프의 표면에 상기 범프보다도 단단한 금속으로 이루어지는 도금층을 형성하는 공정을 더욱 구비하고 있는 것을 특징으로 하는 프로브카드의 제조방법.
- 제1항에 있어서, 상기 요철부 형성공정은, 상기 범프의 선단면에 상기 누름용 기판의 표면층을 2회이상 내리누르는 공정을 포함하고 이 공정은 1회 내리누를 때마다 상기 범프에 접촉하는 상기 누름용 기판의 위치를 바꾸는 공정을 가지는 것을 특징으로 하는 프로브카드의 제조 방법.
- 반도체 웨이퍼상에 형성된 반도체칩의 전기특성을 검사하기 위한 프로브카드의 제조방법은, 상기 반도체칩의 검사용 전극과 접속되는 범프를, 하층의 금속배선과 상층의 금속전극과의 사이 또는 기재와 상기 금속전극과의 사이에 층간절연막을 가지는 배선기판에 상기 범프와 상기 상층의 금속전극이 전기적으로 접속하도록 형성하는 공정파, 상기 범프가 형성된 상기 배선기판을 상기 층간절연막이 연화하는 온도로 유지한 상태에서 상기 범프의 선단을 평탄한 기판에 내리눌러 상기 범프의 선단을 동일 평면상에 위치시키는 공정을 구비하고 있는 프로브카드의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-129054 | 1995-04-28 | ||
| JP7129054A JP2796070B2 (ja) | 1995-04-28 | 1995-04-28 | プローブカードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039248A KR960039248A (ko) | 1996-11-21 |
| KR0180579B1 true KR0180579B1 (ko) | 1999-04-15 |
Family
ID=14999952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960007109A KR0180579B1 (ko) | 1995-04-28 | 1996-03-16 | 프로브카드의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5829126A (ko) |
| JP (1) | JP2796070B2 (ko) |
| KR (1) | KR0180579B1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
| US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
| JPH10260224A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体検査装置及びこれを用いた検査方法 |
| US6281026B1 (en) * | 1997-11-14 | 2001-08-28 | Niigata Seimitsu Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JPH11326379A (ja) | 1998-03-12 | 1999-11-26 | Fujitsu Ltd | 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置 |
| US6137297A (en) * | 1999-01-06 | 2000-10-24 | Vertest Systemsn Corp. | Electronic test probe interface assembly and method of manufacture |
| JP2001004698A (ja) | 1999-06-18 | 2001-01-12 | Mitsubishi Electric Corp | テスト用ソケット、及びその接触端子の製造方法、並びに電子機器あるいは半導体パッケージ |
| US10388626B2 (en) * | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
| EP1264520A4 (en) * | 2000-03-10 | 2007-02-28 | Chippac Inc | PACKAGING STRUCTURE AND METHOD |
| EP1278612B1 (en) | 2000-03-10 | 2010-02-24 | Chippac, Inc. | Flip chip Interconnection structure and method of obtaining the same |
| US6737295B2 (en) | 2001-02-27 | 2004-05-18 | Chippac, Inc. | Chip scale package with flip chip interconnect |
| US6780682B2 (en) * | 2001-02-27 | 2004-08-24 | Chippac, Inc. | Process for precise encapsulation of flip chip interconnects |
| US6940178B2 (en) * | 2001-02-27 | 2005-09-06 | Chippac, Inc. | Self-coplanarity bumping shape for flip chip |
| JP4723195B2 (ja) | 2004-03-05 | 2011-07-13 | 株式会社オクテック | プローブの製造方法 |
| TWI368743B (en) * | 2008-11-04 | 2012-07-21 | King Yuan Electronics Co Ltd | Probe card assembly and probes therein |
| US20170023617A1 (en) * | 2015-06-10 | 2017-01-26 | Translarity, Inc. | Shaping of contact structures for semiconductor test, and associated systems and methods |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3835381A (en) * | 1969-02-14 | 1974-09-10 | Tieco Inc | Probe card including a multiplicity of probe contacts and methods of making |
| JPS6362245A (ja) * | 1986-09-02 | 1988-03-18 | Canon Inc | ウエハプロ−バ |
| JPS63208237A (ja) * | 1987-02-25 | 1988-08-29 | Hitachi Ltd | 半導体装置の測定装置 |
| JPS6445029A (en) * | 1987-08-14 | 1989-02-17 | Seiko Epson Corp | Operation panel |
| JP2553661B2 (ja) | 1987-09-24 | 1996-11-13 | キヤノン株式会社 | 微小プローグ及びその製造方法 |
| EP0355273B1 (en) * | 1988-05-18 | 1994-08-03 | Canon Kabushiki Kaisha | Probe card, method for measuring part to be measured by use thereof and electrical circuit member |
| US5008614A (en) * | 1988-10-11 | 1991-04-16 | Hewlett-Packard Company | TAB frame and process of testing same |
| JPH03180769A (ja) * | 1989-12-11 | 1991-08-06 | Kobe Steel Ltd | 検査用触子 |
| US5083697A (en) * | 1990-02-14 | 1992-01-28 | Difrancesco Louis | Particle-enhanced joining of metal surfaces |
| US5471151A (en) * | 1990-02-14 | 1995-11-28 | Particle Interconnect, Inc. | Electrical interconnect using particle enhanced joining of metal surfaces |
| US5356661A (en) * | 1990-11-21 | 1994-10-18 | Sumitomo Electric Industries, Ltd. | Heat transfer insulated parts and manufacturing method thereof |
| US5308729A (en) * | 1992-04-30 | 1994-05-03 | Lexmark International, Inc. | Electrophotographic liquid developer with charge director |
| US5402077A (en) * | 1992-11-20 | 1995-03-28 | Micromodule Systems, Inc. | Bare die carrier |
| US5545589A (en) * | 1993-01-28 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device |
| JPH06347480A (ja) * | 1993-06-04 | 1994-12-22 | Nitto Denko Corp | プローブ構造 |
| JPH07140168A (ja) * | 1993-11-19 | 1995-06-02 | Mitsubishi Electric Corp | 半導体用プローブ |
-
1995
- 1995-04-28 JP JP7129054A patent/JP2796070B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-16 KR KR1019960007109A patent/KR0180579B1/ko not_active IP Right Cessation
- 1996-04-26 US US08/638,038 patent/US5829126A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5829126A (en) | 1998-11-03 |
| KR960039248A (ko) | 1996-11-21 |
| JP2796070B2 (ja) | 1998-09-10 |
| JPH08306749A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0180579B1 (ko) | 프로브카드의 제조방법 | |
| US7409762B2 (en) | Method for fabricating an interconnect for semiconductor components | |
| JP3022312B2 (ja) | プローブカードの製造方法 | |
| US7393773B2 (en) | Method and apparatus for producing co-planar bonding pads on a substrate | |
| US6774654B2 (en) | Semiconductor-device inspecting apparatus and a method for manufacturing the same | |
| KR20010086060A (ko) | 상승된 접촉 요소를 구비한 웨이퍼를 탐침 검사하기 위한탐침 카드 | |
| JP2010514218A (ja) | コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法 | |
| JP2001284421A (ja) | コンタクトストラクチャ | |
| JPH07221104A (ja) | 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法 | |
| KR100300758B1 (ko) | 반도체장치와 그 제조방법 | |
| US6525551B1 (en) | Probe structures for testing electrical interconnections to integrated circuit electronic devices | |
| JP2002124319A (ja) | 異方導電性フィルムおよびそれを用いた半導体素子または電子部品の検査方法 | |
| JP3108398B2 (ja) | プローブカードの製造方法 | |
| JP2004015030A (ja) | 半導体装置の製造方法 | |
| JP4071768B2 (ja) | ホール形成基板及びその製造方法並びにウェハ一括コンタクトボード | |
| JPH09297154A (ja) | 半導体ウエハの検査方法 | |
| JP2002176082A (ja) | 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法 | |
| JPH1090307A (ja) | プローブカードの製造方法 | |
| JP2003084040A (ja) | 半導体検査装置の製造方法および半導体検査装置 | |
| KR960000219B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US20210173003A1 (en) | Probe apparatus | |
| JP2900240B2 (ja) | 異方性導電シートの製造方法 | |
| JP3128200B2 (ja) | 電子回路基板の検査方法 | |
| JP3596499B2 (ja) | 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法 | |
| JPH10132854A (ja) | コンタクタ及びコンタクタの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131119 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141117 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 18 |
|
| EXPY | Expiration of term |