JPH08220140A - プローブカードの製造方法及びプローブカード - Google Patents

プローブカードの製造方法及びプローブカード

Info

Publication number
JPH08220140A
JPH08220140A JP7050445A JP5044595A JPH08220140A JP H08220140 A JPH08220140 A JP H08220140A JP 7050445 A JP7050445 A JP 7050445A JP 5044595 A JP5044595 A JP 5044595A JP H08220140 A JPH08220140 A JP H08220140A
Authority
JP
Japan
Prior art keywords
substrate
probe card
conductive
manufacturing
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7050445A
Other languages
English (en)
Other versions
JP2691875B2 (ja
Inventor
Masao Okubo
昌男 大久保
Hiroshi Iwata
浩 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP7050445A priority Critical patent/JP2691875B2/ja
Publication of JPH08220140A publication Critical patent/JPH08220140A/ja
Application granted granted Critical
Publication of JP2691875B2 publication Critical patent/JP2691875B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 微細化、高密度化が進行した半導体集積回路
の電気的諸特性の測定にも対応することができるように
する。 【構成】 基板200と、基板200に形成された配線
要素である配線パターン220等と、基板200の裏面
に配線パターン220等に電気的に接続して形成された
導電性突起211とを有するプローブカードであって、
導電性突起211は、先端が尖った錐型に形成されてい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSIチップ等の半導
体集積回路の電気的諸特性の測定に用いられるプローブ
カードと製造方法とに関する。
【0002】
【従来の技術】従来のプローブカードを図6を参照しつ
つ説明する。LSIチップ610の電気的諸特性の測定
を行うプローブカードは、絶縁性を有する合成樹脂から
なる基板300と、この基板300に取り付けられたリ
ング330と、中腹部がリング330の傾斜面331に
取り付けられた複数本のプローブ100とを有してお
り、プローブ100の後端部は基板300に形成された
パターン配線310にスルーホール311等を介して電
気的に接続されている。なお、基板300には、前記パ
ターン配線310が接続されたコネクタ320が設けら
れている。かかるプローブカードは、可動テーブル80
0に取付ネジ811で固定的に取り付けられる。
【0003】一方、測定対象物であるLSIチップ61
0は、個々のLSIチップ610にブレーキングする以
前のウエハ600として固定テーブル650に真空吸着
されている。そして、前記プローブ100の先端の接触
部110を各LSIチップ610の電極パッド611に
接触させることによって、図外のプローバにより各LS
Iチップ610の電気的諸特性を測定するのである。
【0004】
【発明が解決しようとする課題】前記プローブは、一般
に直径が0.1ミリ〜0.3ミリ程度、先端部の直径が
0.03ミリ〜0.065ミリ程度の極細のタングステ
ン針であり、少ないものでも1個のプローブカードに数
十本、多いものになると数千本も使用される。そして、
各プローブの間隔はLSIチップの微細化、高密度化が
進行するとともに縮小していく傾向にある。ここで、プ
ローブの配置には種々の手法があるが、究極的には熟練
者の手作業によって行われている。従って、現在以上に
LSIチップの微細化等が進行すると、熟練者といえど
もプローブの配置作業は不可能になると考えられてい
る。
【0005】本発明は上記事情に鑑みて創案されたもの
で、熟練者の手作業ではなく半導体集積回路等の製造に
利用されている微細加工技術でプローブに相当するもの
を形成することより、現在以上に微細化、高密度化が進
行したLSIチップの電気的諸特性の測定にも対応する
ことができるプローブカードと、その製造方法とを提供
することを目的としている。
【0006】
【課題を解決するための手段】本発明に係るプローブカ
ードの製造方法は、基板と、この基板に形成された配線
要素と、前記基板の裏面に前記配線要素に電気的に接続
して形成された導電性突起とを有するプローブカードの
製造方法であって、前記導電性突起は、微細加工手段に
より測定対象物の電極パッドの配置パターンに対応して
形成するようにしている。
【0007】また、前記導電性突起は、スパッター手法
により測定対象物の電極パッドの配置パターンに対応し
て形成される。
【0008】また、前記導電性突起は、他の転写用基板
に測定対象物の電極パッドの配置パターンに対応して予
め形成された導電性バンプを基板に転写することにより
形成される。
【0009】また、導電性突起は、導電性細線の先端を
略球状に形成し、当該球状の先端を測定対象物の電極パ
ッドの配置パターンに対応する位置に固着するととも
に、導電性細線を切断することによって形成される。
【0010】さらに、前記導電性突起は、先端が尖った
錐型に形成されている。
【0011】一方、本発明に係るプローブカードは、基
板と、この基板に形成された配線要素と、前記基板の裏
面に前記配線要素に電気的に接続して形成された導電性
突起とを有しており、前記導電性突起は、先端が尖った
錐型に形成されている。
【0012】また、このプローブカードは、前記基板に
対して表面から圧力を加える加圧手段を有している。
【0013】
【実施例】図1は本発明の一実施例に係るプローブカー
ドの概略的断面図、図2及び図3はこのプローブカード
の導電性突起を形成する手順を説明する概略的断面図、
図4及び図5は本発明の他の実施例に係るプローブカー
ドの概略的断面図である。
【0014】本実施例に係るプローブカードは、基板2
00と、この基板200に形成された配線要素と、前記
基板200の裏面に前記配線要素に電気的に接続して形
成された導電性突起211とを有しており、前記導電性
突起211は、微細加工手段により測定対象物であるL
SIチップ610の電極パッド611の配置パターンに
対応して形成されている。
【0015】前記基板200はある程度の弾力性を有す
る銅箔張積層基板からなり、その裏面には配線要素であ
る配線パターン220が形成されている。また、この基
板200の表面には、基板200に貫通されたスルーホ
ール230(配線要素の一部を構成している。)で前記
配線パターン220と電気的に接続される端子221が
形成されている。
【0016】前記配線パターン220は、その終端がL
SIチップ610の電極パッド611の配置パターンに
対応するように形成されている。
【0017】一方、前記配線パターン220の終端には
導電性突起211が形成されている。この導電性突起2
11は、LSIチップ610の電極パッド611に接触
する部分であって、先端が尖った錐型に形成されてい
る。
【0018】かかる導電性突起211は以下のような微
細加工技術によって製造される。すなわち、基板200
となる銅箔張積層基板に表面(基板200では裏面に相
当する)にフォトレジストを塗布し、所定の配線パター
ン220やスルーホール230等の配線要素を描画した
マスクを用いて露光する。この際、配線パターン220
の終端は導電性突起211が形成される部分であるの
で、配線パターン220の他の部分より若干大きいラン
ド222となっている。
【0019】露光工程の後、塗布したフォトレジストに
適合した現像工程及びエッチング工程を行って、基板2
00に配線パターン220等を形成する。
【0020】また、スルーホール230に相当する部分
は孔を開けて、その内面をメタライズすることにより配
線パターン200とスルーホール230とを電気的に接
続する。
【0021】さらに、基板200の表面側では上述した
のと同様にしてスルーホール230と電気的に接続され
たランド221を形成する。
【0022】このように、表裏両面に配線要素が形成さ
れた基板200をメタル・スパッター装置に入れ、導電
性突起211を形成するためのスパッター工程を実施す
る。すなわち、基板200をスパッター源に対して30
°程度傾け、当該基板200に形成されている前記ラン
ド222の上方にスパッターを遮るマスクを設置し、こ
の状態で基板200を回転させながらシリコンをスパッ
ターするのである。ここで、マスクは形成すべき導電性
突起211の底面積より若干大きな孔が開設されてお
り、当該孔が前記ランド222とスパッター源との間に
位置するようにセットされる。このようなマスクを用い
たスパッター工程により、先端が尖った略円錐形の導電
性突起211がランド222の上に形成される。かかる
円錐形の導電性突起211は、基底部の直径50〜50
0ミクロン、先端部の直径10〜50ミクロン、高さ約
10〜800ミクロン程度とする。
【0023】この円錐形の導電性突起211にイリデュ
ームの電気メッキを施すとともに、配線パターン220
やランド221に酸化防止処理を施す。これで導電性突
起211を有する基板200が完成する。
【0024】かかる基板200は、図1に示すように、
ガラス繊維強化エポキシ系樹脂からなるマザーボード5
00に取り付けられる。かかるマザーボード500は、
開口530を有しており、当該開口530の周囲に前記
基板200を取り付けるための略リング状の基板保持部
材540が取り付けられている。また、このマザーボー
ド500の表面側には配線パターン510や端子520
が形成されるとともに、これらと接続されたIC、抵
抗、コンデンサー等の電子部品512が搭載されてい
る。
【0025】さらに、当該マザーボード500には、前
記配線パターン510と電気的に接続されたスルーホー
ル511が開設されている。かかるスルーホール511
は、前記基板保持部材540に取り付けられた基板20
0のランド221の真上に位置するように設定されてい
る。従って、このスルーホール511は、いわゆるポゴ
ピン411によって前記ランド221と電気的に接続さ
れている。従って、前記導電性突起211は、ランド2
22、配線パターン220、スルーホール230、ラン
ド221、ポゴピン411、スルーホール511、配線
パターン510、電子部品512の順で端子520と電
気的に接続されることになる。
【0026】なお、マザーボード500に取り付けられ
た基板200は、前記開口530を介してその表面が覗
けるようになっている。
【0027】このように形成されたマザーボード500
は、4隅に開設されたネジ孔550と、このネジ孔55
0に挿入される取付ネジ811とによって可動テーブル
800に取り付けられる。
【0028】上述した実施例では、導電性突起211は
スパッター工程で形成されたが、本発明がこれに限定さ
れるわけではない。以下に図2を参照して以下に述べる
ような手法でも形成することができる。
【0029】まず、単結晶のシリコンウエハ(結晶方位
100)を転写用基板700とし、当該転写用基板70
0の表面に酸化膜710を形成する(図2(A)参
照)。この酸化膜710は、湿分を有する水蒸気流中で
加熱することによって形成する。前記酸化膜710の表
面にフォトレジスト720を塗布し、電極パッド611
の配置パターンに対応した孔が開口されたマスクを用い
て露光工程、現像工程を行い、フォトレジスト720に
開口721を形成する(図2(B)参照)。なお、マス
クの孔は正方形に設定しておく。
【0030】次に、エッチング工程を行う。このエッチ
ング工程では、弗酸エッチングを行って酸化膜710に
マスクの孔に対応した、すなわち開口721に対応した
孔711を開設する(図2(C)参照)。この後、フォ
トレジスト720をプラズマ・アッシャーなどを用いて
除去する。
【0031】そして、さらにアルカリ性のエッチング
液、例えばヒドラジン、苛性カリ、EPW(エチレンジ
アミン−ピロカテコール)水溶液を用いて酸化膜710
の下層のシリコンウエハである転写用基板700にエッ
チングを施す。このようなエッチングを行うと、結晶軸
方向により、エッチング速度が異なる異方性エッチング
が行われる。すなわち、垂直方向(100面)のエッチ
ング速度は側面方向のエッチング速度より遅いため、結
果として斜め方向の面(111面)が現れる。従って、
転写用基板700に正方形の孔を底面とする先端の尖っ
た略逆ピラミッド形状の孔701が開設されることにな
る(図2(D)参照)。
【0032】このようにして形成された略逆ピラミッド
形状の孔に電気メッキ方法によってイリデュームメッキ
を施し、さらに導電性の金属をCVD方法等の蒸着によ
って充填し、転写用基板700をエッチング除去する。
すると、転写用基板700には、表面にマスクの孔に相
当する底部を露出した略逆ピラミッド形状の導電性突起
211となる転写用バンプ730が形成されることにな
る(図2(E)参照)。
【0033】次に、導電性バンプ730を基板200に
転写する。まず、基板200のランド222にクリーム
半田ペースト (図示省略) を印刷等で塗布し、略逆ピラ
ミッド形状の導電性バンプ730の底部を基板200の
ランド222に密着させる(図2(F)参照)。その
後、加熱炉中でクリーム半田ペーストをリフローさせ
て、ランド222に導電性バンプ730を溶着させる
(図2(G)参照)そして、転写用基板700を基板2
00から取り外せば、先端が尖った略逆ピラミッド形状
の導電性バンプ730が基板200に転写され、導電性
突起211となる。
【0034】また、導電性突起211は、上述したよう
なスパッター手法や、転写手法でも形成するだけでな
く、以下に述べるような手法でも形成することができ
る。
【0035】この方法では、いわゆるワイヤボンディン
グ装置を流用する。ワイヤボンディング装置とは、LS
Iチップの電極パッドと、リードフレームとを導電性細
線(アルミニウム細線や金線等が用いられることが多
い)で電気的に接続する装置であって、図3に示すよう
に、導電性細線900を電極パッドとリードフレームと
の間で引っ張るキャピラリ910と、このキャピラリ9
10の先端から出ている導電性細線900の先端を略球
体状に形成するための球体化手段 (図示省略) と、前記
キャピラリ910を電極パッドとリードフレームとの間
で移動させる移動機構 (図示省略) とを有している。な
お、このワイヤボンディング装置を流用して導電性突起
211を形成する方法では、キャピラリ910は電極パ
ッドとリードフレームとの間のように大きな距離を移動
する必要はない。
【0036】この方法によって導電性突起211を形成
する場合にも上述したのと同様の基板200を使用す
る。
【0037】まず、キャピラリ910の先端から供給さ
れた導電性細線900の先端を放電装置やトーチ等の球
体化手段で略球体状に形成する(図3(A)参照)。そ
の後、球体化された導電性細線900の先端を基板20
0のランド222に押しつける。すると、図3(B)に
示すように、球体化された導電性細線900の先端をラ
ンド222に超音波併用の熱圧着で固着する。従って、
球体化された部分は上面及び下面が平坦に変形する。
【0038】次いで、キャピラリ910を図3(C)に
示すようなループ状の軌跡で移動させる。すなわち、キ
ャピラリ910を若干引き上げた後、水平方向にランド
222から遠ざかる方向に若干移動させ、さらに若干上
方向に引き上げる。そして、キャピラリ910を先程と
は逆の水平方向に移動させる。この水平方向の移動で
は、ランド222を通り過ぎるように行う。さらに、キ
ャピラリ910を若干下降させた後、ランド222の中
心側に水平方向に移動させ、さらに下降させる。
【0039】すると、導電性細線900が、上下方向に
若干潰れた球体状のものの上で括れる(図3(D)参
照)。この状態で導電性細線900を切断すると、切断
部が、図3(E)に示すように尖った形状に形成され
る。
【0040】このままでは、硬度が不足するので、全体
をイリデューム或いはロディウムのような硬い金属で被
覆することにより導電性突起211として使用すること
ができるようになる。
【0041】導電性突起211を有する基板200を用
いたプローブカードは、可動テーブル800にマザーボ
ード500を介して取り付けられ、マザーボード500
ごとX−Y−Z方向に移動させられる。そして、固定テ
ーブル650に真空吸着されているウエハ600の一部
である各LSIチップ610の電極パッド611に導電
性突起211が接触することにより、図外のプローバへ
と接続され、各LSIチップ610の電気的諸特性が測
定される。
【0042】次に、図4を参照しつつ他の実施例に係る
プローブカードについて説明する。このプローブカード
は、基板200と、この基板200に形成された配線要
素である配線パターン220等と、前記基板200の裏
面に前記配線パターン220等に電気的に接続して形成
された先端が尖った錐型の導電性突起211とを有する
プローブカードであって、前記基板200に対して表面
から圧力を加える加圧手段950を有している。
【0043】基板200は、上述したのと同様のもので
あり、上述したいずれかの方法で導電性突起211がL
SIチップ610の電極パッド611の配置パターンに
対応して形成されている。
【0044】このプローブカードが上述したものと異な
る点は、加圧手段950である。この加圧手段950
は、基板200の表面に接する部分のみが開放された加
圧部材951と、この加圧部材951に高圧の流体を供
給する流体供給部 (図示省略)とを有している。
【0045】前記加圧部材951は、略逆薄皿状に形成
されており、開放された部分が基板200の裏面に接し
ている。すなわち、この加圧部材951と基板200と
の間は気密室952になっているのである。また、この
気密室952には供給管953を介して流体供給部が接
続されており、この流体供給部からの高圧の流体(コス
ト、メンテナンス等の観点からは高圧空気が最も使用し
やすい。)が供給されることによって基板200の表面
側の圧力が高くなるようになっている。
【0046】ここで、加圧部材951の略逆薄皿状に形
成された部分をクリアするために、基板200とマザー
ボード500との間を接続する略リング状の基板保持部
材540は、図1に示すものよりも背高に形成されてい
る。
【0047】このプローブカードは、基板200、マザ
ーボード500或いは可動テーブル800等は図1に示
したものと同様であるので詳細な説明は省略する。
【0048】このプローブカードを使用する場合には、
基板200の導電性突起211を各LSIチップ610
の電極パッド611に接触させた後、流体供給部から気
密室952に高圧空気を供給して気密室952内部の圧
力を適度に高める。すると、基板200はLSIチップ
610側に膨らむから、この膨らみによって電極パッド
611に対する導電性突起211の接触をより確実なも
のとすることができる。
【0049】また、加圧手段950として上述したもの
に限定されず、例えば、図6に示すように、風船のよう
な気密袋体955を開口530を介して基板200の表
面側に密着させ、蓋体956で当該気密袋体955をカ
バーするようにしたものであってもよい。
【0050】また、ピエゾ素子を基板200の表面側に
当接させ、当該ピエゾ素子に通電することよって基板2
00をLSIチップ610側に変位させるようにしても
よい。
【0051】なお、基板200とマザーボード500と
の間の電気的接続は、いわゆるポゴピン411で行うと
して説明したが、本発明がこれに限定されるわけではな
い。例えば、絶縁性ゴム等の合成樹脂材の内部に導電性
パターンを交互に埋め込んだ異方性導電ゴムのような他
の接続手段であってもよい。この異方性導電ゴムでは、
単に基板200とマザーボード500との間で、両者の
配線要素に接触するように挟み込むだげでよいので非常
に製造が簡素化される。もちろん、通常の配線であって
もよい。
【0052】
【発明の効果】本発明に係るプローブカードの製造方法
は、基板と、この基板に形成された配線要素と、前記基
板の裏面に前記配線要素に電気的に接続して形成された
導電性突起とを有するプローブカードの製造方法であっ
て、前記導電性突起は、微細加工手段により測定対象物
の電極パッドの配置パターンに対応して形成するように
している。
【0053】このため、より微細化、高密度化した測定
対象物であるLSIチップ等の半導体集積回路の電気的
諸特性の測定を行うことができるプローブカードを製造
することができる。
【0054】この導電性突起を形成する微細加工技術と
しては、スパッター手法や、他の転写用基板に測定対象
物の電極パッドの配置パターンに対応して予め形成され
た導電性バンプを基板に転写する手法や、導電性細線の
先端を略球状に形成し、当該球状の先端を測定対象物の
電極パッドの配置パターンに対応する位置に固着すると
ともに、導電性細線を切断することによって形成する手
法等がある。
【0055】いずれの手法も、現在半導体集積回路の製
造に一般的に用いられている手法であるので、従来から
ある製造設備を流用することによって導電性突起を形成
することができる。従って、新たな設備投資をすること
なく、より微細化、高密度化した半導体集積回路のため
のプローブカードを比較的容易に製造することが可能と
なる。
【0056】さらに、前記導電性突起は、先端が尖った
錐型に形成されている。このため、測定対象物であるL
SIチップ等の半導体集積回路の電極パッドに一点で接
触するので、余計な接触抵抗等が生じないので、正確な
電気的諸特性の測定が可能となるプローブカードとする
ことができる。
【0057】一方、本発明に係るプローブカードは、基
板と、この基板に形成された配線要素と、前記基板の裏
面に前記配線要素に電気的に接続して形成された導電性
突起とを有しており、前記導電性突起は、先端が尖った
錐型に形成されている。従って、測定対象物であるLS
Iチップ等の半導体集積回路の電極パッドに一点で接触
するので、余計な接触抵抗等が生じないので、正確な電
気的諸特性の測定が可能となる。
【0058】また、このプローブカードは、前記基板に
対して表面から圧力を加える加圧手段を有している。こ
のため、導電性突起と電極パッドとの間の圧力を所定の
値に容易に設定することができ、正確な電気的諸特性の
測定が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るプローブカードの概略
的断面図である。
【図2】このプローブカードの導電性突起を形成する手
順を説明する概略的断面図である。
【図3】このプローブカードの導電性突起を形成する手
順を説明する概略的断面図である。
【図4】本発明の他の実施例に係るプローブカードの概
略的断面図である。
【図5】本発明の他の実施例に係るプローブカードの概
略的断面図である。
【図6】従来のプローブカードの概略的断面図である。
【符号の説明】
200 基板 220 配線パターン(配線要素) 211 導電性突起 610 LSIチップ 611 電極パッド

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板と、この基板に形成された配線要素
    と、前記基板の裏面に前記配線要素に電気的に接続して
    形成された導電性突起とを有するプローブカードの製造
    方法において、前記導電性突起は、微細加工手段により
    測定対象物の電極パッドの配置パターンに対応して形成
    することを特徴とするプローブカードの製造方法。
  2. 【請求項2】 基板と、この基板に形成された配線要素
    と、前記基板の裏面に前記配線要素に電気的に接続して
    形成された導電性突起とを有するプローブカードの製造
    方法において、前記導電性突起は、スパッター手法によ
    り測定対象物の電極パッドの配置パターンに対応して形
    成することを特徴とするプローブカードの製造方法。
  3. 【請求項3】 基板と、この基板に形成された配線要素
    と、前記基板の裏面に前記配線要素に電気的に接続して
    形成された導電性突起とを有するプローブカードの製造
    方法において、前記導電性突起は、他の転写用基板に測
    定対象物の電極パッドの配置パターンに対応して予め形
    成された導電性バンプを基板に転写することにより形成
    することを特徴とするプローブカードの製造方法。
  4. 【請求項4】 基板と、この基板に形成された配線要素
    と、前記基板の裏面に前記配線要素に電気的に接続して
    形成された導電性突起とを有するプローブカードの製造
    方法において、前記導電性突起は、導電性細線の先端を
    略球状に形成し、当該球状の先端を測定対象物の電極パ
    ッドの配置パターンに対応する位置に固着するととも
    に、導電性細線を切断することによって形成することを
    特徴とするプローブカードの製造方法。
  5. 【請求項5】 前記導電性突起は、先端が尖った錐型で
    あることを特徴とする請求項1、2、3又は4記載のプ
    ローブカードの製造方法。
  6. 【請求項6】 基板と、この基板に形成された配線要素
    と、前記基板の裏面に前記配線要素に電気的に接続して
    形成された導電性突起とを有するプローブカードにおい
    て、前記導電性突起は、先端が尖った錐型であることを
    特徴とするプローブカード。
  7. 【請求項7】 請求項6記載のプローブカードにおい
    て、前記基板に対して表面から圧力を加える加圧手段を
    具備したことを特徴とするプローブカード。
JP7050445A 1995-02-14 1995-02-14 プローブカード及びそれに用いられるプローブの製造方法 Expired - Fee Related JP2691875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7050445A JP2691875B2 (ja) 1995-02-14 1995-02-14 プローブカード及びそれに用いられるプローブの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7050445A JP2691875B2 (ja) 1995-02-14 1995-02-14 プローブカード及びそれに用いられるプローブの製造方法

Publications (2)

Publication Number Publication Date
JPH08220140A true JPH08220140A (ja) 1996-08-30
JP2691875B2 JP2691875B2 (ja) 1997-12-17

Family

ID=12859066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7050445A Expired - Fee Related JP2691875B2 (ja) 1995-02-14 1995-02-14 プローブカード及びそれに用いられるプローブの製造方法

Country Status (1)

Country Link
JP (1) JP2691875B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048147A1 (fr) * 1998-03-19 1999-09-23 Hitachi, Ltd. Procede pour fabriquer un dispositif semiconducteur
JP2001281268A (ja) * 2000-01-24 2001-10-10 Tokyo Electron Ltd プローブの製造方法並びにプローブの取付方法及びプローブの取付装置
US6307392B1 (en) 1997-10-28 2001-10-23 Nec Corporation Probe card and method of forming a probe card
JP2002050662A (ja) * 2000-07-31 2002-02-15 Fujitsu Ltd 半導体基板試験装置および半導体基板試験方法
US6555764B1 (en) 1998-03-12 2003-04-29 Fujitsu Limited Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
US6680536B2 (en) 2001-03-28 2004-01-20 Yamaha Corporation Probe unit having resilient metal leads
US6759258B2 (en) 1997-05-09 2004-07-06 Renesas Technology Corp. Connection device and test system
JP2010151560A (ja) * 2008-12-25 2010-07-08 Japan Electronic Materials Corp プローブカード

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326538A (ja) * 1991-04-25 1992-11-16 Canon Inc 微小プローブの製造方法
JPH05226430A (ja) * 1992-02-10 1993-09-03 Nitto Denko Corp プローブカード構造体およびその製法
JPH06230036A (ja) * 1993-02-05 1994-08-19 Mega Chips:Kk プローブ基板,その製造方法,およびその使用方法
JPH06313775A (ja) * 1993-04-30 1994-11-08 Fresh Quest Corp テスト用コンタクトピンの製造方法
JPH08184612A (ja) * 1994-12-28 1996-07-16 Yamaichi Electron Co Ltd 半導体ウェハの検査装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326538A (ja) * 1991-04-25 1992-11-16 Canon Inc 微小プローブの製造方法
JPH05226430A (ja) * 1992-02-10 1993-09-03 Nitto Denko Corp プローブカード構造体およびその製法
JPH06230036A (ja) * 1993-02-05 1994-08-19 Mega Chips:Kk プローブ基板,その製造方法,およびその使用方法
JPH06313775A (ja) * 1993-04-30 1994-11-08 Fresh Quest Corp テスト用コンタクトピンの製造方法
JPH08184612A (ja) * 1994-12-28 1996-07-16 Yamaichi Electron Co Ltd 半導体ウェハの検査装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759258B2 (en) 1997-05-09 2004-07-06 Renesas Technology Corp. Connection device and test system
US7285430B2 (en) 1997-05-09 2007-10-23 Hitachi, Ltd. Connection device and test system
US7541202B2 (en) 1997-05-09 2009-06-02 Renesas Technology Corp. Connection device and test system
US6307392B1 (en) 1997-10-28 2001-10-23 Nec Corporation Probe card and method of forming a probe card
US6555764B1 (en) 1998-03-12 2003-04-29 Fujitsu Limited Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
US7174629B2 (en) 1998-03-12 2007-02-13 Fujitsu Limited Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
WO1999048147A1 (fr) * 1998-03-19 1999-09-23 Hitachi, Ltd. Procede pour fabriquer un dispositif semiconducteur
CN1299344C (zh) * 1998-03-19 2007-02-07 株式会社日立制作所 半导体器件的测试设备
JP2001281268A (ja) * 2000-01-24 2001-10-10 Tokyo Electron Ltd プローブの製造方法並びにプローブの取付方法及びプローブの取付装置
JP2002050662A (ja) * 2000-07-31 2002-02-15 Fujitsu Ltd 半導体基板試験装置および半導体基板試験方法
US6680536B2 (en) 2001-03-28 2004-01-20 Yamaha Corporation Probe unit having resilient metal leads
JP2010151560A (ja) * 2008-12-25 2010-07-08 Japan Electronic Materials Corp プローブカード

Also Published As

Publication number Publication date
JP2691875B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
KR100430208B1 (ko) 시험조립체
US6876212B2 (en) Methods and structures for electronic probing arrays
US6499216B1 (en) Methods and structures for electronic probing arrays
US6184053B1 (en) Method of making microelectronic spring contact elements
KR101293348B1 (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
JP3343549B2 (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
JP3386077B2 (ja) プローブカード・アセンブリ及びキット、及びそれらを用いる方法
US6314641B1 (en) Interconnect for testing semiconductor components and method of fabrication
US6952054B2 (en) Semiconductor package having interconnect with conductive members
US5828226A (en) Probe card assembly for high density integrated circuits
US6107109A (en) Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6741085B1 (en) Contact carriers (tiles) for populating larger substrates with spring contacts
US6436802B1 (en) Method of producing contact structure
JP2001091539A (ja) マイクロファブリケーションで形成するコンタクトストラクチャ
JP2001284421A (ja) コンタクトストラクチャ
JPH07221104A (ja) 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
KR20020014677A (ko) 프로브 및 프로브 카드와 프로브의 제조 방법
JPH08220140A (ja) プローブカードの製造方法及びプローブカード
US20020140096A1 (en) Method and structure for ex-situ polymer stud grid array contact formation
US7579269B2 (en) Microelectronic spring contact elements
JPH05267393A (ja) 半導体装置及びその製造方法
US20030094962A1 (en) Dual plane probe card assembly and method of manufacture
JP3761479B2 (ja) 半導体装置およびその製造方法
KR20010076322A (ko) 접촉 돌기를 구비한 접촉 구조물
JPH09297154A (ja) 半導体ウエハの検査方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees