JP2010151560A

JP2010151560A - プローブカード

Info

Publication number: JP2010151560A
Application number: JP2008328951A
Authority: JP
Inventors: Mitsuo Nakamura; 光夫中村; Masataka Kawai; 優孝河井; Tomoyuki Tsuji; 知之辻
Original assignee: Japan Electronic Materials Corp
Current assignee: Japan Electronic Materials Corp
Priority date: 2008-12-25
Filing date: 2008-12-25
Publication date: 2010-07-08

Abstract

【課題】受動素子を用いて半導体検査時の信号波形の乱れを抑制し、等長配線が可能なプローブカードを提供する。
【解決手段】プローブカード１であって、グランド用プローブ３とグランド用外部端子１０の接続は、上記グランド用外部端子が外部端子用スルーホール６と接続され、上記グランド用プローブと接続されたプローブ用スルーホール５、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線８によって接続することによって行われ、信号用プローブ２と信号用外部端子９の接続は、上記信号用外部端子が受動素子１１を介して外部端子用スルーホールと接続され、上記受動素子を介して上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線７によって接続することによって行われる。
【選択図】図１

Description

本発明は、受動素子を信号用配線に接続させたプローブカードに関する。

ＬＳＩチップなどの半導体の電気的諸特性の測定に用いるプローブカードに搭載されるプローブとして、カンチレバー形状のプローブや垂直型プローブなどが用いられている。

上記プローブカードを用いた半導体の検査時に、オーバーシュートあるいはアンダーシュートが発生して信号波形が乱れる場合があり、正確な検査を行うことができない場合があった。

このような、信号波形の乱れを防止するために、特許文献１に記載されているような、パフォーマンスボードとプローブカード間の信号伝達を中継するワイヤリングケーブル機構を用いたものがある。
特開平６−２９４８１８号公報

しかしながら、従来のプローブカードでは、十分に信号波形の乱れを抑制することができないという問題、あるいは構造が複雑で等長配線を行うことが難しいという問題があった。

そこで、本発明はこのような従来の課題を解決するために、受動素子を用いて半導体検査時の信号波形の乱れを抑制し、基板上のスルーホールを少なくし、等長配線が可能なプローブカードを提供することを目的とする。

本発明のプローブカードは、複数の信号用プローブとグランド用プローブ、および、外部のテスタに接続される信号用外部端子とグランド用外部端子が設けられた基板とを備えるプローブカードであって、上記信号用プローブと上記信号用外部端子、および上記グランド用プローブと上記グランド用外部端子は、それぞれ電気的に接続されており、上記グランド用プローブと上記グランド用外部端子の接続は、上記グランド用外部端子が外部端子用スルーホールと接続され、上記グランド用プローブと接続されたプローブ用スルーホールと、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線によって接続することによって行われ、上記信号用プローブと上記信号用外部端子の接続は、上記信号用外部端子が受動素子を介して外部端子用スルーホールと接続され、上記受動素子を介して上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線によって接続することによって行われることを特徴とする。

また、上記信号用外部端子と上記グランド用外部端子が上記基板の表面に複数配置されており、上記信号用外部端子と上記グランド用外部端子の間に上記受動素子を配置する。

あるいは、上記受動素子を上記基板内に埋め込み、上記信号用配線の途中に設けることもできる。

さらに、上記受動素子として、抵抗、コンデンサ、ダイオード、インダクタのいずれかを用いる。

本発明のプローブカードは、複数の信号用プローブとグランド用プローブ、および、外部のテスタに接続される信号用外部端子とグランド用外部端子が設けられた基板とを備えるプローブカードであって、上記信号用プローブと上記信号用外部端子、および上記グランド用プローブと上記グランド用外部端子は、それぞれ電気的に接続されており、上記グランド用プローブと上記グランド用外部端子の接続は、上記グランド用外部端子が外部端子用スルーホールと接続され、上記グランド用プローブと接続されたプローブ用スルーホールと、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線によって接続することによって行われ、上記信号用プローブと上記信号用外部端子の接続は、上記信号用外部端子が受動素子を介して外部端子用スルーホールと接続され、上記受動素子を介して上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線によって接続することによって行われることにより、半導体の検査時の信号波形が乱れを抑制することが可能となり、さらに、基板上のスルーホールを少なくできるので、配線収納率が向上し、さらに、等長配線が可能となり、電気特性が優れたプローブカードを実現できる。

また、上記信号用外部端子と上記グランド用外部端子が上記基板の表面に複数配置されており、上記信号用外部端子と上記グランド用外部端子の間に上記受動素子を配置することにより、部品実装領域の制約を解消し、基板上のスペースを有効活用することが可能となる。

あるいは、上記受動素子を上記基板内の上記信号用配線の途中に設けることによって、基板上のスペースをさらに増やすことも可能である。

本発明のプローブカードについて図面を用いて以下に詳細に説明する。図１に示すのが本発明の第１の実施形態のプローブカード１の概略断面図である。

図１に示すように、本発明の第１の実施形態のプローブカード１は、複数のカンチレバー型の信号用プローブ２とグランド用プローブ３、および上記信号用プローブ２と上記グランド用プローブ３が設けられた基板４を備える。上記基板４には外部に配置されるテスタ１３のポゴピン１４と接触して接続される信号用外部端子９とグランド用外部端子１０が設けられる。

テスタ１３とプローブカード１は図１の状態では離れているが、測定時にはテスタ１３が下降して、ポゴピン１４に信号用外部端子９とグランド用外部端子１０が接触する。なお、ここでは外部端子９，１０を備えた基板４に信号用プローブ２とグランド用プローブ３を直接設けた例が示されているが、信号用プローブ２とグランド用プローブ３を別の基板に設けたプローブカードも考えられる。別の基板を設ける場合には、プローブが設けられた基板は外部端子９，１０を備えた基板４とコンタクトピンなどで接続される。

上記信号用プローブ２と上記信号用外部端子９が電気的に接続され、上記グランド用プローブ３と上記グランド用外部端子１０も電気的に接続される。これらの接続には、上記基板４内部に設けられた信号用配線７、グランド用配線８、プローブ用スルーホール５、外部端子用スルーホール６が用いられる。なお、外部端子用スルーホール６は、基板４を貫通している必要はない。基板４の中間層に設けられた信号用配線７またはグランド用配線８と接続されるような深さまで形成されていれば良い。

まずは、上記グランド用プローブ３の接続について詳しく説明する。上記グランド用プローブ３は、プローブ用スルーホール５に接続された状態で上記基板４に接合され、上記グランド用外部端子１０は上記外部端子用スルーホール６と接続される。そして、上記グランド用プローブ３と接続されたプローブ用スルーホール５と、上記グランド用外部端子１０と接続された上記外部端子用スルーホール６とを上記基板４内部に設けたグランド用配線８によって接続する。このようにして、プローブカード１において上記グランド用プローブ３と上記グランド用外部端子１０が電気的に接続され、外部に配置されるテスタ１３のポゴピン１４とグランド用外部端子１０が接触することで、上記グランド用プローブ３は外部のテスタ１３と接続される。

次に、上記信号用プローブ２の接続について詳しく説明する。上記信号用プローブ２は、上記グランド用プローブ３と同様に、プローブ用スルーホール５に接続された状態で上記基板４に接合される。上記信号用外部端子９は直接上記外部端子用スルーホール６と接続されるのではなく、受動素子であるダンピング抵抗１１を介して上記外部端子用スルーホール６と接続する。

本実施形態では、上記信号用外部端子９と上記信号用配線７の間に上記ダンピング抵抗１１を配置する構造としている。図２は上記信号用外部端子９と上記グランド用外部端子１０の平面配置図であり、図２に示すように、斜線丸で表示されている上記信号用外部端子９と白丸で表示されている上記グランド用外部端子１０が基板４上に複数個配置されているが、これらの外部端子９，１０の間に生じた空きスペースに上記ダンピング抵抗１１を配置している。そして、上記信号用外部端子９と上記ダンピング抵抗１１を接続し、上記ダンピング抵抗１１を上記外部端子用スルーホール６と接続する。図２に記載されている右端の直線は、基板４の外周を表しており、上記外部端子９，１０は基板４の周縁を囲むようにドーナツ状に配置されている。

さらに、上述のように上記ダンピング抵抗１１を介して上記信号用外部端子９と接続された外部端子用スルーホール６と、上記信号用プローブ２と接続された上記プローブ用スルーホール５とを上記基板４内部に設けた信号用配線７によって接続する。このようにして、プローブカード１において上記信号用プローブ２と上記信号用外部端子９が電気的に接続され、外部に配置されるテスタ１３のポゴピン１４と信号用外部端子９が接触することで、上記信号用プローブ２は外部のテスタ１３と接続される。上記ダンピング抵抗１１としては、例えば、０６０３と呼ばれるサイズ（０．６ｍｍ×０．３ｍｍ）の抵抗を用いる。

上記ダンピング抵抗１１のような受動素子を用いることで信号波形の乱れを防止し、さらに、受動素子であるダンピング抵抗１１を信号用配線７の途中ではなく、信号用外部端子９に隣接して配置し、上記信号用外部端子９と外部端子用スルーホール６の間に上記ダンピング抵抗１１を接続することで、従来と較べて、スルーホールを少なくすることができ、さらに、配線は１つのパタン配線ですむことから、部品実装領域の問題を解消し、配線収納率を向上させることができる。さらに、等長配線が可能となることで、より電気特性に優れたプローブカードが実現できる。

ここでは、受動素子としてダンピング抵抗を用いた場合について説明してきたが、その他に、信号波形を防止するために受動素子として抵抗、コンデンサ、ダイオード、インダクタから選択して用いることができる。その場合、ダンピング抵抗と同様に、他の受動素子を介して上記信号用外部端子９と外部端子用スルーホール６を接続することで、同じ効果を得ることが可能となる。

次に、第２の実施形態のプローブカード１’について図を用いて説明する。図３に示すのが第２の実施形態のプローブカード１’の概略断面図である。

図３に示すように、第２の実施形態のプローブカード１’は、第１の実施形態のプローブカード１と同様に、複数のカンチレバー型の信号用プローブ２とグランド用プローブ３、および上記信号用プローブ２と上記グランド用プローブ３が設けられた基板４を備える。上記基板４には外部に配置されるテスタ１３のポゴピン１４と接触して接続される信号用外部端子９とグランド用外部端子１０が設けられる。

上記信号用プローブ２と上記信号用外部端子９が電気的に接続され、上記グランド用プローブ３と上記グランド用外部端子１０も電気的に接続される。これらの接続には、上記基板４内部に設けられた信号用配線７、グランド用配線８、プローブ用スルーホール５、外部端子用スルーホール６が用いられる。

上記グランド用プローブ３の接続は、第１の実施形態と同じであり、上記グランド用プローブ３は、プローブ用スルーホール５、グランド用配線８、上記外部端子用スルーホール６を用いて上記グランド用外部端子１０と接続される。このようにして、プローブカード１において上記グランド用プローブ３と上記グランド用外部端子１０が電気的に接続され、外部に配置されるテスタ１３のポゴピン１４とグランド用外部端子１０が接触することで、上記グランド用プローブ３は外部のテスタ１３と接続される。

次に、上記信号用プローブ２の接続について詳しく説明する。上記信号用プローブ２は、上記グランド用プローブ３と同様に、プローブ用スルーホール５に接続された状態で上記基板４に接合される。そして、本実施形態では上記信号用外部端子９を直接上記外部端子用スルーホール６と接続する。さらに、上記信号用外部端子９と接続された外部端子用スルーホール６と、上記信号用プローブ２と接続された上記プローブ用スルーホール５とを上記基板４内部に設けた信号用配線７によって接続する。

この時、本実施形態では、図３に示すように、受動素子であるダンピング抵抗１１’を上記基板４内に埋め込み、上記信号用配線７の途中に配置する構造としている。このような接続によって、プローブカード１において上記信号用プローブ２と上記信号用外部端子９が電気的に接続され、外部に配置されるテスタ１３のポゴピン１４とグランド用外部端子１０が接触することで、上記信号用プローブ２は外部のテスタ１３と接続される。

このように、本実施形態では、受動素子を信号用外部端子９と外部端子用スルーホール６の間ではなく、上記信号用配線７の途中に設けることにより、信号波形の乱れを防止し、部品実装領域の問題を解消し、配線収納率を向上させることができる。さらに、等長配線が可能となることで、より電気特性に優れたプローブカードが実現できる。

ここでは、受動素子としてダンピング抵抗を用いた場合について説明してきたが、第１の実施形態と同様に、信号波形の乱れを防止するために受動素子として抵抗、コンデンサ、ダイオード、インダクタから選択して用いることができる。

第２の実施形態に用いている受動素子を、基板４内ではなく、基板４上に配置することもできる。これが、図４に示したプローブカード１’’であり、この場合、受動素子用スルーホール１２を二つ用いて、受動素子であるダンピング抵抗１１’’を上記信号用配線７の途中に配置する。このような受動素子の配置でも、信号波形の乱れを防止を実現できる。

本発明の第１の実施形態のプローブカードの概略断面図である外部端子の平面配置図である第２の実施形態のプローブカードの概略断面図である受動素子を基板上に配置したプローブカードの概略断面図である

符号の説明

１，１’，１’’ プローブカード
２信号用プローブ
３グランド用プローブ
４基板
５プローブ用スルーホール
６外部端子用スルーホール
７信号用配線
８グランド用配線
９信号用外部端子
１０グランド用外部端子
１１，１１’，１１’’ ダンピング抵抗
１２受動素子用スルーホール
１３テスタ
１４ポゴピン

Claims

複数の信号用プローブとグランド用プローブ、および、外部のテスタに接続される信号用外部端子とグランド用外部端子が設けられた基板とを備えるプローブカードであって、
上記信号用プローブと上記信号用外部端子、および上記グランド用プローブと上記グランド用外部端子は、それぞれ電気的に接続されており、
上記グランド用プローブと上記グランド用外部端子の接続は、上記グランド用外部端子が外部端子用スルーホールと接続され、上記グランド用プローブと接続されたプローブ用スルーホールと、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線によって接続することによって行われ、
上記信号用プローブと上記信号用外部端子の接続は、上記信号用外部端子が受動素子を介して外部端子用スルーホールと接続され、上記受動素子を介して上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線によって接続することによって行われることを特徴とするプローブカード。
上記信号用外部端子と上記グランド用外部端子が上記基板の表面に複数配置されており、上記信号用外部端子と上記グランド用外部端子の間に上記受動素子が配置されていることを特徴とする請求項１に記載のプローブカード。
複数の信号用プローブとグランド用プローブ、および、外部のテスタに接続される信号用外部端子とグランド用外部端子が設けられた基板とを備えるプローブカードであって、
上記信号用プローブと上記信号用外部端子、および上記グランド用プローブと上記グランド用外部端子は、それぞれ電気的に接続されており、
上記グランド用プローブと上記グランド用外部端子の接続は、上記グランド用外部端子が外部端子用スルーホールと接続され、上記グランド用プローブと接続されたプローブ用スルーホールと、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線によって接続することによって行われ、
上記信号用プローブと上記信号用外部端子の接続は、上記信号用外部端子が外部端子用スルーホールと接続され、上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線によって接続することによって行われ、上記基板内に受動素子を埋め込み、上記受動素子を上記信号用配線の途中に配置することを特徴とするプローブカード。
上記受動素子として、抵抗、コンデンサ、ダイオード、インダクタのいずれかを用いることを特徴とする請求項１〜３のいずれか１項に記載のプローブカード。