JP2005241505A

JP2005241505A - 半導体テスト用ソケットおよび半導体テスト装置

Info

Publication number: JP2005241505A
Application number: JP2004053154A
Authority: JP
Inventors: Takayuki Nakai; 貴之中井; Iwao Kojima; 巌小島; Shigekazu Tanaka; 重和田中; Eiji Arakawa; 英詞荒川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-02-27
Filing date: 2004-02-27
Publication date: 2005-09-08

Abstract

【課題】被測定デバイスのＧＮＤ端子に接触するプローブピンのインダクタンスを低減する。
【解決手段】筐体６の表面一部と、ＧＮＤ用プローブピン３―ａを収容しているスルーホール８の内面と、ＧＮＤピン５を収容しているスルーホール８の内面とに形成された導電部であるＧＮＤパターン４によって、隣接するＧＮＤピン５とＧＮＤ用プローブピン３―ａを電気的に接続する。その他のプローブピン３―ｂについては、スルーホール８周辺にＧＮＤパターン４を形成しないことによりＧＮＤに対して絶縁する。
【選択図】図１

Description

本発明は、半導体装置の電気特性テストの際に用いられる半導体テスト用ソケット、およびその半導体テスト用ソケットを搭載した半導体テスト装置に関するものである。

従来、ＣＳＰ（Chip Size Package）の電気特性試験を行うために、テスタと被測定デバイスとを電気的に接続するテスト用ソケットには、ＣＳＰの半田ボールの位置に応じてスルーホールが形成された筐体と、スルーホールに組み付けられ、かつＣＳＰの複数の端子に各々接触する複数のプローブピンとを備えたものが実用に供されている。

この種のテスト用ソケットにおいては、筐体が絶縁体である合成樹脂材料で構成され、通常、プローブピンの長さを短くし、自己インダクタンスを小さくすることによって、ソケット自体の電気特性を向上させることができる。

一方、テスト用ソケットの電気特性をさらに向上するために種々の検討がなされている。例えば、ノイズ特性を向上させるため、プローブピンを収容するスルーホールをＧＮＤ処理し、かつプローブピンをスルーホールと絶縁することにより、プローブピンとスルーホールとの間に同軸構造を形成する方法（特許文献１）、あるいはスルーホールを除く筐体表面をＧＮＤ処理し、かつＧＮＤパターンとは絶縁されたプローブピンを備えることにより、プローブピンの周囲を筐体表面とで同軸構造とする方法（特許文献２）がある。
特開２００２―１０７４０８号公報特開２００３―３０２４４１号公報

前記従来の技術において、筐体に形成されたスルーホールにプローブピンを単に組み付けたテスト用ソケットでは、プローブピンの長さを短くしてインダクタンスを小さくすることができるが、プローブピンの長さを短くするのにも限界があり、基板のＧＮＤと被測定物であるデバイスのＧＮＤ端子を極めて低いインピーダンスで接続するという要望を満たすことは非常に難しい。

また、太いプローブピンを用いると、ボールピッチの微細化に対応することができない。さらに、プローブピンを同軸形状とする方法についても、プローブピン自体のインピーダンスを極めて低く抑えることはできない。

本発明は、前記従来の課題を解決し、被測定デバイスのＧＮＤ端子に接触するプローブピンのインダクタンスを低減した半導体テスト用ソケット、およびその半導体テスト用ソケットを搭載した半導体テスト装置を提供することを目的とする。

前記目的を達成するため、本発明に係る半導体テスト用ソケットは、被測定デバイスの半田ボールの位置に対応してスルーホールの形成された筐体と、前記スルーホールにより前記筐体に組みつけられた複数のプローブピン（以下、全プローブピンと呼ぶ）の内、被測定デバイスのＧＮＤ端子に接触するプローブピン（以下、ＧＮＤ用プローブピンと呼ぶ）の近傍において、前記筐体に組みつけられ、かつ基板のＧＮＤに接続される一方で、被測定デバイスの半田ボールには接触しないピン(以下、ＧＮＤピンと呼ぶ)を少なくとも１つ設け、前記ＧＮＤピンと前記ＧＮＤ用プローブピンとが、筐体表面にめっき処理などにより形成された導電部（以下、ＧＮＤパターンと呼ぶ）を介して接続され、また全プローブピンの内、被測定デバイスのＧＮＤ以外の端子に接触するもの（以下、その他のプローブピンと呼ぶ）を、前記導電部に対して絶縁されるように構成して実現することができる。

また、筐体を合成樹脂等の絶縁材料で構成した場合に、前記複数のＧＮＤピンと前記ＧＮＤ用プローブピンとを前記筐体に形成されたＧＮＤパターンを介して接続する場合、各ＧＮＤピンとスルーホールの接触部、あるいはＧＮＤ用プローブピンとスルーホールの接触部、あるいは筐体の表面に導通部としての導電性被膜等を形成して実現することができる。また、その他のプローブピンについては、プローブピンとスルーホールの接触部に、導電部としての導電性被膜を形成しないようにして実現することができる。

また、被測定デバイスのＧＮＤ端子が２つ以上隣接している場合は、隣接しているＧＮＤ用プローブピン同士を筐体上のＧＮＤパターンを介して接続するようにしてもよい。これにより、やはり被測定デバイスの１つのＧＮＤ端子から基板ＧＮＤに至るパスを増加し、インダクタンスを低減することができる。

また、ＧＮＤ用プローブピンに隣接する別のＧＮＤ用プローブピンがなく、かつ、その近傍にＧＮＤピンを設置することが困難な場合は、このＧＮＤ用プローブピンと、別のＧＮＤ用プローブピンか、もしくはＧＮＤピンとを筐体上のＧＮＤパターンを介して接続するようにしてもよい。

また、ＧＮＤ用プローブピンが点在していて、これらを互いに接続するＧＮＤパターンが複数必要となる場合には、筐体の表面一面に形成したＧＮＤパターンによりＧＮＤピンとＧＮＤ用プローブピンとを接続して組み付け、かつ、その他のプローブピンについては前記筐体上の導電性被膜と絶縁して組み付けるようにしてもよい。これにより、被測定デバイスのどのＧＮＤ端子についても、基板ＧＮＤに至るパスを増加させることができ、インダクタンスを大幅に軽減することができる。

本発明によれば、被測定デバイスのＧＮＤ端子に対して、１つのプローブピンに加えて、複数のＧＮＤピンが筐体の導通部を介して接続されるため、被測定デバイスのＧＮＤ端子から基板のＧＮＤに至るパスを増加することになり、インダクタンスを低減することができる。

以下、本発明の実施の形態を図面を参照して説明する。

（第１の実施形態）
図１は本発明の第１の実施形態に係るテスト用ソケットの平面図、図２は図１におけるＡ−Ａ断面図である。

図１，図２に示すように、合成樹脂製の筐体６には、被測定デバイス（ＣＳＰ）１の半田ボール２の位置に対応して形成されたスルーホール８中に、ＧＮＤ用プローブピン３―ａと、電源あるいは信号端子などに接触するその他のプローブピン３―ｂが各々挿入、固定されている。ＧＮＤ用プローブピン３―ａは、格子状に配置された全プローブピンの最外周に位置する。また筐体６には、プローブピン３―ａ，３―ｂと直接接触しないようにして、ＧＮＤ用プローブピン３―ａに隣接するように配置されたＧＮＤピン５がスルーホールに挿入、固定されている。

さらに、筐体６の表面一部と、ＧＮＤ用プローブピン３―ａを収容しているスルーホール８の内面と、ＧＮＤピン５を収容しているスルーホール８の内面とに形成された導電部であるＧＮＤパターン４によって、隣接するＧＮＤピン５とＧＮＤ用プローブピン３―ａが電気的に接続されている。一方、その他のプローブピン３―ｂについては、スルーホール８周辺にＧＮＤパターン４を形成しないことによりＧＮＤに対して絶縁されている。

第１の実施形態によると、被測定デバイス１のＧＮＤ端子から基板のＧＮＤに至るまでのパスとして、ＧＮＤ用プローブピン３―ａに加えて、ＧＮＤピン５を複数追加することにより、インダクタンスの低減を図ることができる。

（第２の実施形態）
図３は本発明の第２の実施形態に係るテスト用ソケットの平面図、図４は図３におけるＡ−Ａ断面図である。

図３，図４に示すように、合成樹脂製の筐体６には、被測定デバイス（ＣＳＰ）１の半田ボール２の位置に対応して形成されたスルーホール８中に、ＧＮＤ用プローブピン３―ａ，３―ａ´と、電源あるいは信号端子などに接触するその他のプローブピン３―ｂが各々挿入、固定されている。ＧＮＤ用プローブピン３―ａ，３―ａ´は、格子状に配置された全プローブピンの最外周以外の場所に、隣接して少なくとも２つ以上位置するものとする。

さらに、筐体６の表面一部と、ＧＮＤ用プローブピン３―ａ，３―ａ´を収容しているスルーホール８の内面とに形成された導電部であるＧＮＤパターン４によって、隣接するＧＮＤ用プローブピン３―ａ，３―ａ´同士が電気的に接続されている。一方、その他のプローブピン３―ｂについては、スルーホール８周辺にＧＮＤパターン４を形成しないことにより、ＧＮＤに対して絶縁されている。

第２の実施形態によると、被測定デバイス１のＧＮＤ端子から基板のＧＮＤに至るまでのパスとして、ＧＮＤ用プローブピン３―ａ，３―ａ´を共有することにより、インダクタンスの低減を図ることができる。

（第３の実施形態）
図５は本発明の第３の実施形態に係るテスト用ソケットの平面図、図６は図５におけるＡ−Ａ断面図である。

図５，図６に示すように，合成樹脂製の筐体６には、被測定デバイス（ＣＳＰ）１の半田ボール２の位置に対応して形成されたスルーホール８中に、ＧＮＤ用プローブピン３―ａ，３―ａ´と、電源あるいは信号端子などに接触するその他のプローブピン３―ｂが各々挿入、固定されている。ＧＮＤ用プローブピン３―ａ，３―ａ´は、格子状に配置された全プローブピンの最外周以外の場所に少なくとも２つ以上位置し、これらＧＮＤ用プローブピン３−ａ，３―ａ´は隣接していないものとする。

さらに、筐体６には、各プローブピン３―ａ，３―ａ´，３―ｂと直接接触しないようにして、ＧＮＤピン５がスルーホール８に挿入、固定されており、さらに筐体６の表面一部と、ＧＮＤ用プローブピン３―ａ，３―ａ´を収容しているスルーホール８の内面と、ＧＮＤピン５を収容しているスルーホール８の内面とに形成されたＧＮＤパターン４によって，ＧＮＤピン５とＧＮＤ用プローブピン３―ａ，３―ａ´が電気的に接続されている。一方、その他のプローブピン３―ｂについては、スルーホール８周辺にＧＮＤパターン４を形成しないことにより、ＧＮＤに対して絶縁されている。

第３の実施形態によると、被測定デバイス１のＧＮＤ端子から基板のＧＮＤに至るまでのパスとして、ＧＮＤ用プローブピン３―ａ，３―ａ´を共有し、加えてＧＮＤピン５を複数追加することにより、インダクタンスの低減を図ることができる。

（第４の実施形態）
図７は本発明の第４の実施形態に係るテスト用ソケットの平面図、図８は図７におけるＡ−Ａ断面図である。

図７，図８に示すように、合成樹脂製の筐体６に、被測定デバイス（ＣＳＰ）１の半田ボール２の位置に対応して形成されたスルーホール中に、ＧＮＤ用プローブピン３―ａ，３―ａ´と、電源あるいは信号端子などに接触するその他のプローブピン３―ｂが各々挿入、固定されている。ＧＮＤ用プローブピン３―ａ，３―ａ´は、格子状に配置された全プローブピンの任意の場所に位置するものとする。

さらに、筐体６には，プローブピン３―ａ，３―ａ´，３―ｂと直接接触しないようにして、格子状に配置された全プローブピンの外周に隣接して配置されたＧＮＤピン５がスルーホール８に挿入、固定されており、更に、筐体６表面と、ＧＮＤ用プローブピン３―ａ，３―ａ´を収容しているスルーホール８の内面と、ＧＮＤピン５を収容しているスルーホール８の内面とに形成されたＧＮＤパターン４によって、隣接するＧＮＤピン５とＧＮＤ用プローブピン３―ａが接続されている。一方、その他のプローブピン３―ｂについては、スルーホール８周辺にＧＮＤパターン４を形成しないことにより、ＧＮＤに対して絶縁されている。

第４の実施形態によると、被測定デバイス１のＧＮＤ端子から基板のＧＮＤに至るまでのパスとして、ＧＮＤ用プローブピン３―ａ，３―ａ´を共有し、加えて、ＧＮＤピン５を複数追加することにより、インダクタンスの低減を図ることができる。また前記実施形態と比較して、ピン位置によるインダクタンスの変化を抑えることができ、同時に大幅なインダクタンスの低減が実現する。

このように構成されたＣＳＰテスト用ソケットを、図２，図４，図６，図８に示すように、測定用基板（テスタ）７上に設置し、被測定デバイス１の各半田ボール２が、各プローブピン３―ａ，３―ｂに対して適切な位置に配置されるように、被測定デバイス１を設置する。

このようにして、測定用基板（テスタ）７と被測定デバイス１を電気的に接続して、被測定デバイス１の電気特性の測定テストを行う。

本発明は、半導体装置の電気特性テストの際に用いられる半導体テスト用ソケットに適用され、特にＣＳＰのテスト用ソケットに適用して有用である。さらに、当該テスト用ソケットを搭載するテスト装置に用いて有効である。

本発明の第１の実施形態に係るテスト用ソケットの平面図第１の実施形態の電気特性テスト状態の図１におけるＡ−Ａ断面図本発明の第２の実施形態に係るテスト用ソケットの平面図第２の実施形態の電気特性テスト状態の図３におけるＡ−Ａ断面図本発明の第３の実施形態に係るテスト用ソケットの平面図第３の実施形態の電気特性テスト状態の図５におけるＡ−Ａ断面図本発明の第４の実施形態に係るテスト用ソケットの平面図第４の実施形態の電気特性テスト状態の図７におけるＡ−Ａ断面図

符号の説明

１被測定デバイス（ＣＳＰ）
２半田ボール
３―ａ，３―ａ´ ＧＮＤ用プローブピン
３―ｂその他のプローブピン
４ＧＮＤパターン
５ＧＮＤピン
６筐体
７測定用基板（テスタ）

Claims

プローブピンと、グラウンドピンと、前記グラウンドピンと前記プローブピンを保持するスルーホールが設けられた筐体と、被測定デバイスのグラウンド端子に接触するプローブピンと、前記プローブピンと該プローブピンに隣接した前記グラウンドピンとを接続する導電部を、前記筐体の表面一部に形成したことを特徴とする半導体テスト用ソケット。
プローブピンと、該プローブピンを保持するスルーホールが設けられた筐体と、被測定デバイスのグラウンド端子に接触する２つ以上の隣接した前記プローブピンを接続する導電部を備えたことを特徴とする半導体テスト用ソケット。
プローブピンと、グラウンドピンと、前記グラウンドピンと前記プローブピンを保持するスルーホールが設けられた筐体と、被測定デバイスのグラウンド端子に接触し、かつ互いに隣接していない２つ以上のプローブピンと、グラウンドピンを相互に接続する導電部を、前記筐体の表面一部に形成したことを特徴とする半導体テスト用ソケット。
プローブピンと、グラウンドピンと、該グラウンドピンと前記プローブピンとを保持するスルーホールが設けられた筐体と、被測定デバイスのグラウンド端子に接触する前記プローブピンと前記グラウンドピンを接続する導電部を、前記筐体の表面一面に形成したことを特徴とする半導体テスト用ソケット。
テスタと被測定デバイスとを電気的に接続する半導体テスト用ソケットを搭載した半導体テスト装置において、前記半導体テスト用ソケットとして請求項１乃至４いずれか１項記載の半導体テスト用ソケットを搭載したことを特徴とする半導体テスト装置。