KR100520509B1 - 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치 - Google Patents

가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치 Download PDF

Info

Publication number
KR100520509B1
KR100520509B1 KR10-2003-0006465A KR20030006465A KR100520509B1 KR 100520509 B1 KR100520509 B1 KR 100520509B1 KR 20030006465 A KR20030006465 A KR 20030006465A KR 100520509 B1 KR100520509 B1 KR 100520509B1
Authority
KR
South Korea
Prior art keywords
insulating layer
guard ring
layer
metal layer
inspecting
Prior art date
Application number
KR10-2003-0006465A
Other languages
English (en)
Other versions
KR20040069909A (ko
Inventor
나유석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0006465A priority Critical patent/KR100520509B1/ko
Publication of KR20040069909A publication Critical patent/KR20040069909A/ko
Application granted granted Critical
Publication of KR100520509B1 publication Critical patent/KR100520509B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 가아드 링(Guardring) 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치에 관한 것으로, 특히 가아드 링의 회로 구성 및 구현을 통하여 칩 외곽의 가아드 링을 이용하여 칩 단위의 절연층의 전기적인 특성을 검사할 수 있는 장치에 관한 것이다.
본 발명의 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치는 검사할 두 개의 단자가 접촉되는 제3금속층, 상부와 하부의 금속을 연결하는 홀, 홀과 절연층 사이에 위치하는 제2금속층, 검사의 특성을 나타내는 절연층, 절연층의 아래에 위치하는 제1금속층으로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치는 각 절연층의 특성을 각 칩별로 확인해 볼 수 있다. 또, 각 칩의 절연층의 특성을 수치화해서 웨이퍼내의 각 위치별 특성을 확인할 수 있으며, 이를 통하여 절연층의 신뢰도 및 공정의 문제점을 모니터링 할 수 있는 효과가 있다.

Description

가아드 링 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치{A equipment for monitoring electrical test of dielectric layer using guardring pattern}
본 발명은 가아드 링(Guardring) 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치에 관한 것으로, 특히 가아드 링의 회로 구성 및 구현을 통하여 칩 외곽의 가아드 링을 이용하여 칩 단위의 절연층의 전기적인 특성을 검사할 수 있는 장치에 관한 것이다.
일반적인 반도체 칩 제조공정에서는 반도체 칩을 제조한 후 여러 가지의 신뢰도 평가 항목에서 고온 고압 상태에서의 습도에 대한 내구성을 검사하는 항목이 포함되는데, 상기 습도에 대한 반도체 칩의 내부를 보호하기 위하여 반도체 칩의 둘레 또는 스크라이브 라인(Scribe Line)에 칩 제조 공정에 따라 가아드 링을 형성시킨다. 즉, 가아드 링이란 반도체 칩을 평가할 때 압력, 온도 또는 습도 등으로부터 반도체 칩의 내부 회로를 보호하기 위하여 활용된다.
종래에는 다음과 같은 가아드 링 패턴이 부착된 칩이 있었는데, 도 1을 통하여 설명해 보기로 한다.
도 1a는 가아드 링이 형성된 반도체 칩의 평면도로서 메인셀(10), 외부와 연결되는 부분으로서 금속 배선이 노출되어 있는 입출력 패드(11) 및 칩 외곽에 형성되어 그라운드 역할을 하는 가아드 링(12) 등으로 구성되는 칩을 표현한다.
도 1b는 도 1a의 가아드 링에 대한 단면도로서 가아드 링을 구성하는 상부 (13), 가아드 링을 구성하는 하부(15)의 금속을 연결하는 접속 홀(14)을 나타낸 것인데, 상부(13)와 하부(15)의 금속은 구리가 포함된 알루미늄으로 구성되며, 연결하는 접속 홀(14)과 트렌치 라인은 텅스텐으로 구성된다.
도 1c는 상부(16)와 하부(18)의 금속을 연결하는 트렌치 형태의 접속 라인 (17)을 나타낸 것이다.
도 1d는 반도체 칩 내부의 단면을 나타낸 것이다. 상기 단면은 크게 하부의 트랜지스터 부분과 상기 트랜지스터를 외부와 연결시켜주는 금속 배선부분으로 나눌 수 있다. 상기 금속배선은 다시 상부와 하부의 금속층(19)과 상기 금속층을 연결하는 홀(20)로 구성되며, 금속층(19) 사이는 절연층(21)으로 분리되어 있고, 전체적인 구조는 이들이 다시 반복되는 형태를 가진다. 이 금속층(19)은 주로 구리가 일부 포함된 알루미늄으로 구성되며, 이를 연결하는 홀(20)은 텅스텐으로 구성된다. 상기 금속층(19)을 분리시켜 주는 절연층(21)의 막의 구성 성분은 TEOS(Tetra Ethyl Ortho Silicate), HSQ(Hydrogensilsesquioxane) 또는 High density plasma 방식으로 증착된 이산화실리콘 산화막으로 이루어지며, 상기 절연층(21)의 특성은 반도체 칩의 동작이나 신뢰성에 많은 영향을 주게 된다.
그러나, 상기와 같은 종래의 가아드 링에 관한 기술은 대한민국 공개특허 제2002-0007605호, 공개특허 제2001-0068247호 및 제2002-0065703호 등에서도 개시되고 있지만, 상기 가아드 링의 이상상태를 모니터링 할 수 있는 방안이 마련되지 못하였으며, 가아드 링을 이용한 각 단위의 칩별 절연층의 특성을 모니터링 할 수 있는 방안도 마련되지 못한 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 각 단위의 칩별로 절연막 특성을 검사해 볼 수 있으며, 각 단위의 칩에서 절연막 특성을 검사하기 위한 패턴을 구현하는 경우에 불필요한 면적을 줄일 수 있도록 함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 가아드 링의 회로 구성 및 구현을 통하여 칩 외곽의 가아드 링을 이용하여 칩 단위의 유전층의 전기적인 특성을 검사할 수 있는 장치를 제공하고자 하는 것이다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 도 2를 참조한 이하 상세한 설명에 의해 명확하게 이해될 것이다.
본 발명에서는 칩의 외곽을 둘러싸고 있는 가아드 링의 일정 부분을 단락시켜 그 각각의 끝에 검사할 수 있는 단자를 설치하며, 가아드 링에 절연막의 특성을 검사할 수 있는 패턴을 형성하여 각 절연막의 특성을 칩별로 확인해 볼 수 있다.
도 2a의 (100)은 가아드 링 양 끝에 구현된 배선 단자, (101)은 가아드 링, (102)는 메인칩에 해당된다. (100)과 같은 2개의 단자사이에 각 절연층을 검사할 수 있는 패턴을 삽입하며, 금속층이 총 5층으로 이루어진 칩이라면 각 방향의 검사 패턴에 금속 1층과 2층, 금속 2층과 3층, 금속 3층과 4층, 금속 4층과 5층으로 구성되는 검사 패턴을 구현할 수 있고, 따라서 총 4층의 절연층에 대한 전류와 전압의 측정으로 절연층의 특성을 칩별로 확인해 볼 수 있다.
도 2b는 두 개의 단자 사이에 구성된 검사 패턴의 예를 나타낸 단면도이며, (107)은 절연층(106)의 아래에 위치하는 제1금속층, (104)은 제2금속층(105)과 제3금속층(103)을 연결하는 홀, (105)는 홀(104)과 절연층(106) 사이에 위치하는 제2금속층, (106)은 제1금속층(107)과 제2금속층(105)사이에 위치하며 검사의 특성을 나타내는 절연층이고, 홀(104)위에 위치하며 검사할 두 개의 단자가 접촉되는 (103)은 제3금속층이다. 절연층의 막의 층수에 따라 제3금속층을 하나씩 줄이거나 늘이는 방향으로 각 절연층을 검사할 수 있는 패턴을 구현할 수 있다. 상기의 절연층의 특성 검사는 일반적으로 (103)에 검사할 단자를 접촉시킴으로서 이루어지는데, 한쪽은 전압이나 전류를 가하게 되고 한쪽은 그라운드 상태로 접촉하게 한다. 이 때, 전압이나 전류를 일정 범위내에서 변화시키면서 전류나 전압 등의 파라미터를 측정함으로써 절연층의 특성을 파악하게 되는데 상기의 특성 검사는 실시예에 한정되지 않으며, 여러 가지의 변형이 가능하다.
따라서, 본 발명의 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치는 각 절연층의 특성을 각 칩별로 확인해 볼 수 있다. 또, 각 칩의 절연층의 특성을 수치화해서 웨이퍼내의 각 위치별 특성을 확인할 수 있으며, 이를 통하여 절연층의 신뢰도 및 공정의 문제점을 모니터링 할 수 있다.
도 1은 종래기술의 가아드 링이 형성된 반도체 칩
도 2은 본 발명의 모니터링 장치
(도면의 주요 부분에 대한 부호의 설명)
10: 메인셀 11: 입출력 패드
12: 가아드 링 13, 16: 상부의 금속
14, 20, 104: 접속 홀 15, 18: 하부의 금속
17: 트렌치 형태의 접속라인 19: 상부와 하부의 금속층
21, 106: 절연층 100: 배선단자
101: 가아드 링 102: 메인칩
103: 제3금속층 105: 제2금속층
107: 제1금속층

Claims (4)

  1. 절연층(106)의 아래에 위치하는 제1금속층(107);
    제2금속층(105)과 제3금속층(103)을 연결하는 홀(104);
    홀(104)과 절연층(106) 사이에 위치하는 제2금속층(105);
    제1금속층(107)과 제2금속층(105)사이에 위치하며, 검사의 특성을 나타내는 절연층(106); 및
    홀(104)위에 위치하며, 검사할 두 개의 단자가 접촉되는 제3금속층(103)
    으로 이루어짐을 특징으로 하는 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치
  2. 제 1 항에 있어서,
    상기 제3금속층(103)은 한쪽은 전압이나 전류를 가하게 하고, 한쪽은 그라운드 상태로 접촉하게 함을 특징으로 하는 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치
  3. 제 1 항에 있어서,
    상기 제3금속층(103)은 전압이나 전류를 일정 범위내에서 변화시키면서 전류나 전압 등의 파라미터를 측정함으로써 절연층의 특성을 파악함을 특징으로 하는 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치
  4. 제 1 항에 있어서,
    상기 제3금속층(103)은 절연층(106)의 막의 층수에 따라 하나씩 줄이거나 늘이는 방향으로 각 절연층을 검사할 수 있는 패턴을 구현함을 특징으로 하는 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를 위한 모니터링 장치
KR10-2003-0006465A 2003-01-30 2003-01-30 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치 KR100520509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0006465A KR100520509B1 (ko) 2003-01-30 2003-01-30 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0006465A KR100520509B1 (ko) 2003-01-30 2003-01-30 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치

Publications (2)

Publication Number Publication Date
KR20040069909A KR20040069909A (ko) 2004-08-06
KR100520509B1 true KR100520509B1 (ko) 2005-10-11

Family

ID=37358564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0006465A KR100520509B1 (ko) 2003-01-30 2003-01-30 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치

Country Status (1)

Country Link
KR (1) KR100520509B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194795A (zh) * 2010-03-12 2011-09-21 中芯国际集成电路制造(上海)有限公司 金属层下介电层测试结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774623B1 (ko) * 2006-06-20 2007-11-08 동부일렉트로닉스 주식회사 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194795A (zh) * 2010-03-12 2011-09-21 中芯国际集成电路制造(上海)有限公司 金属层下介电层测试结构

Also Published As

Publication number Publication date
KR20040069909A (ko) 2004-08-06

Similar Documents

Publication Publication Date Title
US8159254B2 (en) Crack sensors for semiconductor devices
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US9741667B2 (en) Integrated circuit with die edge assurance structure
JP4038170B2 (ja) バリア構造を備えるｉｃチップおよび装置
US7256475B2 (en) On-chip test circuit for assessing chip integrity
US11854913B2 (en) Method for detecting defects in semiconductor device
US6649986B1 (en) Semiconductor device with structure for die or dice crack detection
US7298051B2 (en) Semiconductor element and manufacturing method thereof
US20090321734A1 (en) Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss
US7939936B2 (en) Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit
KR20030036068A (ko) 반도체장치, 그의 제조공정 및 그의 검사방법
JP4717523B2 (ja) 半導体装置及びその製造方法
KR100520509B1 (ko) 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치
US6734572B2 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
JP4759229B2 (ja) 半導体装置
US10937858B2 (en) Method for manufacturing semiconductor and structure thereof
JP2006084191A (ja) 半導体装置及びその検査方法
CN102054809A (zh) 一种重布线机构
US20090014717A1 (en) Test ic structure
KR100787745B1 (ko) 반도체 제조용 ｐｃｍ 테스트 패턴
US8278765B2 (en) Test-key for checking interconnect
JP4087289B2 (ja) 半導体装置およびその検査方法
US20160351456A1 (en) Test pattern structure for monitoring semiconductor fabrication process
JP2005241505A (ja) 半導体テスト用ソケットおよび半導体テスト装置
CN115132602A (zh) 一种半导体测试器件及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee