KR100774623B1 - 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴 - Google Patents

금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴 Download PDF

Info

Publication number
KR100774623B1
KR100774623B1 KR1020060055275A KR20060055275A KR100774623B1 KR 100774623 B1 KR100774623 B1 KR 100774623B1 KR 1020060055275 A KR1020060055275 A KR 1020060055275A KR 20060055275 A KR20060055275 A KR 20060055275A KR 100774623 B1 KR100774623 B1 KR 100774623B1
Authority
KR
South Korea
Prior art keywords
metal
pad
test pattern
layer
probe
Prior art date
Application number
KR1020060055275A
Other languages
English (en)
Inventor
이춘호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060055275A priority Critical patent/KR100774623B1/ko
Application granted granted Critical
Publication of KR100774623B1 publication Critical patent/KR100774623B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 금속배선의 연속성 검사를 위한 PCM 테스트 패턴에 관한 것으로, 더욱 상세하게는 반도체 제조공정에서 공정의 변이를 감시하기 위한 웨이퍼 레벨의 테스트에서 금속배선의 연속성 검사를 위한 PCM 테스트 패턴에 관한 것이다.
본 발명의 금속배선의 연속성 검사를 위한 PCM 테스트 패턴은 반도체 소자의 금속배선의 연속성 검사를 위해 높은 전압이 인가된 팁이 접촉하는 제1 프로브 패드; 상기 제1 패드에 인가된 전압보다 낮은 전압이 인가된 팁이 접촉하는 제2 프로브 패드; 상기 제1 프로브 패드와 전기적으로 연결되고 다층금속배선의 어느 하나의 금속층(금속M층)에 형성되는 제1 금속M 패드; 상기 제2 프로브 패드와 전기적으로 연결되고 상기 금속M층에 형성되는 제2 금속M 패드; 일단은 상기 제1 금속M 패드와 연결되고 타단은 상기 제2 금속M 패드와 연결되는 금속M 테스트 패턴 ; 상기 제1 프로브 패드와 전기적으로 연결되고 상기 금속M층 이외의 금속층(금속N층)에 형성되는 제1 금속N 패드; 상기 제2 프로브 패드와 전기적으로 연결되고 상기 금속N층에 형성되는 제2 금속N 패드; 및 일단은 상기 제1 금속N 패드와 연결되고 타단은 상기 제2 금속N 패드와 연결되는 금속N 테스트 패턴;을 포함하여 이루어진 것을 특징으로 한다.
본 발명에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴에 의하면 각각의 금속 층마다 다른 길이의 사형 패턴을 병렬로 연결함으로써 금속배선의 층수가 증가하더라도 두 개의 단자 만으로 금속배선의 연속성 검사를 할 수 있어 스 크라이브 레인의 면적을 효율적으로 사용할 수 있는 효과가 있다.
PCM(process change monitor), 테스트 패턴, 연속성 검사, 금속 저항

Description

금속배선의 연속성 검사를 위한 ＰＣＭ 테스트 패턴{Test pattern of process change monitor for metal line continuity}
도 1은 종래의 금속배선의 연속성 검사를 위한 PCM 테스트 패턴을 설명하기 위한 구조도,
도 2는 본 발명의 일실시예에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴을 설명하기 위한 구조도,
도 3은 본 발명의 다른 일실시예에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴을 설명하기 위한 구조도,
도 4는 다양한 형태의 금속 테스트 패턴을 보여주는 평면도.
*도면의 주요부분에 대한 부호의 설명*
10 : 제1 프로브 패드 20 : 제2 프로브 패드
30 : 제1 금속M 패드 40 : 제2 금속M 패드
50 : 금속M 테스트 패턴 60 : 제1 금속N 패드
70 : 제2 금속N 패드 80 : 금속N 테스트 패턴
본 발명은 금속배선의 연속성 검사를 위한 PCM 테스트 패턴에 관한 것으로, 더욱 상세하게는 반도체 제조공정에서 공정의 변이를 감시하기 위한 웨이퍼 레벨의 테스트에서 금속배선의 연속성 검사를 위한 PCM 테스트 패턴에 관한 것이다.
일반적으로 실리콘 웨이퍼 상에 각각의 반도체 칩을 만들고, 각각의 반도체 칩의 경계면 사이인 스크라이브 레인(scribe lane)에서 공정이 정상적으로 진행되었는지 여부를 감시(monitoring)하게 되는데, 이러한 목적으로 사용되는 트랜지스터의 특성이나 저항값 등을 측정할 수 있는 일정한 패턴을 PCM(process change monitor, 이하 'PCM'이라 한다) 테스트 패턴(test pattern, 또는 T/P)이라 한다.
즉, 반도체 공정이 완료된 후 상기 PCM 테스트 패턴에서 반도체 소자의 전기적 특성을 측정하여 각 공정들의 정상 진행 여부 및 단위 소자(트랜지스터, 금속 배선저항, 비아저항 등)의 특성을 확인한다.
이러한 테스트 패턴 중 금속 배선의 단선(open) 여부를 측정하기 위한 패턴이 존재하는데, 도 1은 종래의 금속배선의 연속성 검사(continuity check)를 위한 PCM 테스트 패턴을 설명하기 위한 구조도이다.
첨부된 도 1에서 도시한 것과 같이 각 금속 층에 대해서 모두 2개씩의 단자를 이용해 측정하게 되어있다. 따라서 반도체 소자의 금속배선의 층 수가 증가하는 만큼 필요한 단자는 증가하게 된다. 이와 같은 패턴의 경우 스크라이브 레인의 면적을 과도하게 차지한다는 문제점이 있다.
따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 금속배선의 층수가 증가하더라도 두 개의 단자 만으로 금속배선의 연속성 검사를 할 수 있어 스크라이브 레인의 면적을 효율적으로 사용할 수 있는 금속배선의 연속성 검사를 위한 PCM 테스트 패턴을 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 금속배선의 연속성 검사를 위한 PCM 테스트 패턴은 반도체 소자의 금속배선의 연속성 검사를 위해 높은 전압이 인가된 팁이 접촉하는 제1 프로브 패드; 상기 제1 패드에 인가된 전압보다 낮은 전압이 인가된 팁이 접촉하는 제2 프로브 패드; 상기 제1 프로브 패드와 전기적으로 연결되고 다층금속배선의 어느 하나의 금속층(금속M층)에 형성되는 제1 금속M 패드; 상기 제2 프로브 패드와 전기적으로 연결되고 상기 금속M층에 형성되는 제2 금속M 패드; 일단은 상기 제1 금속M 패드와 연결되고 타단은 상기 제2 금속M 패드와 연결되는 금속M 테스트 패턴 ; 상기 제1 프로브 패드와 전기적으로 연결되고 상기 금속M층 이외의 금속층(금속N층)에 형성되는 제1 금속N 패드; 상기 제2 프로브 패드와 전기적으로 연결되고 상기 금속N층에 형성되는 제2 금속N 패드; 및 일단은 상기 제1 금속N 패드와 연결되고 타단은 상기 제2 금속N 패드와 연결되는 금속N 테스트 패턴;을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 금속M층 또는 상기 금속N층 이외의 하나 이상의 금속층에 형성된 다수의 테스트 패턴을 상기 제1 프로브 패드와 제2 프로브 패드에 병렬로 연결하여 형성하는 것을 특징으로 한다.
또한, 상기 금속M 테스트 패턴, 상기 금속N 테스트 패턴, 또는 다른 금속층에 형성된 상기 다수의 금속 테스트 패턴들은 금속배선의 길이를 조정하여 서로 저항값이 배수가 되도록 형성하는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일실시예에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴을 설명하기 위한 구조도이다.
첨부된 도 2에 도시한 바와 같이, 본 발명의 일실시예에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴은 제1 프로브 패드(10), 제2 프로브 패드(20), 제1 금속M 패드(30), 제2 금속M 패드(40), 금속M 테스트 패턴(50), 제1 금속N 패드(60), 제2 금속N 패드(70), 그리고 금속N 테스트 패턴(80)을 포함하여 이루어져 있다.
상기 제1 프로브 패드(10)와 상기 제2 프로브 패드(20)는 반도체 소자의 금속배선의 연속성 검사를 위해 전압이 인가된 팁(tip, 또는 프로브)이 접촉하는 패드로서, 각 반도체 소자의 최상의 금속층에 형성된다. 상기 제1 프로브 패드(10)에는 상기 제2 프로브 패드(20)에 인가된 전압보다 높은 전압을 인가하여 전류를 측정함으로써 저항을 산출하는 것이다.
상기 제1 금속M 패드(30)와 상기 제2 금속M 패드(40)는 PCM 측정하고자 하는 금속층에 형성된 패드(pad) 메탈이다. 상기 제1 금속M 패드(30)와 상기 제1 프로브 패드(10)는 전기적으로 연결되고, 상기 제2 금속M 패드(40)와 상기 제2 프로브 패드(20)는 전기적으로 연결된다.
즉 TLM(tri-layer metal) 공정을 사용하는 반도체 소자를 예를 들면, 상기 상기 제1 프로브 패드(10)와 상기 제2 프로브 패드(20)는 최상층 메탈인 메탈3층에 형성되는 패드 메탈이고, 상기 제1 금속M 패드(30)와 상기 제2 금속M 패드(40)는 메탈2층에 형성되는 패드 메탈일 수 있다. 상기 메탈1층의 패드 메탈은 비아콘택2를 경유하여 상기 제1 프로브 패드(10)인 패드 매탈3과 전기적으로 연결되는 것이다.
상기 금속M 테스트 패턴(50)은 금속배선의 연속성 검사를 위한 PCM 테스트 패턴으로서, 일반적으로 사형(蛇形, serpentine)으로 형성되는 긴 금속 라인이다. 상기 금속 라인의 일단은 상기 제1 금속M 패드(30)와 연결되고 타단은 상기 제2 금속M 패드(40)와 연결되어 있다.
상기 제1 금속N 패드(60)와 상기 제2 금속N 패드(70)는 상기 금속M층 이외의 금속층(금속N층)에 형성되는 패드 메탈이다. 전술한 바와 마찬가지 방식으로 상기 제1 금속N 패드(60)와 상기 제2 금속N 패드(70)는 상기 제1 프로브 패드(10)와 상기 제2 프로브 패드(20)에 전기적으로 각각 연결된다.
상기 금속N 테스트 패턴(80)은 금속배선의 연속성 검사를 위한 PCM 테스트 패턴으로서, 일반적으로 사형으로 형성되는 긴 금속 라인이다. 상기 금속 라인의 일단은 상기 제1 금속N 패드(60)와 연결되고 타단은 상기 제2 금속N 패드(70)와 연결되어 있다. 단, 상기 금속N 테스트 패턴(80)은 상기 금속M 테스트 패턴(50)과는 다른 길이로 형성된다.
따라서 상기 금속M 테스트 패턴(50)과 상기 금속N 테스트 패턴(80)은 전체적으로 상기 제1 프로브 패드(10)와 제2 프로브 패드(20)에 병렬로 연결되는 구조를 갖는 것이다. 이러한 구조를 사용하여 금속배선의 연속성 검사를 하는 방법을 설명하면 다음과 같다.
어떠한 공정 요인(패턴 불량 또는 파티클 등)에 의하여 상기 금속 테스트 패턴(50, 80)에 단선(open)이 발생되는 경우에는 측정되는 저항값은 기가오옴(Giga Ohm) 수준의 값을 나타낸다. 상기 금속M 테스트 패턴(50)의 평균저항 값을 RM, 상기 금속N 테스트 패턴(80)의 평균저항 값을 RN, 상기 제1 프로브 패드(10)와 제2 프로브 패드(20)에서 측정되는 전체 저항을 RT 이라 가정한다.
그러면, 1/RT = 1/RM + 1/RN 이라는 식이 성립한다.
만약 상기 금속M 테스트 패턴(50)에 단선이 발생하면 측정되는 전체 저항은 상기 식에 의하여 1/RT ≒ 1/RN 가 된다. 즉 1/RM 는 무시할 정도로 작은 값이 되며, 측정되는 전체 저항값은 RN 이 되는 것이다.
만약 상기 금속N 테스트 패턴(80)에 단선이 발생하면 측정되는 저항은 상기 식에 의하여 1/RT ≒ 1/RM 가 된다. 즉 1/RN 는 무시할 정도로 작은 값이 되며, 측 정되는 전체 저항값은 RM 이 되는 것이다.
만약 상기 금속M 테스트 패턴(50)과 금속N 테스트 패턴(80)에 모두 단선이 발생하면 측정되는 전체 저항값은 기가오옴 수준의 값을 나타낸다. 또한, 단선이 발생하지 아니한 정상적인 경우에 측정되는 저항은 각각의 테스트 패턴의 저항값의 조화평균에 해당하는 값을 나타낼 것이다.
그러므로 본 발명의 일실시예에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴은 두 개의 단자, 즉 두 개의 프로브 패드(10, 20)만을 사용하여 공정의 이상발생 유무를 모두 감시할 수 있게 된다.
도 3은 본 발명의 다른 일실시예에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴을 설명하기 위한 구조도이다.
본 발명의 다른 일실시예에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴에서, 상기 금속M층 또는 상기 금속N층 이외의 하나 이상의 금속층에 형성된 다수의 테스트 패턴을 상기 제1 프로브 패드와 제2 프로브 패드에 병렬로 연결하여 형성하는 것이 바람직하다.
따라서 전술한 바와 같이 두 개의 금속 테스트 패턴을 병렬로 연결하여 측정하는 것에 한정하지 아니하고, 첨부된 도 3에 도시한 바와 같이 3개 이상의 금속 테스트 패턴을 병렬로 연결하여 측정하는 것도 가능하며, 전술한 방법에 의하여 서로 다른 길이로 형성되는 금속 테스트 패턴에 의하여 각각의 금속층에서 공정 이상발생 유무를 모두 감시할 수 있게 된다.
도 4은 다양한 형태의 금속 테스트 패턴을 보여주는 평면도이다.
본 발명의 또 다른 일실시예에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴에서, 상기 금속M 테스트 패턴(50), 상기 금속N 테스트 패턴(80), 또는 다른 금속층에 형성된 상기 다수의 금속 테스트 패턴들은 금속배선의 길이를 조정하여 서로 저항값이 배수가 되도록 형성하는 것이 바람직하다.
첨부된 도 4에 도시한 바와 같이, 예를 들어 TLM(tri-layer metal) 공정을 사용하는 반도체 소자에서 모든 금속 테스트 패턴을 병렬로 연결하여 측정하는 경우 금속1층, 금속2층, 금속3층에 형성되는 금속 테스트 패턴의 저항을 각각 2, 4, 8 오옴이라 가정하면, 측정되는 저항의 값에 따라 다음 표와 같이 공정이상 유무를 용이하게 알 수 있는 것이다.
구분 측정식 저항 측정값
금속1층 단선 발생 1/RT = 1/RM2 + 1/RM3 RT = 8/3
금속2층 단선 발생 1/RT = 1/RM1 + 1/RM3 RT = 8/5
금속3층 단선 발생 1/RT = 1/RM1 + 1/RM2 RT = 4/3
금속1, 2층 단선 발생 1/RT = 1/RM3 RT = 8
금속1, 3층 단선 발생 1/RT = 1/RM2 RT = 4
금속2, 3층 단선 발생 1/RT = 1/RM1 RT = 2
금속1, 2, 3층 단선 발생 RT = ∞ RT = ~Giga Ohm
본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 금속배선의 연속성 검사를 위한 PCM 테스트 패턴에 의하면 각각의 금속 층마다 다른 길이의 사형 패턴을 병렬로 연결함으로써 금속배선의 층수가 증가하더라도 두 개의 단자 만으로 금속배선의 연속성 검사를 할 수 있어 스크라이브 레인의 면적을 효율적으로 사용할 수 있는 효과가 있다. 또한 PCM 테스트에 소요되는 시간을 줄이는 효과도 있다

Claims (3)

  1. 반도체 소자의 금속배선의 연속성 검사를 위해 상기 금속배선의 양단에 각각 형성되는 제1 프로브 패드와 제2 프로브 패드; 상기 제1 프로브 패드와 전기적으로 연결되고 다층금속배선의 어느 하나의 금속층(금속M층)에 형성되는 제1 금속M 패드; 상기 제2 프로브 패드와 전기적으로 연결되고 상기 금속M층에 형성되는 제2 금속M 패드; 일단은 상기 제1 금속M 패드와 연결되고 타단은 상기 제2 금속M 패드와 연결되는 금속M 테스트 패턴 ; 상기 제1 프로브 패드와 전기적으로 연결되고 상기 금속M층 이외의 금속층(금속N층)에 형성되는 제1 금속N 패드; 상기 제2 프로브 패드와 전기적으로 연결되고 상기 금속N층에 형성되는 제2 금속N 패드; 및 일단은 상기 제1 금속N 패드와 연결되고 타단은 상기 제2 금속N 패드와 연결되는 금속N 테스트 패턴;을 포함하여 이루어진 것을 특징으로 하는 금속배선의 연속성 검사를 위한 PCM 테스트 패턴.
  2. 제1항에 있어서, 상기 금속M층 또는 상기 금속N층 이외의 하나 이상의 금속층에 형성된 다수의 테스트 패턴을 상기 제1 프로브 패드와 제2 프로브 패드에 병렬로 연결하여 형성하는 것을 특징으로 하는 금속배선의 연속성 검사를 위한 PCM 테스트 패턴.
  3. 제1항 또는 제2항에 있어서, 상기 금속M 테스트 패턴, 상기 금속N 테스트 패턴, 또는 다른 금속층에 형성된 상기 다수의 금속 테스트 패턴들은 금속배선의 길이를 조정하여 서로 저항값이 배수가 되도록 형성하는 것을 특징으로 하는 금속배선의 연속성 검사를 위한 PCM 테스트 패턴.
KR1020060055275A 2006-06-20 2006-06-20 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴 KR100774623B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060055275A KR100774623B1 (ko) 2006-06-20 2006-06-20 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055275A KR100774623B1 (ko) 2006-06-20 2006-06-20 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴

Publications (1)

Publication Number Publication Date
KR100774623B1 true KR100774623B1 (ko) 2007-11-08

Family

ID=39061320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055275A KR100774623B1 (ko) 2006-06-20 2006-06-20 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴

Country Status (1)

Country Link
KR (1) KR100774623B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960890B1 (ko) * 2007-12-27 2010-06-04 주식회사 동부하이텍 금속 배선의 검사를 위한 ｐｃｍ 테스트 패턴

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000031192A (ko) * 1998-11-04 2000-06-05 김영환 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
KR20010061492A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 금속배선 신뢰성 테스트 패턴
KR20040069909A (ko) * 2003-01-30 2004-08-06 아남반도체 주식회사 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치
KR20050001218A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 결함 크기를 검출할 수 있는 반도체 소자의 테스트 구조및 이를 이용한 테스트 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000031192A (ko) * 1998-11-04 2000-06-05 김영환 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
KR20010061492A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 금속배선 신뢰성 테스트 패턴
KR20040069909A (ko) * 2003-01-30 2004-08-06 아남반도체 주식회사 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치
KR20050001218A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 결함 크기를 검출할 수 있는 반도체 소자의 테스트 구조및 이를 이용한 테스트 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960890B1 (ko) * 2007-12-27 2010-06-04 주식회사 동부하이텍 금속 배선의 검사를 위한 ｐｃｍ 테스트 패턴

Similar Documents

Publication Publication Date Title
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
JP4774071B2 (ja) プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
TWI439704B (zh) 凸塊接點之電阻測量結構及包含其之封裝基板
CN112864131B (zh) 电迁移测试结构及电迁移测试方法
JP2009524925A (ja) 異なるコンポーネントを備える集積回路の製造方法
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴
KR102195561B1 (ko) 전기적 접속 장치
JP2011216540A (ja) 半導体装置及び抵抗測定方法
JP2004085247A (ja) プローブカード
JP2008028274A (ja) 半導体装置の製造方法
JP5370250B2 (ja) 半導体装置の製造方法
JPH05144917A (ja) 半導体装置
JP2005223227A (ja) 半導体装置及び半導体装置評価方法
KR100638042B1 (ko) 캘빈 저항 검사용 패턴 및 이 패턴이 형성된 반도체 장치
KR20070071054A (ko) 적층형 비아체인테스트패턴 및 그를 이용한 불량분석 방법
JPH0496343A (ja) 半導体装置
KR20030050651A (ko) 일렉트로마이그레이션 측정용 테스트패턴
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
KR20130016765A (ko) 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법
KR100644044B1 (ko) 반도체 기판 상의 테스트 패턴
KR20100079217A (ko) 브리지 테스트용 ｐｃｍ 테스트 패턴
JP2008135623A (ja) 配線基板及びその製造方法
JP2003051521A (ja) 接続孔モニタ及び半導体装置
JP2008159641A (ja) 半導体基板および半導体装置の検査方法
JPH03283599A (ja) セラミック多層基板の導通検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee