JP3761479B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3761479B2 JP3761479B2 JP2002080708A JP2002080708A JP3761479B2 JP 3761479 B2 JP3761479 B2 JP 3761479B2 JP 2002080708 A JP2002080708 A JP 2002080708A JP 2002080708 A JP2002080708 A JP 2002080708A JP 3761479 B2 JP3761479 B2 JP 3761479B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- contact terminal
- connection pad
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、より詳細には電気的特性等の検査を容易にかつ確実に行うことができる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
シリコンウエハに回路形成して多数個の半導体素子を形成したウエハ体、あるいは、ウエハ状態で再配線パターンあるいは外部接続用の接続端子を形成し、ウエハをダイシングすることによってチップサイズの半導体装置（ウエハレベルパッケージ）を形成するといった場合に、ウエハ状態で個々の半導体素子あるいは半導体装置の良否を検査することが行われている。
このような検査を行う場合、従来は、ウエハ体に形成されている検査用のパッドあるいは半導体装置の接続端子に検査装置のプローブを接触させて検査する方法が一般的である。
【０００３】
また、個片に形成した半導体装置の電気的特性等を検査する方法としては、半導体装置の接続端子の配置位置に合わせてプローブピンを配置した検査用のソケットを使用し、検査用のソケットに半導体装置をセットし、プローブピンを半導体装置の接続端子に接触させて検査するといった方法も行われている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のようにプローブあるいはプローブピンを用いてウエハレベルあるいは単体の半導体装置の特性検査を行う場合、被検査体の検査用のパッドあるいは半導体装置の接続端子の配置間隔がプローブあるいはプローブピンの配置間隔よりも狭くなった場合には検査できなくなる。ウエハ体に形成した半導体素子、あるいはウエハレベルで形成する半導体装置はますます小型になり、検査用パッドあるいは接続端子はますます高密度に配置されるようになってきているから、従来のプローブあるいはプローブピンを用いた検査方法では検査できないという問題が生じている。
【０００５】
また、ウエハ体あるいはウエハレベルで形成する半導体装置の場合には、ウエハ全体あるいはウエハ内での一定の領域にわたって検査するから、検査領域内でプローブやプローブピンの高さがばらついていると、検査用のパッドとプローブとの非接触が生じたりして正確な検査ができないといった問題が生じる。
また、従来のようにプローブやプローブピンをパッドに当接させて検査する方法の場合は、プローブやプローブピンに汚れが付着したりしていると精度のよい検査ができないし、プローブやプローブピンが摩耗するという問題もあった。
【０００６】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、ウエハレベルパッケージのように接続端子の配置間隔がきわめて狭い製品の場合でも確実に検査をすることができ、製造も容易で確実な検査が可能な半導体装置およびその製造方法を提供するにある。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するため次の構成を備える。
すなわち、半導体装置において、ウエハの電極端子形成面にウエハの電極端子と電気的に接続する接続パッドが設けられ、該接続パッドに基端が接合されて起立した形状に接触端子が設けられ、該接触端子の先端側が、前記接続パッドに接合して設けられたはんだの外面から突出して設けられていることを特徴とする。また、前記接続パッドに接合するはんだが溶融されて球状に形成されていることを特徴とする。
また、前記はんだの外面から外方に突出している接触端子の突出部分が、はんだの外面位置で切り離され、はんだの内部に接触端子の基端部が設けられていることを特徴とする。
また、前記接触端子が、なだらかに湾曲して接続パッド上で起立する形状に設けられていることにより、検査装置のテストパッドに接触端子が押接されやすくなって確実な検査が可能になる。
また、前記接触端子が、ワイヤ材によって形成されていることを特徴とする。なお、上記半導体装置は単体の半導体装置がウエハに多数個配列されたもの、ウエハから単体の半導体装置として個片に分離されたものをともに含む。
【０００８】
また、半導体装置の製造方法として、電極端子と電気的に接続する接続パッドが設けられたウエハに対し、前記接続パッドが形成された面を絶縁被膜により被覆し、前記接続パッドが底面に露出する露出穴を設けたレジストパターンを形成する工程と、前記接続パッドのうち少なくとも検査に使用する接続パッドに、基端を前記接続パッドに接合して起立する形状に接触端子を形成する工程と、はんだめっきにより前記露出穴内にはんだを盛り上げる工程と、前記レジストパターンを除去して、前記接続パッドにはんだが接合されるとともに、前記接触端子の先端側が前記はんだの外面から突出して設けられた半導体装置を得ることを特徴とする。
また、接続パッドに接合されたはんだを溶融して、接続パッドに接合しているはんだを球状に形成する工程と、前記球状に形成されたはんだの外面から外方に突出している接触端子の突出部分を切り離す工程と、ウエハを個片に切断して個片の半導体装置を得る工程とを備えることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図１は本発明に係る半導体装置の製造方法を示す説明図である。本実施形態の半導体装置はウエハ状態で実装可能状態にまで形成して提供されるものであるが、図１ではウエハ１０に形成した半導体装置の一つの単位部分についての製造工程を示す。図１(a)で、１０はウエハ、１２はウエハ１０の電極端子形成面に形成した接続パッドである。接続パッド１２は実装用の外部接続端子を形成する部位として形成したもので、外部接続端子のはんだボールを接合可能とする程度の大きさに形成されている。接続パッド１２は再配線パターン等とを介してウエハ１０に形成されている電極端子と電気的に接続されるが、その構成等についてはとくに限定されるものではない。１１は銅をスパッタリングして形成しためっき給電層である。
【００１０】
図１(b)は、次に、ウエハ１０の接続パッド１２を形成した面を絶縁被膜である感光性レジストにより被覆し、露光および現像して接続パッド１２を形成した部位を露出させてレジストパターン１４を形成した状態を示す。接続パッド１２の表面には、後工程でめっきによりはんだを厚く盛り上げて形成するから、感光性レジストはドライフィルムレジスト等の比較的厚い材料を使用する。なお、レジストパターン１４を形成する方法としては、感光性レジストをコーティングする方法、感光性レジストフィルムをラミネートする方法等が使用できる。
【００１１】
次に、図１(c)は、各々の接続パッド１２上で起立するように接触端子１６を形成した状態を示す。接触端子１６は半導体装置の特性を検査する検査装置のテストパッドに当接させることにより、テストパッドと電気的に接続させるためのものである。
本実施形態ではボンディングワイヤに金ワイヤを使用し、ワイヤボンディング法によって接触端子１６を形成した。すなわち、接続パッド１２に金ワイヤの一端をボンディングした後、金ワイヤを上方に引き上げ、引き上げ端を溶断することによって起立した形状に接触端子１６を形成することができる。
【００１２】
本実施形態では、検査時に接触端子１６をテストパッドに押接しやすくするため、接触端子１６の先端側を若干湾曲させた形状としている。接触端子１６を湾曲形状に形成するには、接続パッド１２に金ワイヤをボンディングした後、金ワイヤを操作するキャビラリーを引き上げながら横方向に若干移動させるようにすればよい。これによって、図１(c)に示すように、接続パッドから起立した形状で、かつなだらかに湾曲した形状に形成される。
なお、接続パッド１２にワイヤボンディングしやすくするため、接続パッド１２の表面にワイヤボンディング性を良好にするパラジウムめっき等の適宜めっきを施すとよい。
【００１３】
図１(d)は、接触端子１６に弾性を付与するため、接触端子１６の表面に剛性めっき１８を施した状態を示す。検査時には、接触端子１６は検査装置のテストパッドに弾性的に押接される。このため、接触端子１６は一定程度の弾性を有している必要がある。本実施形態で使用している金ワイヤは弾性の点で劣るから、ニッケル−コバルトめっき等の剛性めっき１８を施して一定の弾性を付与するようにするのがよい。剛性めっき１８はめっき給電層１１を使用して電解めっきによって形成する。金ワイヤの表面と接続パッド１２の表面に剛性めっき１８が施される。
【００１４】
接触端子１６は検査装置のテストパッドに弾性的に押接してテストパッドと接触端子１６とを電気的に接続するためのものである。本実施形態で接触端子１６を湾曲させて形成しているのは、接触端子１６をテストパッドに押接した際に、接触端子１６に高さのばらつきがあった場合でも、接触端子１６が弾性的に変形してテストパッドに確実に押接されるようにしたものである。したがって、接触端子１６は上述した湾曲形状に限らず、側面形状がＬ字形に屈曲する形状等に形成することももちろん可能である。
【００１５】
なお、接触端子１６を形成するワイヤ材としては、金ワイヤの他に鉄ワイヤ、銅ワイヤ、白金ワイヤ等を使用することが可能である。ワイヤの材質によっては剛性めっきを施すことなく所要の弾性を得ることができる。また、ワイヤ材にかえて金属薄板をプレス加工あるいはエッチング加工してリード片状に形成したものを接続パッド１２に接合して接触端子１６とすることもできる。
【００１６】
図１(e)は、接続パッド１２の露出部分にはんだめっきによりはんだ２０を盛り上げて形成した状態を示す。はんだめっきも、めっき給電層１１を使用して電解めっきによって行う。上述したように、レジストパターン１４はある程度厚く形成し、本実施形態では接触端子１６の高さの１／２程度の厚さに形成し、接触端子１６の下半部側がはんだ２０に埋没するようにしている。
【００１７】
図１(f)は、はんだめっきを施した後、レジストパターン１４を除去し、レジストパターン１４によって被覆されていた部位のめっき給電層１１をエッチングして除去した状態を示す。ウエハ１０の接続パッド１２にはんだ２０が盛り上げ形状に形成され、接触端子１６の基端が接続パッド１２に接合され、接触端子１６の先端側がはんだ２０から外方に突出した形態となる。接続パッド１２はウエハ１０の電極端子に電気的に接続され、接触端子１６はウエハの電極端子と電気的に接続されている。なお、本明細書において半導体装置という場合は、ウエハ状態で多数個の半導体装置が形成されたものと、ウエハから個片に形成された半導体装置をともに意味するものとする。
【００１８】
本実施形態では図１(f)に示す状態で半導体装置の特性を検査する。この検査対象の半導体装置は、ウエハに多数個の半導体装置が形成されているウエハ状態となっているものである。
図２に半導体装置を検査する方法を示す。同図で３０が半導体装置の特性の検査に使用するテストカードである。テストカード３０には半導体装置に形成されている接触端子１６と同一の平面配置にテストパッド３２が形成されており、テストカード３０を半導体装置に位置合わせし、テストパッド３２を半導体装置の接触端子１６に対向させて押接することにより、半導体装置と検査装置とを電気的に接続して半導体装置の特性を検査することができる。テストカード３０には個々のテストパッド３２と検査装置とを電気的に接続する配線パターンが形成されており、テストパッド３２を接触端子１６に押接することによって半導体装置と検査装置とが電気的に接続する。
【００１９】
図３(a)は、半導体装置の各々の接続パッド１２に形成されているはんだ２０と接触端子１６の平面配置を示す。この半導体装置は接触端子１６が縦横方向に一定間隔で整列して配置されている。なお、図では単体の半導体装置について示すが、検査対象品は半導体装置がウエハに多数個形成されているウエハ状態のものである。
図３(b)は、上記半導体装置を検査するテストカード３０の平面図であり、接触端子１６の先端位置と同一の配置でテストパッド３２が形成されていることを示す。なお、図３(b)においても、テストカード３０は半導体装置の単体についてのテストパッド３２の配置を示すが、実際のテストカード３０は被検査品のウエハの大きさに合わせて形成し、個々の半導体装置の配置に合わせてテストパッド３２を形成したものである。
【００２０】
テストカード３０に形成されるテストパッド３２は、図２に示すように、接触端子１６がテストパッド３２に押接されやすくするため接触端子１６が押接される面を平坦面に形成する。前述したように、テストカード３０にはテストパッド３２とともにテストパッド３２と検査装置とを電気的に接続するための配線パターンが設けられる。テストパッド３２と配線パターンを備えるテストカード３０は、たとえば、片面に銅箔を貼り付けた片面銅張り基板を使用し、銅箔を所要のパターンにエッチングすることによって得られる。テストパッド３２と所要の配線パターンを形成した後、基板の片面をテストパッド３２のみを露出させるようにソルダーレジスト等の保護膜によって被覆するとよい。
【００２１】
従来の配線基板を製造する方法、たとえばフォトリソグラフィー法等を利用すれば、テストパッド３２と所要の配線パターンはきわめて微細なパターンに形成することができるから、半導体装置に形成される接触端子１６の配置間隔がきわめて狭くなったような場合でも、接触端子１６の配置に合わせてテストパッド３２を形成することは容易である。また、テストパッド３２の配置等を製品に合わせて任意に設定することも容易であり、いろいろな製品に合わせてテストカード３０を形成することができる。また、テストカード３０を形成する場合は、従来の配線基板を形成する方法、装置が利用できるから製造コストの点においても有利である。
なお、本実施形態ではウエハ状態で半導体装置を検査する場合について説明したが、ウエハをダイシングして個片の半導体装置とした状態でも、上述した方法とまったく同様にテストカード３０を使用して検査することができる。
【００２２】
本実施形態の半導体装置は、半導体装置自体にあらかじめ検査用の接触端子１６を設けたことが特徴である。このように半導体装置自体に検査用の接触端子１６を設ける構成とした場合は、接続パッド１２の配置間隔が従来のプローブあるいはプローブピンによっては検査できない程度に狭くなっても検査装置のテストカード３０を利用することで確実にテストすることが可能になるという利点がある。
また、接触端子１６自体に弾性を付与することで、検査時に接触端子１６が弾性変形し、接触端子１６の高さにばらつきがあったような場合でもテストパッド３２に確実に押接され、的確な検査が可能になるという利点がある。
【００２３】
また、従来はプローブあるいはプローブピンを検査のつど被検査体に押接して検査するため、プローブあるいはプローブピンが汚れて適格な検査ができないといった問題があるが、本実施形態の半導体装置の場合は接触端子１６が被検査体側に設けられているから、接触端子１６が汚れたり、摩耗するといった問題が生じない。この場合、接触端子１６が押接されるテストカード３０のテストパッド３２については汚れ、あるいは摩耗といった問題が生じ得るが、テストパッド３２はプローブ等にくらべて汚れにくく、また摩耗しにくいし、テストパッド３２が汚れたりした場合にはテストカード３０を交換して対処することができるという利点がある。
【００２４】
半導体装置に形成した接触端子１６は検査用として設けたものであり、検査終了後は接触端子１６の不要部を除去して、実装可能な半導体装置とする。
図４は、検査終了後の半導体装置を実装用の半導体装置に形成する工程を示す。図４(a)は、図１(f)の状態の半導体装置の状態ではんだ２０を溶融して各々の接続パッド１２にボール状にはんだ２０ａを形成した状態を示す。図１(f)に示す状態ではんだ２０が溶融する温度まで加熱することにより、はんだ２０は表面張力によって図４(a)に示すような球状となる。
次いで、はんだ２０ａから外方に突出している接触端子１６の突出部分をはんだ２０ａの外面位置で切断し、図４(b)に示すように、球状に形成されたはんだ２０ａの内部に接触端子１６の基端部であるワイヤ片１６ａが残るようにする。図４(b)に示す状態が半導体装置として実装基板に実装可能となった状態である。
【００２５】
なお、半導体装置の特性を検査する場合、はんだ２０を溶融して、図４(a)に示すように、はんだを球状に形成した状態で図２と同様にテストカード３０を用いて検査することももちろん可能である。
ウエハ状態で上述したはんだ２０を球状にするといった加工を行ってきた場合は、ウエハを個片にダイシングすることによって単体の半導体装置を得ることができる。
【００２６】
図５は、単体に分割された半導体装置を実装基板４０に実装した様子を示す。半導体装置のはんだ２０ａと実装基板４０の接続電極４２とを位置合わせし、はんだリフローによりはんだ２０ａを溶融して半導体装置を実装基板４０に実装することができる。実装基板４０の接続電極４２に、あらかじめはんだペーストを塗布しておき、半導体装置を実装基板４０に位置合わせして搭載し、はんだリフローしてもよい。半導体装置の接続パッド１２ははんだ２０ａを介して実装基板４０の接続電極４２と電気的に接続して実装される。
【００２７】
本実施形態の半導体装置の場合は、各々の接続パッド１２にワイヤ片１６ａが起立した形状で取り付けられているから、半導体装置を実装基板４０に実装した際にワイヤ片１６ａがスタンドオフとして作用し、実装基板４０から離間して半導体装置が実装されるようになる。ワイヤ片１６ａによって実装基板４０から半導体装置を離間させるようにすると、接続電極４２と半導体装置の接続パッド１２とが確実にはんだ接続されるようになる。このように、本実施形態の半導体装置は、実装基板への実装信頼性の良好な製品になるという利点がある。
【００２８】
なお、上記実施形態の半導体装置では半導体装置の接続パッド１２のすべてに接触端子１６を形成したが、接触端子１６は半導体装置の検査を目的として形成するものであるから、接触端子１６は少なくとも半導体装置を検査する際に使用する接続パッド１２に設ければよい。図６(a)は、半導体装置の他の実施形態の構成を示すもので、接続パッド１２ａについては検査用端子として使用しないことから接触端子１６を接合せずはんだ２０のみを盛り上げ、接続パッド１２ｂは検査用端子としてのみ使用することからはんだ２０を付着させない構成としたものである。図６(b)は、図６(a)に示す状態ではんだ２０を溶融して球状とし、はんだ２０から突出している接触端子１６の突出部分を切断して除去した状態を示す。接続パッド１２ｂは実装用の端子として使用されないことから、接触端子１６全体を除去している。
【００２９】
【発明の効果】
本発明に係る半導体装置によれば、上述したように、接続パッドに接触端子を形成したことにより、検査時には接触端子をプローブとして半導体装置の特性検査等を行うことができ、接続パッドの配置間隔がきわめて狭くなったような場合でも的確な検査を行うことが可能になる。半導体装置の接続パッドに接触端子を形成する構成としたことで、検査装置のテストパッド等の構成が容易になり、従来のような検査装置のプローブやプローブピンが汚れたり摩耗したりするといった問題を解消することができる。また、本発明に係る半導体装置の製造方法によれば、検査用の接触端子を備えた半導体装置を容易にかつ確実に製造することが可能になる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を示す説明図である。
【図２】半導体装置を検査する方法を示す説明図である。
【図３】半導体装置とテストカードの平面図である。
【図４】半導体装置の製造方法を示す説明図である。
【図５】半導体装置を実装した状態の説明図である。
【図６】半導体装置の他の構成例を示す説明図である。
【符号の説明】
１０ ウエハ
１１ めっき給電層
１２、１２ａ、１２ｂ 接続パッド
１４ レジストパターン
１６ 接触端子
１６ａ ワイヤ片
１８ 剛性めっき
２０、２０ａ はんだ
３０ テストカード
３２ テストパッド
４０ 実装基板
４２ 接続電極
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、より詳細には電気的特性等の検査を容易にかつ確実に行うことができる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
シリコンウエハに回路形成して多数個の半導体素子を形成したウエハ体、あるいは、ウエハ状態で再配線パターンあるいは外部接続用の接続端子を形成し、ウエハをダイシングすることによってチップサイズの半導体装置（ウエハレベルパッケージ）を形成するといった場合に、ウエハ状態で個々の半導体素子あるいは半導体装置の良否を検査することが行われている。
このような検査を行う場合、従来は、ウエハ体に形成されている検査用のパッドあるいは半導体装置の接続端子に検査装置のプローブを接触させて検査する方法が一般的である。
【０００３】
また、個片に形成した半導体装置の電気的特性等を検査する方法としては、半導体装置の接続端子の配置位置に合わせてプローブピンを配置した検査用のソケットを使用し、検査用のソケットに半導体装置をセットし、プローブピンを半導体装置の接続端子に接触させて検査するといった方法も行われている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のようにプローブあるいはプローブピンを用いてウエハレベルあるいは単体の半導体装置の特性検査を行う場合、被検査体の検査用のパッドあるいは半導体装置の接続端子の配置間隔がプローブあるいはプローブピンの配置間隔よりも狭くなった場合には検査できなくなる。ウエハ体に形成した半導体素子、あるいはウエハレベルで形成する半導体装置はますます小型になり、検査用パッドあるいは接続端子はますます高密度に配置されるようになってきているから、従来のプローブあるいはプローブピンを用いた検査方法では検査できないという問題が生じている。
【０００５】
また、ウエハ体あるいはウエハレベルで形成する半導体装置の場合には、ウエハ全体あるいはウエハ内での一定の領域にわたって検査するから、検査領域内でプローブやプローブピンの高さがばらついていると、検査用のパッドとプローブとの非接触が生じたりして正確な検査ができないといった問題が生じる。
また、従来のようにプローブやプローブピンをパッドに当接させて検査する方法の場合は、プローブやプローブピンに汚れが付着したりしていると精度のよい検査ができないし、プローブやプローブピンが摩耗するという問題もあった。
【０００６】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、ウエハレベルパッケージのように接続端子の配置間隔がきわめて狭い製品の場合でも確実に検査をすることができ、製造も容易で確実な検査が可能な半導体装置およびその製造方法を提供するにある。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するため次の構成を備える。
すなわち、半導体装置において、ウエハの電極端子形成面にウエハの電極端子と電気的に接続する接続パッドが設けられ、該接続パッドに基端が接合されて起立した形状に接触端子が設けられ、該接触端子の先端側が、前記接続パッドに接合して設けられたはんだの外面から突出して設けられていることを特徴とする。また、前記接続パッドに接合するはんだが溶融されて球状に形成されていることを特徴とする。
また、前記はんだの外面から外方に突出している接触端子の突出部分が、はんだの外面位置で切り離され、はんだの内部に接触端子の基端部が設けられていることを特徴とする。
また、前記接触端子が、なだらかに湾曲して接続パッド上で起立する形状に設けられていることにより、検査装置のテストパッドに接触端子が押接されやすくなって確実な検査が可能になる。
また、前記接触端子が、ワイヤ材によって形成されていることを特徴とする。なお、上記半導体装置は単体の半導体装置がウエハに多数個配列されたもの、ウエハから単体の半導体装置として個片に分離されたものをともに含む。
【０００８】
また、半導体装置の製造方法として、電極端子と電気的に接続する接続パッドが設けられたウエハに対し、前記接続パッドが形成された面を絶縁被膜により被覆し、前記接続パッドが底面に露出する露出穴を設けたレジストパターンを形成する工程と、前記接続パッドのうち少なくとも検査に使用する接続パッドに、基端を前記接続パッドに接合して起立する形状に接触端子を形成する工程と、はんだめっきにより前記露出穴内にはんだを盛り上げる工程と、前記レジストパターンを除去して、前記接続パッドにはんだが接合されるとともに、前記接触端子の先端側が前記はんだの外面から突出して設けられた半導体装置を得ることを特徴とする。
また、接続パッドに接合されたはんだを溶融して、接続パッドに接合しているはんだを球状に形成する工程と、前記球状に形成されたはんだの外面から外方に突出している接触端子の突出部分を切り離す工程と、ウエハを個片に切断して個片の半導体装置を得る工程とを備えることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図１は本発明に係る半導体装置の製造方法を示す説明図である。本実施形態の半導体装置はウエハ状態で実装可能状態にまで形成して提供されるものであるが、図１ではウエハ１０に形成した半導体装置の一つの単位部分についての製造工程を示す。図１(a)で、１０はウエハ、１２はウエハ１０の電極端子形成面に形成した接続パッドである。接続パッド１２は実装用の外部接続端子を形成する部位として形成したもので、外部接続端子のはんだボールを接合可能とする程度の大きさに形成されている。接続パッド１２は再配線パターン等とを介してウエハ１０に形成されている電極端子と電気的に接続されるが、その構成等についてはとくに限定されるものではない。１１は銅をスパッタリングして形成しためっき給電層である。
【００１０】
図１(b)は、次に、ウエハ１０の接続パッド１２を形成した面を絶縁被膜である感光性レジストにより被覆し、露光および現像して接続パッド１２を形成した部位を露出させてレジストパターン１４を形成した状態を示す。接続パッド１２の表面には、後工程でめっきによりはんだを厚く盛り上げて形成するから、感光性レジストはドライフィルムレジスト等の比較的厚い材料を使用する。なお、レジストパターン１４を形成する方法としては、感光性レジストをコーティングする方法、感光性レジストフィルムをラミネートする方法等が使用できる。
【００１１】
次に、図１(c)は、各々の接続パッド１２上で起立するように接触端子１６を形成した状態を示す。接触端子１６は半導体装置の特性を検査する検査装置のテストパッドに当接させることにより、テストパッドと電気的に接続させるためのものである。
本実施形態ではボンディングワイヤに金ワイヤを使用し、ワイヤボンディング法によって接触端子１６を形成した。すなわち、接続パッド１２に金ワイヤの一端をボンディングした後、金ワイヤを上方に引き上げ、引き上げ端を溶断することによって起立した形状に接触端子１６を形成することができる。
【００１２】
本実施形態では、検査時に接触端子１６をテストパッドに押接しやすくするため、接触端子１６の先端側を若干湾曲させた形状としている。接触端子１６を湾曲形状に形成するには、接続パッド１２に金ワイヤをボンディングした後、金ワイヤを操作するキャビラリーを引き上げながら横方向に若干移動させるようにすればよい。これによって、図１(c)に示すように、接続パッドから起立した形状で、かつなだらかに湾曲した形状に形成される。
なお、接続パッド１２にワイヤボンディングしやすくするため、接続パッド１２の表面にワイヤボンディング性を良好にするパラジウムめっき等の適宜めっきを施すとよい。
【００１３】
図１(d)は、接触端子１６に弾性を付与するため、接触端子１６の表面に剛性めっき１８を施した状態を示す。検査時には、接触端子１６は検査装置のテストパッドに弾性的に押接される。このため、接触端子１６は一定程度の弾性を有している必要がある。本実施形態で使用している金ワイヤは弾性の点で劣るから、ニッケル−コバルトめっき等の剛性めっき１８を施して一定の弾性を付与するようにするのがよい。剛性めっき１８はめっき給電層１１を使用して電解めっきによって形成する。金ワイヤの表面と接続パッド１２の表面に剛性めっき１８が施される。
【００１４】
接触端子１６は検査装置のテストパッドに弾性的に押接してテストパッドと接触端子１６とを電気的に接続するためのものである。本実施形態で接触端子１６を湾曲させて形成しているのは、接触端子１６をテストパッドに押接した際に、接触端子１６に高さのばらつきがあった場合でも、接触端子１６が弾性的に変形してテストパッドに確実に押接されるようにしたものである。したがって、接触端子１６は上述した湾曲形状に限らず、側面形状がＬ字形に屈曲する形状等に形成することももちろん可能である。
【００１５】
なお、接触端子１６を形成するワイヤ材としては、金ワイヤの他に鉄ワイヤ、銅ワイヤ、白金ワイヤ等を使用することが可能である。ワイヤの材質によっては剛性めっきを施すことなく所要の弾性を得ることができる。また、ワイヤ材にかえて金属薄板をプレス加工あるいはエッチング加工してリード片状に形成したものを接続パッド１２に接合して接触端子１６とすることもできる。
【００１６】
図１(e)は、接続パッド１２の露出部分にはんだめっきによりはんだ２０を盛り上げて形成した状態を示す。はんだめっきも、めっき給電層１１を使用して電解めっきによって行う。上述したように、レジストパターン１４はある程度厚く形成し、本実施形態では接触端子１６の高さの１／２程度の厚さに形成し、接触端子１６の下半部側がはんだ２０に埋没するようにしている。
【００１７】
図１(f)は、はんだめっきを施した後、レジストパターン１４を除去し、レジストパターン１４によって被覆されていた部位のめっき給電層１１をエッチングして除去した状態を示す。ウエハ１０の接続パッド１２にはんだ２０が盛り上げ形状に形成され、接触端子１６の基端が接続パッド１２に接合され、接触端子１６の先端側がはんだ２０から外方に突出した形態となる。接続パッド１２はウエハ１０の電極端子に電気的に接続され、接触端子１６はウエハの電極端子と電気的に接続されている。なお、本明細書において半導体装置という場合は、ウエハ状態で多数個の半導体装置が形成されたものと、ウエハから個片に形成された半導体装置をともに意味するものとする。
【００１８】
本実施形態では図１(f)に示す状態で半導体装置の特性を検査する。この検査対象の半導体装置は、ウエハに多数個の半導体装置が形成されているウエハ状態となっているものである。
図２に半導体装置を検査する方法を示す。同図で３０が半導体装置の特性の検査に使用するテストカードである。テストカード３０には半導体装置に形成されている接触端子１６と同一の平面配置にテストパッド３２が形成されており、テストカード３０を半導体装置に位置合わせし、テストパッド３２を半導体装置の接触端子１６に対向させて押接することにより、半導体装置と検査装置とを電気的に接続して半導体装置の特性を検査することができる。テストカード３０には個々のテストパッド３２と検査装置とを電気的に接続する配線パターンが形成されており、テストパッド３２を接触端子１６に押接することによって半導体装置と検査装置とが電気的に接続する。
【００１９】
図３(a)は、半導体装置の各々の接続パッド１２に形成されているはんだ２０と接触端子１６の平面配置を示す。この半導体装置は接触端子１６が縦横方向に一定間隔で整列して配置されている。なお、図では単体の半導体装置について示すが、検査対象品は半導体装置がウエハに多数個形成されているウエハ状態のものである。
図３(b)は、上記半導体装置を検査するテストカード３０の平面図であり、接触端子１６の先端位置と同一の配置でテストパッド３２が形成されていることを示す。なお、図３(b)においても、テストカード３０は半導体装置の単体についてのテストパッド３２の配置を示すが、実際のテストカード３０は被検査品のウエハの大きさに合わせて形成し、個々の半導体装置の配置に合わせてテストパッド３２を形成したものである。
【００２０】
テストカード３０に形成されるテストパッド３２は、図２に示すように、接触端子１６がテストパッド３２に押接されやすくするため接触端子１６が押接される面を平坦面に形成する。前述したように、テストカード３０にはテストパッド３２とともにテストパッド３２と検査装置とを電気的に接続するための配線パターンが設けられる。テストパッド３２と配線パターンを備えるテストカード３０は、たとえば、片面に銅箔を貼り付けた片面銅張り基板を使用し、銅箔を所要のパターンにエッチングすることによって得られる。テストパッド３２と所要の配線パターンを形成した後、基板の片面をテストパッド３２のみを露出させるようにソルダーレジスト等の保護膜によって被覆するとよい。
【００２１】
従来の配線基板を製造する方法、たとえばフォトリソグラフィー法等を利用すれば、テストパッド３２と所要の配線パターンはきわめて微細なパターンに形成することができるから、半導体装置に形成される接触端子１６の配置間隔がきわめて狭くなったような場合でも、接触端子１６の配置に合わせてテストパッド３２を形成することは容易である。また、テストパッド３２の配置等を製品に合わせて任意に設定することも容易であり、いろいろな製品に合わせてテストカード３０を形成することができる。また、テストカード３０を形成する場合は、従来の配線基板を形成する方法、装置が利用できるから製造コストの点においても有利である。
なお、本実施形態ではウエハ状態で半導体装置を検査する場合について説明したが、ウエハをダイシングして個片の半導体装置とした状態でも、上述した方法とまったく同様にテストカード３０を使用して検査することができる。
【００２２】
本実施形態の半導体装置は、半導体装置自体にあらかじめ検査用の接触端子１６を設けたことが特徴である。このように半導体装置自体に検査用の接触端子１６を設ける構成とした場合は、接続パッド１２の配置間隔が従来のプローブあるいはプローブピンによっては検査できない程度に狭くなっても検査装置のテストカード３０を利用することで確実にテストすることが可能になるという利点がある。
また、接触端子１６自体に弾性を付与することで、検査時に接触端子１６が弾性変形し、接触端子１６の高さにばらつきがあったような場合でもテストパッド３２に確実に押接され、的確な検査が可能になるという利点がある。
【００２３】
また、従来はプローブあるいはプローブピンを検査のつど被検査体に押接して検査するため、プローブあるいはプローブピンが汚れて適格な検査ができないといった問題があるが、本実施形態の半導体装置の場合は接触端子１６が被検査体側に設けられているから、接触端子１６が汚れたり、摩耗するといった問題が生じない。この場合、接触端子１６が押接されるテストカード３０のテストパッド３２については汚れ、あるいは摩耗といった問題が生じ得るが、テストパッド３２はプローブ等にくらべて汚れにくく、また摩耗しにくいし、テストパッド３２が汚れたりした場合にはテストカード３０を交換して対処することができるという利点がある。
【００２４】
半導体装置に形成した接触端子１６は検査用として設けたものであり、検査終了後は接触端子１６の不要部を除去して、実装可能な半導体装置とする。
図４は、検査終了後の半導体装置を実装用の半導体装置に形成する工程を示す。図４(a)は、図１(f)の状態の半導体装置の状態ではんだ２０を溶融して各々の接続パッド１２にボール状にはんだ２０ａを形成した状態を示す。図１(f)に示す状態ではんだ２０が溶融する温度まで加熱することにより、はんだ２０は表面張力によって図４(a)に示すような球状となる。
次いで、はんだ２０ａから外方に突出している接触端子１６の突出部分をはんだ２０ａの外面位置で切断し、図４(b)に示すように、球状に形成されたはんだ２０ａの内部に接触端子１６の基端部であるワイヤ片１６ａが残るようにする。図４(b)に示す状態が半導体装置として実装基板に実装可能となった状態である。
【００２５】
なお、半導体装置の特性を検査する場合、はんだ２０を溶融して、図４(a)に示すように、はんだを球状に形成した状態で図２と同様にテストカード３０を用いて検査することももちろん可能である。
ウエハ状態で上述したはんだ２０を球状にするといった加工を行ってきた場合は、ウエハを個片にダイシングすることによって単体の半導体装置を得ることができる。
【００２６】
図５は、単体に分割された半導体装置を実装基板４０に実装した様子を示す。半導体装置のはんだ２０ａと実装基板４０の接続電極４２とを位置合わせし、はんだリフローによりはんだ２０ａを溶融して半導体装置を実装基板４０に実装することができる。実装基板４０の接続電極４２に、あらかじめはんだペーストを塗布しておき、半導体装置を実装基板４０に位置合わせして搭載し、はんだリフローしてもよい。半導体装置の接続パッド１２ははんだ２０ａを介して実装基板４０の接続電極４２と電気的に接続して実装される。
【００２７】
本実施形態の半導体装置の場合は、各々の接続パッド１２にワイヤ片１６ａが起立した形状で取り付けられているから、半導体装置を実装基板４０に実装した際にワイヤ片１６ａがスタンドオフとして作用し、実装基板４０から離間して半導体装置が実装されるようになる。ワイヤ片１６ａによって実装基板４０から半導体装置を離間させるようにすると、接続電極４２と半導体装置の接続パッド１２とが確実にはんだ接続されるようになる。このように、本実施形態の半導体装置は、実装基板への実装信頼性の良好な製品になるという利点がある。
【００２８】
なお、上記実施形態の半導体装置では半導体装置の接続パッド１２のすべてに接触端子１６を形成したが、接触端子１６は半導体装置の検査を目的として形成するものであるから、接触端子１６は少なくとも半導体装置を検査する際に使用する接続パッド１２に設ければよい。図６(a)は、半導体装置の他の実施形態の構成を示すもので、接続パッド１２ａについては検査用端子として使用しないことから接触端子１６を接合せずはんだ２０のみを盛り上げ、接続パッド１２ｂは検査用端子としてのみ使用することからはんだ２０を付着させない構成としたものである。図６(b)は、図６(a)に示す状態ではんだ２０を溶融して球状とし、はんだ２０から突出している接触端子１６の突出部分を切断して除去した状態を示す。接続パッド１２ｂは実装用の端子として使用されないことから、接触端子１６全体を除去している。
【００２９】
【発明の効果】
本発明に係る半導体装置によれば、上述したように、接続パッドに接触端子を形成したことにより、検査時には接触端子をプローブとして半導体装置の特性検査等を行うことができ、接続パッドの配置間隔がきわめて狭くなったような場合でも的確な検査を行うことが可能になる。半導体装置の接続パッドに接触端子を形成する構成としたことで、検査装置のテストパッド等の構成が容易になり、従来のような検査装置のプローブやプローブピンが汚れたり摩耗したりするといった問題を解消することができる。また、本発明に係る半導体装置の製造方法によれば、検査用の接触端子を備えた半導体装置を容易にかつ確実に製造することが可能になる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を示す説明図である。
【図２】半導体装置を検査する方法を示す説明図である。
【図３】半導体装置とテストカードの平面図である。
【図４】半導体装置の製造方法を示す説明図である。
【図５】半導体装置を実装した状態の説明図である。
【図６】半導体装置の他の構成例を示す説明図である。
【符号の説明】
１０ ウエハ
１１ めっき給電層
１２、１２ａ、１２ｂ 接続パッド
１４ レジストパターン
１６ 接触端子
１６ａ ワイヤ片
１８ 剛性めっき
２０、２０ａ はんだ
３０ テストカード
３２ テストパッド
４０ 実装基板
４２ 接続電極
Claims (7)
- ウエハの電極端子形成面にウエハの電極端子と電気的に接続する接続パッドが設けられ、
該接続パッドに基端が接合されて起立した形状に接触端子が設けられ、
該接触端子の先端側が、前記接続パッドに接合して設けられたはんだの外面から突出して設けられていることを特徴とする半導体装置。 - 接続パッドに接合するはんだが溶融されて球状に形成されていることを特徴とする請求項１記載の半導体装置。
- はんだの外面から外方に突出している接触端子の突出部分が、はんだの外面位置で切り離され、はんだの内部に接触端子の基端部が設けられていることを特徴とする請求項１または２記載の半導体装置。
- 接触端子が、なだらかに湾曲して接続パッド上で起立する形状に設けられていることを特徴とする請求項１、２または３記載の半導体装置。
- 接触端子が、ワイヤ材によって形成されていることを特徴とする請求項１〜４のいずれか一項記載の半導体装置。
- 電極端子と電気的に接続する接続パッドが設けられたウエハに対し、前記接続パッドが形成された面を絶縁被膜により被覆し、前記接続パッドが底面に露出する露出穴を設けたレジストパターンを形成する工程と、
前記接続パッドのうち少なくとも検査に使用する接続パッドに、基端を前記接続パッドに接合して起立する形状に接触端子を形成する工程と、
はんだめっきにより前記露出穴内にはんだを盛り上げる工程と、
前記レジストパターンを除去して、前記接続パッドにはんだが接合されるとともに、前記接触端子の先端側が前記はんだの外面から突出して設けられた半導体装置を得ることを特徴とする半導体装置の製造方法。 - 接続パッドに接合されたはんだを溶融して、接続パッドに接合しているはんだを球状に形成する工程と、
前記球状に形成されたはんだの外面から外方に突出している接触端子の突出部分を切り離す工程と、
ウエハを個片に切断して個片の半導体装置を得る工程とを備えることを特徴とする請求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080708A JP3761479B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080708A JP3761479B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282656A JP2003282656A (ja) | 2003-10-03 |
| JP3761479B2 true JP3761479B2 (ja) | 2006-03-29 |
Family
ID=29229635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002080708A Expired - Fee Related JP3761479B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3761479B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1791180B1 (en) * | 2004-07-26 | 2012-09-05 | Rambus Inc. | Semiconductor device |
| KR100741697B1 (ko) | 2005-10-28 | 2007-07-23 | 주식회사 파이컴 | 프로브 카드 및 그 제조 방법 |
| KR20130072544A (ko) * | 2011-12-22 | 2013-07-02 | 삼성전기주식회사 | 프로브 카드 및 그 제조방법 |
| CN116994962B (zh) * | 2023-09-25 | 2023-11-28 | 四川遂宁市利普芯微电子有限公司 | 一种芯片封装方法和封装结构 |
-
2002
- 2002-03-22 JP JP2002080708A patent/JP3761479B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282656A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553791B2 (ja) | 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法 | |
| US7423439B2 (en) | Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device | |
| JPH07221104A (ja) | 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法 | |
| JP2000077477A (ja) | 半導体装置及びその製造方法並びにこれに用いる金属基板 | |
| JPH08306749A (ja) | プローブカードの製造方法 | |
| JP3761479B2 (ja) | 半導体装置およびその製造方法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JP3645203B2 (ja) | 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置 | |
| JPH08220140A (ja) | プローブカードの製造方法及びプローブカード | |
| JP3854419B2 (ja) | 半導体装置の製造方法 | |
| JP2002283049A (ja) | コンタクトピンのはんだ付け方法およびコンタクトピン | |
| JP4065145B2 (ja) | 電子部品用ソケットの製造方法 | |
| JP4081309B2 (ja) | 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造 | |
| JP2002139547A (ja) | 電気的特性検査装置におけるプロービング装置およびプロービングシート構造並びに角錐バンプ付プリント配線基板の製造方法 | |
| JPH09297154A (ja) | 半導体ウエハの検査方法 | |
| JP2005038983A (ja) | プローブ用配線基板及び半導体素子の製造方法 | |
| JPH10150130A (ja) | 半導体装置用ソケット | |
| JP2006071486A (ja) | 接続装置、半導体チップ検査装置および半導体装置の製造方法 | |
| JP2000180471A (ja) | ベアチップ検査用プローブ基板 | |
| JPH0822875A (ja) | Ｉｃソケット | |
| JPH0511019A (ja) | 回路部品の試験法及びその為の可撓性回路基板 | |
| JP3268283B2 (ja) | Ｂｇａパッケージ用測定装置 | |
| JPH11204590A (ja) | 電極板およびそれを用いた電子部品用通電検査装置 | |
| JPH09129330A (ja) | 電子部品用ソケット | |
| JP2000162260A (ja) | チップサイズパッケージ基板の断線検査装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140120 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |