JP3854419B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3854419B2 JP3854419B2 JP03703499A JP3703499A JP3854419B2 JP 3854419 B2 JP3854419 B2 JP 3854419B2 JP 03703499 A JP03703499 A JP 03703499A JP 3703499 A JP3703499 A JP 3703499A JP 3854419 B2 JP3854419 B2 JP 3854419B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- burn
- pad
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バーンイン試験装置およびそれを用いた半導体装置の製造技術に関し、特に、外部接続端子をバンプ電極で構成した半導体装置のバーンイン（通電加速）試験に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置の製造工程では、不良製品を取り除いたり、製品の寿命を測定したりするために、ウエハから分割（ダイシング）したチップをパッケージに封止した後、出荷に先立ってバーンイン試験を行なっている。このバーンイン試験は、ソケットに装着された基板（ソケット基板）の電極（パッド）にパッケージの外部接続端子を接続し、外部電源からパッケージ内のチップに電流、電圧を負荷しながら、集積回路を１００℃以上の高温雰囲気中で数時間程度連続動作させる試験である。
【０００３】
上記バーンイン試験に用いるソケットは、パッケージの外部接続端子と良好な導通を確保するために、外部接続端子の形状やピン数に応じてパッケージの品種毎に設計、製作される。
【０００４】
近年、半導体パッケージは、ＱＦＰ(Quad Flat Package) やＳＯＪ(Small Outline J-leaded package)のように、パッケージの側面から外部接続端子としてのリードを引き出す従来タイプのものから、ＢＧＡ(Ball Grid Array) やＣＳＰ(Chip Size Package) のように、パッケージの実装面あるいはチップの素子形成面に取り付けたバンプ電極を外部接続端子とする表面実装タイプのものが主流になりつつある。
【０００５】
外部接続端子をボール状のバンプ電極で構成した上記ＢＧＡやＣＳＰをバーンイン試験に付す場合は、ソケット基板の電極（パッド）とバンプ電極とが点接触となるために両者のコンタクト抵抗が大きくなるという問題や、バンプ電極の直径のばらつきによって、一部のバンプ電極とパッドとが非導通になるという問題が生じる。そこで、パッドとバンプ電極との接触を良好に確保するために、例えばパッケージ（またはチップ）に取り付けたバンプ電極をソケット基板のパッド上に位置決めした後、パッケージ（またはチップ）を加圧してバンプ電極を潰すといった対策が採られている。
【０００６】
しかし、バンプ電極を過度に潰してパッドとの接触面積を大きくすると、試験終了後にバンプ電極がパッドから剥離し難くなり、パッケージ（チップ）をソケットから取り外すときにバンプ電極がパッケージ（チップ）から離脱してパッド側に残ってしまう恐れがある。
【０００７】
公知例調査の結果、発見した特開平８−２９４５４号公報は、上記したバンプ電極の離脱を防ぎ、かつソケット基板との接触を良好に確保する対策として、ソケット基板（テストカード）のパッド（電極）上にその径よりも小さい複数個の突起（ランド）を設け、バンプ電極を過度に潰さなくともパッドとの電気的接続を確保できるようにした技術を開示している。このランドは、例えばＣｒ／Ｃｕ／Ｃｒ積層膜をパターニングして形成した直径１００μm 程度の電極上にＮｉメッキ法で形成された直径２５μm 、高さ約２μm の円柱からなり、テストカードの各電極上に互いに３７μm の間隔を置いて３個ずつ配置される。
【０００８】
【発明が解決しようとする課題】
パッケージのバンプ電極を過剰に潰さなくともソケット基板のパッドとの良好な導通を確保するには、上記従来技術のように、ソケット基板のパッド上に複数個の微小突起を設けることが望ましい。
【０００９】
ところが、上記のような微小突起を設けたパッド上にバンプ電極を接続して高温のバーンイン試験を行うと、試験終了後にバンプ電極をパッドから剥離する際に、バンプ電極の表面の薄い自然酸化膜が突起の表面に残留する。そのため、バーンイン試験を繰り返すにつれて、突起の表面に残留した自然酸化膜の膜厚が次第に厚くなり、バンプ電極と突起との接触抵抗が増加したり、ばらついたりするようになる結果、安定した試験を行なうことが困難になる、ということが本発明者の検討によって明らかとなった。
【００１０】
また、バーンイン試験は、１００℃以上の高温雰囲気中で数時間にわたって行なわれるため、試験中の熱によってバンプ電極がある程度軟化する。特に、Ｓｎ／Ｐｂ半田のような低融点金属で構成されたバンプ電極は、軟化し易い。そのため、バンプ電極の下端が突起と突起の間のパッド表面に接触していると、試験終了後にバンプ電極をパッドの表面から剥離する際に、バンプ電極材料の一部がパッドの表面に付着したまま残る。そして、バーンイン試験を何回か繰り返すと、パッドの表面に付着したバンプ電極材料の膜厚が次第に厚くなり、突起の表面とパッドの表面との段差が消失するために、突起を設けた効果が得られなくなってしまう。
【００１１】
本発明の目的は、外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験において、ソケット基板のパッド（電極）とバンプ電極との接触抵抗を安定に確保する技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
（１）本発明のバーンイン試験装置は、外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験装置であって、ソケット基板の主面には、配線と一体に形成された複数個のパッドが形成され、前記複数個のパッドのそれぞれの表面には、バーンイン試験時に前記パッドに接続される前記バンプ電極が前記パッドの表面と接触しないように、その高さおよび互いの距離が規定された複数個の突起が設けられている。
【００１５】
（２）本発明の半導体装置の製造方法は、以下の工程（ａ）〜（ｃ）を含んでいる。
【００１６】
（ａ）外部接続端子をバンプ電極で構成した半導体装置を用意し、前記（１）のバーンイン試験装置に装着された前記ソケット基板の前記パッド上に前記半導体装置の前記バンプ電極を位置決めする工程、
（ｂ）前記半導体装置に荷重を印加することよって、前記バンプ電極を前記パッドの表面に形成された前記突起のエッジに押し付ける工程、
（ｃ）前記ソケット基板に形成された前記配線、前記パッドおよび前記突起と、前記バンプ電極とを通じて前記半導体装置に電流、電圧を負荷し、１００℃以上の高温雰囲気中で集積回路を動作させる工程。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
図１（ａ）は、本実施の形態のバーンイン試験装置の要部を示す平面図、（ｂ）は、同じく側面図、図２は、図１に示すバーンイン試験装置に装着されたソケット基板の拡大斜視図である。なお、図１（ａ）は、ソケット基板の主面に形成された配線の図示を一部省略してある。
【００１９】
バーンイン試験装置１のソケット７に装着されたソケット基板２の主面には、配線３と一体に形成された複数個のパッド（電極）４がマトリクス状に配置されている。これらの配線３の一端は、ソケット７の外部に引き出され、図示しない電源に接続されている。
【００２０】
上記ソケット基板２の主面に形成された複数個のパッド４のそれぞれの表面には、図２に示すように、円柱状の突起５が所定の間隔で複数個設けられている。これらの突起５は、後述する半田バンプ（バンプ電極）とパッド４との接触抵抗を安定に確保するために設けられたものであり、例えばＣｕの表面にＮｉとＡｕのメッキを施した金属材料で構成されている。
【００２１】
上記複数個の突起５は、それらに接続される半田バンプの下端がパッド４の表面と接触することがないように、その高さおよび互いの距離が規定されている。すなわち、図３に示すように、突起５の高さをｈ、突起５上に接続される半田バンプ６の半径をＲ、パッド４の平面内において突起５のエッジと半田バンプ６の中心Ｃとの間でとり得る最大距離をＬとしたとき、突起５の高さ（ｈ）および最大距離（Ｌ）は、
【００２２】
【数２】
【００２３】
となるように規定されている。なお、実際のバーンイン試験に際しては、半田バンプ６と突起５との接触面積を確保するために半田バンプ６をある程度押し潰したり、試験中の熱で半田バンプ６が変形したりするので、突起５の高さ（ｈ）にある程度の余裕を持たせておくことが望ましい。例えば突起５の高さ（ｈ）および最大距離（Ｌ）が上記の条件を満たしている場合であっても、突起５の高さ（ｈ）が５μm に満たない場合には、半田バンプ６が押し潰されたり、試験中の熱で変形したりしたときにその下端が突起５、５の隙間のパッド４表面に接触する。そのため、バーンイン試験を繰り返すと、突起５、５の隙間のパッド４表面に付着した半田材料の膜厚が次第に厚くなり、突起５を設けた効果が得られ難くなる。従って、突起５の高さ（ｈ）は、少なくとも５μm 以上、望ましくは１０μm 以上とするのがよい。
【００２４】
図４は、突起５が三角形に配置された場合の、突起５のエッジと半田バンプ６の中心Ｃとのパッド平面内でとり得る最大距離（Ｌ）を示している。ここで、突起５のエッジ間の距離をｇ、突起５の半径をｒとしたとき、３個の突起５で形成される一辺の長さが（ｇ＋２ｒ）の三角形の外接円の半径からｒを差し引いた数値がＬとなる。
【００２５】
図５は、突起５が正方形に配置された場合の、突起５のエッジと半田バンプ６の中心Ｃとのパッド平面内でとり得る最大距離Ｌを示している。ここで、突起５のエッジ間の距離をｇ、突起５の半径をｒとしたとき、４個の突起５で形成される一辺の長さが（ｇ＋２ｒ）の正方形の外接円の半径からｒを差し引いた数値がＬとなる。
【００２６】
図６のグラフは、突起５の高さ（ｈ）および最大距離（Ｌ）の可能な組み合わせ領域を示している。ここでは、半田バンプ６の直径のばらつきを考慮し、最小バンプ径を２５０μm とした場合を（ａ）に示し、最小バンプ径を２００μm とした場合を（ｂ）に示す。
【００２７】
グラフ内の曲線は、
【００２８】
【数３】
【００２９】
を示し、この曲線よりも下方の領域（斜線で示す領域）が高さ（ｈ）および最大距離（Ｌ）の可能な組み合わせ領域である。
【００３０】
上記突起５は、例えばメッキやエッチングによって形成することができる。メッキで突起５を形成する場合は、まず、図７に示すように、配線３およびパッド４が一体形成されたソケット基板２上にフォトレジスト膜１０を塗布し、次いでこのフォトレジスト膜１０を露光、現像して突起形成領域に開孔１１を形成する。配線３およびパッド４は、例えばソケット基板２に貼り付けたＣｕ箔をエッチングして配線３およびパッド４のパターンを形成した後、その表面にＮｉおよびＡｕのメッキを施すことによって形成する。
【００３１】
次に、図８に示すように、電気メッキ法で開孔１１の底部のパッド４の表面にＣｕ膜５ａを成長させる。その後、フォトレジスト膜１０を除去し、続いてＣｕ膜５ａの表面にＮｉおよびＡｕのメッキを施すことによって、図９に示すような突起５が形成される。突起５はＣｕ以外の金属、例えばＮｉなどで形成してもよいが、その上に接続されるバンプ電極よりも硬い導電材料を使って形成することが望ましい。また、Ｎｉ表面のメッキは、Ａｕに代えてＰｄ（パラジウム）、Ｒｈ（ロジウム）などを使用してもよい。
【００３２】
他方、エッチングで突起５を形成する場合は、まず、図１０に示すように、配線３およびパッド４が一体形成されたソケット基板２上に塗布したフォトレジスト膜１２を露光、現像することによって、突起形成領域にフォトレジスト膜１２を残す。次に、図１１に示すように、上記フォトレジスト膜１２をマスクにしてパッド４（および配線３）をエッチングした後、フォトレジスト膜１２を除去し、続いて残ったパターンの表面にＮｉおよびＡｕなどのメッキを施すことにより、図１２に示すような突起５が形成される。
【００３３】
突起５は、上記の方法（メッキやエッチング）以外にも、例えば溶射法を用いたり、耐熱プラスチックで成型した突起の表面にメッキを施したりすることによって形成することができる。
【００３４】
パッド４の表面に上記のような突起５を設けたソケット基板２上にＣＳＰやＢＧＡなどの面実装型パッケージ、あるいは素子形成面に半田バンプ６を接続した半導体チップを搭載してバーンイン試験を行うには、図１３に示すように、例えばＣＳＰ８の実装面に取り付けた半田バンプ６をソケット基板２のパッド４上に位置決めし、ＣＳＰ８の上面にソケット７で荷重を印加することよって、半田バンプ６を突起５に押し付ける。
【００３５】
このとき、突起５の高さおよび半田バンプ６との距離が前記のように規定されている本実施の形態では、図１４に示すように、突起５のエッジが半田バンプ６に接触し、表面の薄い自然酸化膜１３を破って半田バンプ６内に食い込む。また、バーンイン試験を何度か繰り返した後の突起５の表面には、自然酸化膜を含んだ高抵抗の半田残渣１４が付着しているが、突起５のエッジが半田バンプ６に食い込むと、エッジの表面の半田残渣１４は半田バンプ６によって周囲に押し遣られるので、突起５と半田バンプ６とは相互の接触面積が十分に確保される。そのため、半田バンプ６の表面の自然酸化膜１３や突起５の表面の半田残渣１４の影響で突起５と半田バンプ６との接触抵抗が増加したり、ばらついたりすることはない。この効果は、突起５の高さ（ｈ）が大きいほど大きくなる。
【００３６】
次に、この状態で電源から配線３、パッド４、突起５および半田バンプ６を通じてＣＳＰ８のチップに電流、電圧を負荷し、例えば１２５℃の高温雰囲気中で数時間程度集積回路を動作させることによってチップの良否を判定した後、ソケット基板２からＣＳＰ８を取り外し、新たなＣＳＰ８をソケット基板２に実装して上記の試験を繰り返す。
【００３７】
上記バーンイン試験中、ＣＳＰ８の半田バンプ６は、熱によって僅かに軟化、変形する。しかし、突起５の高さおよび半田バンプ６との距離が前記のように規定されている場合は、半田バンプ６の下端がパッド４に接触することは殆どないため、試験終了後にＣＳＰ８をソケット基板２から取り外しても、パッド４の表面に半田残渣１４が付着したまま残ることは殆どない。
【００３８】
なお、上記ソケット基板２は、半田バンプ６の径のばらつきが小さい場合には、通常のプリント配線基板用の樹脂やセラミックを使って作成すればよいが、ばらつきが大きい場合には、加圧によって変形し易い可撓性の材料を使って作成する必要がある。例えば図１５（ａ）に示すように、ソケット基板２を薄いＦＰＣ(Flexible Print Circuit board)のような柔らかくて変形し易いフィルムで構成し、その裏面にゴム状弾性体１５を貼り付けることにより、半田バンプ６の径のばらつきを吸収し、すべての半田バンプ６と突起５との導通を確保することができる。またその際、図１５（ｂ）に示すように、パッド４、４の間にスリット１６を設けたソケット基板２を使用することにより、半田バンプ６の径のばらつきをより効果的に吸収することができる。
【００３９】
図１６は、本実施の形態のバーンイン試験装置１を使ってＣＳＰ８の半田バンプ６の簡易寿命評価試験を行った結果を示すグラフである。この簡易寿命評価は、エージング（１５０℃−８時間）とＣＳＰの挿抜（１００回）とを１サイクルとした繰り返しで行い、各サイクルの終わりに接触抵抗を測定した。接触抵抗値は、ソケット基板の配線抵抗を含んだ値（平均値）である。ＣＳＰの半田バンプは、Ｓｎ−Ａｇ合金ベースのＰｂフリー半田（直径０．３mm）で構成し、ソケットによる荷重の印加は、半田バンプ１個あたり２０ｇとした。上記のグラフから、接触抵抗値は、１０サイクルまで殆ど変化しないことが判る。
【００４０】
このように、本実施の形態によれば、ソケット基板２のパッド４と半田バンプ６との接触抵抗を長期間に渡って安定に確保することができるバーンイン試験装置１を提供することができる。
【００４１】
パッド４の表面に形成する突起５の形状は、円柱に限定されるものではなく、例えば図１７に示すような直方体、図１８、図１９に示すような、パッド４の中央部に十字形のスリットを有するパターン、図２０に示すようなリング状のパターン、図２１に示すような細長いパターンなどでもよい。
【００４２】
また、図２２〜図２６に示すように、突起５の側壁にテーパを設けてもよい。このようにすると、突起５とパッド４の接触面積が大きくなるので、突起５の強度が向上する。また、突起５をメッキ法で形成したような場合には、突起５がパッド４の表面から剥離し難くなる。
【００４３】
（実施の形態２）
前記実施の形態１では、パッド４の表面に複数個の突起５を設けたが、例えば図２７、図２８に示すように、パッド４の一部の領域に半田バンプ６が位置決めされる凹溝９を設け、この凹溝９のエッジに半田バンプ６を押し付けて接続するようにしてもよい。凹溝９は、ソケット基板２に配線３およびパッド４を形成する際に同時に形成することができるので、パッド４の表面に突起５を形成する場合に比べて、ソケット基板２の製造コストを低減することができる。
【００４４】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４５】
前記実施の形態１では、パッド４の表面に突起５を設けたが、図２９に示すように、突起５、５の間のパッド４またはさらにその下部のソケット基板２に凹溝１７を設けてもよい。また、実施の形態２では、パッド４に凹溝９を設けたが、図３０に示すように、凹溝９の底部のソケット基板２にさらに凹溝１７を設けてもよい。
【００４６】
突起５、５の間のパッド４やさらにその下部のソケット基板２に凹溝１７を設けた場合には、突起５の高さが見かけ上大きくなるので、突起５のエッジに半田バンプ６を接続した際、エッジに付着していた半田残渣１４を周囲に押し遣る効果が高くなる。同様に、凹溝９の底部のソケット基板２に凹溝１７を設けた場合には、溝９の深さが見かけ上深くなるので、凹溝９のエッジに半田バンプ６を接続した際、エッジに付着していた半田残渣１４を周囲に押し遣る効果が高くなる。
【００４７】
前記実施の形態１では、半田バンプ６の径のばらつきを吸収するために、パッド４、４の間のソケット基板２にスリット１６を設けた（図１５（ｂ））が、このとき、図３１に示すように、突起５の周囲のパッド４にスリット１８を設けると、パッド４も変形し易くなるので、半田バンプ６の径のばらつきをより効果的に吸収することができる。
【００４８】
ＣＳＰ、ＢＧＡ、半導体チップに取り付ける半田バンプ６は、Ｓｎ−Ａｇ合金以外の半田材料で構成してもよい。また、半田以外の金属材料で構成されたバンプ電極を使用したＣＳＰ、ＢＧＡ、半導体チップなどをバーンイン試験に付す場合にも適用することができる。
【００４９】
また、本発明によれば、基板のパッドとバンプ電極との接触抵抗を安定に確保できるので、ソケット基板のみならず、パッケージや半導体チップなどを面実装する通常のプリント配線基板にも適用することができる。
【００５０】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５１】
本発明によれば、パッケージや半導体チップに取り付けたバンプ電極とソケット基板のパッドとの接触抵抗を長期に渡って安定に確保することができるバーンイン試験装置を提供することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明のバーンイン試験装置の要部を示す平面図、（ｂ）は、同じく側面図である。
【図２】本発明のバーンイン試験装置に装着されたソケット基板の要部拡大斜視図である。
【図３】ソケット基板のパッドに形成された突起の配置を説明する図である。
【図４】ソケット基板のパッドに形成された突起の配置を説明する図である。
【図５】ソケット基板のパッドに形成された突起の配置を説明する図である。
【図６】（ａ）、（ｂ）は、突起の高さ、および突起のエッジとバンプ電極の中心との間でとり得る最大距離の可能な組み合わせ領域を示すグラフである。
【図７】メッキによる突起の形成方法を示すソケット基板の要部断面図である。
【図８】メッキによる突起の形成方法を示すソケット基板の要部断面図である。
【図９】メッキによる突起の形成方法を示すソケット基板の要部断面図である。
【図１０】エッチングによる突起の形成方法を示すソケット基板の要部断面図である。
【図１１】エッチングによる突起の形成方法を示すソケット基板の要部断面図である。
【図１２】エッチングによる突起の形成方法を示すソケット基板の要部断面図である。
【図１３】本発明のバーンイン試験方法の説明図である。
【図１４】本発明のバーンイン試験方法の説明図である。
【図１５】（ａ）および（ｂ）は、本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大図である。
【図１６】本発明のバーンイン試験装置を使ったバンプ電極の簡易寿命評価試験結果を示すグラフである。
【図１７】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図１８】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図１９】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２０】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２１】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２２】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２３】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２４】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２５】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２６】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２７】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２８】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２９】本発明のバーンイン試験装置の別例を示すソケット基板の要部断面図である。
【図３０】本発明のバーンイン試験装置の別例を示すソケット基板の要部断面図である。
【図３１】本発明のバーンイン試験装置の別例を示すソケット基板の要部平面図である。
【符号の説明】
１ バーンイン試験装置
２ ソケット基板
３ 配線
４ パッド（電極）
５ 突起
５ａ Ｃｕ膜
６ 半田バンプ（バンプ電極）
７ ソケット
８ ＣＳＰ
９ 凹溝
１０ フォトレジスト膜
１１ 開孔
１２ フォトレジスト膜
１３ 自然酸化膜
１４ 半田残渣
１５ ゴム状弾性体
１６ スリット
１７ 凹溝
１８ スリット
【発明の属する技術分野】
本発明は、バーンイン試験装置およびそれを用いた半導体装置の製造技術に関し、特に、外部接続端子をバンプ電極で構成した半導体装置のバーンイン（通電加速）試験に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置の製造工程では、不良製品を取り除いたり、製品の寿命を測定したりするために、ウエハから分割（ダイシング）したチップをパッケージに封止した後、出荷に先立ってバーンイン試験を行なっている。このバーンイン試験は、ソケットに装着された基板（ソケット基板）の電極（パッド）にパッケージの外部接続端子を接続し、外部電源からパッケージ内のチップに電流、電圧を負荷しながら、集積回路を１００℃以上の高温雰囲気中で数時間程度連続動作させる試験である。
【０００３】
上記バーンイン試験に用いるソケットは、パッケージの外部接続端子と良好な導通を確保するために、外部接続端子の形状やピン数に応じてパッケージの品種毎に設計、製作される。
【０００４】
近年、半導体パッケージは、ＱＦＰ(Quad Flat Package) やＳＯＪ(Small Outline J-leaded package)のように、パッケージの側面から外部接続端子としてのリードを引き出す従来タイプのものから、ＢＧＡ(Ball Grid Array) やＣＳＰ(Chip Size Package) のように、パッケージの実装面あるいはチップの素子形成面に取り付けたバンプ電極を外部接続端子とする表面実装タイプのものが主流になりつつある。
【０００５】
外部接続端子をボール状のバンプ電極で構成した上記ＢＧＡやＣＳＰをバーンイン試験に付す場合は、ソケット基板の電極（パッド）とバンプ電極とが点接触となるために両者のコンタクト抵抗が大きくなるという問題や、バンプ電極の直径のばらつきによって、一部のバンプ電極とパッドとが非導通になるという問題が生じる。そこで、パッドとバンプ電極との接触を良好に確保するために、例えばパッケージ（またはチップ）に取り付けたバンプ電極をソケット基板のパッド上に位置決めした後、パッケージ（またはチップ）を加圧してバンプ電極を潰すといった対策が採られている。
【０００６】
しかし、バンプ電極を過度に潰してパッドとの接触面積を大きくすると、試験終了後にバンプ電極がパッドから剥離し難くなり、パッケージ（チップ）をソケットから取り外すときにバンプ電極がパッケージ（チップ）から離脱してパッド側に残ってしまう恐れがある。
【０００７】
公知例調査の結果、発見した特開平８−２９４５４号公報は、上記したバンプ電極の離脱を防ぎ、かつソケット基板との接触を良好に確保する対策として、ソケット基板（テストカード）のパッド（電極）上にその径よりも小さい複数個の突起（ランド）を設け、バンプ電極を過度に潰さなくともパッドとの電気的接続を確保できるようにした技術を開示している。このランドは、例えばＣｒ／Ｃｕ／Ｃｒ積層膜をパターニングして形成した直径１００μm 程度の電極上にＮｉメッキ法で形成された直径２５μm 、高さ約２μm の円柱からなり、テストカードの各電極上に互いに３７μm の間隔を置いて３個ずつ配置される。
【０００８】
【発明が解決しようとする課題】
パッケージのバンプ電極を過剰に潰さなくともソケット基板のパッドとの良好な導通を確保するには、上記従来技術のように、ソケット基板のパッド上に複数個の微小突起を設けることが望ましい。
【０００９】
ところが、上記のような微小突起を設けたパッド上にバンプ電極を接続して高温のバーンイン試験を行うと、試験終了後にバンプ電極をパッドから剥離する際に、バンプ電極の表面の薄い自然酸化膜が突起の表面に残留する。そのため、バーンイン試験を繰り返すにつれて、突起の表面に残留した自然酸化膜の膜厚が次第に厚くなり、バンプ電極と突起との接触抵抗が増加したり、ばらついたりするようになる結果、安定した試験を行なうことが困難になる、ということが本発明者の検討によって明らかとなった。
【００１０】
また、バーンイン試験は、１００℃以上の高温雰囲気中で数時間にわたって行なわれるため、試験中の熱によってバンプ電極がある程度軟化する。特に、Ｓｎ／Ｐｂ半田のような低融点金属で構成されたバンプ電極は、軟化し易い。そのため、バンプ電極の下端が突起と突起の間のパッド表面に接触していると、試験終了後にバンプ電極をパッドの表面から剥離する際に、バンプ電極材料の一部がパッドの表面に付着したまま残る。そして、バーンイン試験を何回か繰り返すと、パッドの表面に付着したバンプ電極材料の膜厚が次第に厚くなり、突起の表面とパッドの表面との段差が消失するために、突起を設けた効果が得られなくなってしまう。
【００１１】
本発明の目的は、外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験において、ソケット基板のパッド（電極）とバンプ電極との接触抵抗を安定に確保する技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
（１）本発明のバーンイン試験装置は、外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験装置であって、ソケット基板の主面には、配線と一体に形成された複数個のパッドが形成され、前記複数個のパッドのそれぞれの表面には、バーンイン試験時に前記パッドに接続される前記バンプ電極が前記パッドの表面と接触しないように、その高さおよび互いの距離が規定された複数個の突起が設けられている。
【００１５】
（２）本発明の半導体装置の製造方法は、以下の工程（ａ）〜（ｃ）を含んでいる。
【００１６】
（ａ）外部接続端子をバンプ電極で構成した半導体装置を用意し、前記（１）のバーンイン試験装置に装着された前記ソケット基板の前記パッド上に前記半導体装置の前記バンプ電極を位置決めする工程、
（ｂ）前記半導体装置に荷重を印加することよって、前記バンプ電極を前記パッドの表面に形成された前記突起のエッジに押し付ける工程、
（ｃ）前記ソケット基板に形成された前記配線、前記パッドおよび前記突起と、前記バンプ電極とを通じて前記半導体装置に電流、電圧を負荷し、１００℃以上の高温雰囲気中で集積回路を動作させる工程。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
図１（ａ）は、本実施の形態のバーンイン試験装置の要部を示す平面図、（ｂ）は、同じく側面図、図２は、図１に示すバーンイン試験装置に装着されたソケット基板の拡大斜視図である。なお、図１（ａ）は、ソケット基板の主面に形成された配線の図示を一部省略してある。
【００１９】
バーンイン試験装置１のソケット７に装着されたソケット基板２の主面には、配線３と一体に形成された複数個のパッド（電極）４がマトリクス状に配置されている。これらの配線３の一端は、ソケット７の外部に引き出され、図示しない電源に接続されている。
【００２０】
上記ソケット基板２の主面に形成された複数個のパッド４のそれぞれの表面には、図２に示すように、円柱状の突起５が所定の間隔で複数個設けられている。これらの突起５は、後述する半田バンプ（バンプ電極）とパッド４との接触抵抗を安定に確保するために設けられたものであり、例えばＣｕの表面にＮｉとＡｕのメッキを施した金属材料で構成されている。
【００２１】
上記複数個の突起５は、それらに接続される半田バンプの下端がパッド４の表面と接触することがないように、その高さおよび互いの距離が規定されている。すなわち、図３に示すように、突起５の高さをｈ、突起５上に接続される半田バンプ６の半径をＲ、パッド４の平面内において突起５のエッジと半田バンプ６の中心Ｃとの間でとり得る最大距離をＬとしたとき、突起５の高さ（ｈ）および最大距離（Ｌ）は、
【００２２】
【数２】
となるように規定されている。なお、実際のバーンイン試験に際しては、半田バンプ６と突起５との接触面積を確保するために半田バンプ６をある程度押し潰したり、試験中の熱で半田バンプ６が変形したりするので、突起５の高さ（ｈ）にある程度の余裕を持たせておくことが望ましい。例えば突起５の高さ（ｈ）および最大距離（Ｌ）が上記の条件を満たしている場合であっても、突起５の高さ（ｈ）が５μm に満たない場合には、半田バンプ６が押し潰されたり、試験中の熱で変形したりしたときにその下端が突起５、５の隙間のパッド４表面に接触する。そのため、バーンイン試験を繰り返すと、突起５、５の隙間のパッド４表面に付着した半田材料の膜厚が次第に厚くなり、突起５を設けた効果が得られ難くなる。従って、突起５の高さ（ｈ）は、少なくとも５μm 以上、望ましくは１０μm 以上とするのがよい。
【００２４】
図４は、突起５が三角形に配置された場合の、突起５のエッジと半田バンプ６の中心Ｃとのパッド平面内でとり得る最大距離（Ｌ）を示している。ここで、突起５のエッジ間の距離をｇ、突起５の半径をｒとしたとき、３個の突起５で形成される一辺の長さが（ｇ＋２ｒ）の三角形の外接円の半径からｒを差し引いた数値がＬとなる。
【００２５】
図５は、突起５が正方形に配置された場合の、突起５のエッジと半田バンプ６の中心Ｃとのパッド平面内でとり得る最大距離Ｌを示している。ここで、突起５のエッジ間の距離をｇ、突起５の半径をｒとしたとき、４個の突起５で形成される一辺の長さが（ｇ＋２ｒ）の正方形の外接円の半径からｒを差し引いた数値がＬとなる。
【００２６】
図６のグラフは、突起５の高さ（ｈ）および最大距離（Ｌ）の可能な組み合わせ領域を示している。ここでは、半田バンプ６の直径のばらつきを考慮し、最小バンプ径を２５０μm とした場合を（ａ）に示し、最小バンプ径を２００μm とした場合を（ｂ）に示す。
【００２７】
グラフ内の曲線は、
【００２８】
【数３】
を示し、この曲線よりも下方の領域（斜線で示す領域）が高さ（ｈ）および最大距離（Ｌ）の可能な組み合わせ領域である。
【００３０】
上記突起５は、例えばメッキやエッチングによって形成することができる。メッキで突起５を形成する場合は、まず、図７に示すように、配線３およびパッド４が一体形成されたソケット基板２上にフォトレジスト膜１０を塗布し、次いでこのフォトレジスト膜１０を露光、現像して突起形成領域に開孔１１を形成する。配線３およびパッド４は、例えばソケット基板２に貼り付けたＣｕ箔をエッチングして配線３およびパッド４のパターンを形成した後、その表面にＮｉおよびＡｕのメッキを施すことによって形成する。
【００３１】
次に、図８に示すように、電気メッキ法で開孔１１の底部のパッド４の表面にＣｕ膜５ａを成長させる。その後、フォトレジスト膜１０を除去し、続いてＣｕ膜５ａの表面にＮｉおよびＡｕのメッキを施すことによって、図９に示すような突起５が形成される。突起５はＣｕ以外の金属、例えばＮｉなどで形成してもよいが、その上に接続されるバンプ電極よりも硬い導電材料を使って形成することが望ましい。また、Ｎｉ表面のメッキは、Ａｕに代えてＰｄ（パラジウム）、Ｒｈ（ロジウム）などを使用してもよい。
【００３２】
他方、エッチングで突起５を形成する場合は、まず、図１０に示すように、配線３およびパッド４が一体形成されたソケット基板２上に塗布したフォトレジスト膜１２を露光、現像することによって、突起形成領域にフォトレジスト膜１２を残す。次に、図１１に示すように、上記フォトレジスト膜１２をマスクにしてパッド４（および配線３）をエッチングした後、フォトレジスト膜１２を除去し、続いて残ったパターンの表面にＮｉおよびＡｕなどのメッキを施すことにより、図１２に示すような突起５が形成される。
【００３３】
突起５は、上記の方法（メッキやエッチング）以外にも、例えば溶射法を用いたり、耐熱プラスチックで成型した突起の表面にメッキを施したりすることによって形成することができる。
【００３４】
パッド４の表面に上記のような突起５を設けたソケット基板２上にＣＳＰやＢＧＡなどの面実装型パッケージ、あるいは素子形成面に半田バンプ６を接続した半導体チップを搭載してバーンイン試験を行うには、図１３に示すように、例えばＣＳＰ８の実装面に取り付けた半田バンプ６をソケット基板２のパッド４上に位置決めし、ＣＳＰ８の上面にソケット７で荷重を印加することよって、半田バンプ６を突起５に押し付ける。
【００３５】
このとき、突起５の高さおよび半田バンプ６との距離が前記のように規定されている本実施の形態では、図１４に示すように、突起５のエッジが半田バンプ６に接触し、表面の薄い自然酸化膜１３を破って半田バンプ６内に食い込む。また、バーンイン試験を何度か繰り返した後の突起５の表面には、自然酸化膜を含んだ高抵抗の半田残渣１４が付着しているが、突起５のエッジが半田バンプ６に食い込むと、エッジの表面の半田残渣１４は半田バンプ６によって周囲に押し遣られるので、突起５と半田バンプ６とは相互の接触面積が十分に確保される。そのため、半田バンプ６の表面の自然酸化膜１３や突起５の表面の半田残渣１４の影響で突起５と半田バンプ６との接触抵抗が増加したり、ばらついたりすることはない。この効果は、突起５の高さ（ｈ）が大きいほど大きくなる。
【００３６】
次に、この状態で電源から配線３、パッド４、突起５および半田バンプ６を通じてＣＳＰ８のチップに電流、電圧を負荷し、例えば１２５℃の高温雰囲気中で数時間程度集積回路を動作させることによってチップの良否を判定した後、ソケット基板２からＣＳＰ８を取り外し、新たなＣＳＰ８をソケット基板２に実装して上記の試験を繰り返す。
【００３７】
上記バーンイン試験中、ＣＳＰ８の半田バンプ６は、熱によって僅かに軟化、変形する。しかし、突起５の高さおよび半田バンプ６との距離が前記のように規定されている場合は、半田バンプ６の下端がパッド４に接触することは殆どないため、試験終了後にＣＳＰ８をソケット基板２から取り外しても、パッド４の表面に半田残渣１４が付着したまま残ることは殆どない。
【００３８】
なお、上記ソケット基板２は、半田バンプ６の径のばらつきが小さい場合には、通常のプリント配線基板用の樹脂やセラミックを使って作成すればよいが、ばらつきが大きい場合には、加圧によって変形し易い可撓性の材料を使って作成する必要がある。例えば図１５（ａ）に示すように、ソケット基板２を薄いＦＰＣ(Flexible Print Circuit board)のような柔らかくて変形し易いフィルムで構成し、その裏面にゴム状弾性体１５を貼り付けることにより、半田バンプ６の径のばらつきを吸収し、すべての半田バンプ６と突起５との導通を確保することができる。またその際、図１５（ｂ）に示すように、パッド４、４の間にスリット１６を設けたソケット基板２を使用することにより、半田バンプ６の径のばらつきをより効果的に吸収することができる。
【００３９】
図１６は、本実施の形態のバーンイン試験装置１を使ってＣＳＰ８の半田バンプ６の簡易寿命評価試験を行った結果を示すグラフである。この簡易寿命評価は、エージング（１５０℃−８時間）とＣＳＰの挿抜（１００回）とを１サイクルとした繰り返しで行い、各サイクルの終わりに接触抵抗を測定した。接触抵抗値は、ソケット基板の配線抵抗を含んだ値（平均値）である。ＣＳＰの半田バンプは、Ｓｎ−Ａｇ合金ベースのＰｂフリー半田（直径０．３mm）で構成し、ソケットによる荷重の印加は、半田バンプ１個あたり２０ｇとした。上記のグラフから、接触抵抗値は、１０サイクルまで殆ど変化しないことが判る。
【００４０】
このように、本実施の形態によれば、ソケット基板２のパッド４と半田バンプ６との接触抵抗を長期間に渡って安定に確保することができるバーンイン試験装置１を提供することができる。
【００４１】
パッド４の表面に形成する突起５の形状は、円柱に限定されるものではなく、例えば図１７に示すような直方体、図１８、図１９に示すような、パッド４の中央部に十字形のスリットを有するパターン、図２０に示すようなリング状のパターン、図２１に示すような細長いパターンなどでもよい。
【００４２】
また、図２２〜図２６に示すように、突起５の側壁にテーパを設けてもよい。このようにすると、突起５とパッド４の接触面積が大きくなるので、突起５の強度が向上する。また、突起５をメッキ法で形成したような場合には、突起５がパッド４の表面から剥離し難くなる。
【００４３】
（実施の形態２）
前記実施の形態１では、パッド４の表面に複数個の突起５を設けたが、例えば図２７、図２８に示すように、パッド４の一部の領域に半田バンプ６が位置決めされる凹溝９を設け、この凹溝９のエッジに半田バンプ６を押し付けて接続するようにしてもよい。凹溝９は、ソケット基板２に配線３およびパッド４を形成する際に同時に形成することができるので、パッド４の表面に突起５を形成する場合に比べて、ソケット基板２の製造コストを低減することができる。
【００４４】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４５】
前記実施の形態１では、パッド４の表面に突起５を設けたが、図２９に示すように、突起５、５の間のパッド４またはさらにその下部のソケット基板２に凹溝１７を設けてもよい。また、実施の形態２では、パッド４に凹溝９を設けたが、図３０に示すように、凹溝９の底部のソケット基板２にさらに凹溝１７を設けてもよい。
【００４６】
突起５、５の間のパッド４やさらにその下部のソケット基板２に凹溝１７を設けた場合には、突起５の高さが見かけ上大きくなるので、突起５のエッジに半田バンプ６を接続した際、エッジに付着していた半田残渣１４を周囲に押し遣る効果が高くなる。同様に、凹溝９の底部のソケット基板２に凹溝１７を設けた場合には、溝９の深さが見かけ上深くなるので、凹溝９のエッジに半田バンプ６を接続した際、エッジに付着していた半田残渣１４を周囲に押し遣る効果が高くなる。
【００４７】
前記実施の形態１では、半田バンプ６の径のばらつきを吸収するために、パッド４、４の間のソケット基板２にスリット１６を設けた（図１５（ｂ））が、このとき、図３１に示すように、突起５の周囲のパッド４にスリット１８を設けると、パッド４も変形し易くなるので、半田バンプ６の径のばらつきをより効果的に吸収することができる。
【００４８】
ＣＳＰ、ＢＧＡ、半導体チップに取り付ける半田バンプ６は、Ｓｎ−Ａｇ合金以外の半田材料で構成してもよい。また、半田以外の金属材料で構成されたバンプ電極を使用したＣＳＰ、ＢＧＡ、半導体チップなどをバーンイン試験に付す場合にも適用することができる。
【００４９】
また、本発明によれば、基板のパッドとバンプ電極との接触抵抗を安定に確保できるので、ソケット基板のみならず、パッケージや半導体チップなどを面実装する通常のプリント配線基板にも適用することができる。
【００５０】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５１】
本発明によれば、パッケージや半導体チップに取り付けたバンプ電極とソケット基板のパッドとの接触抵抗を長期に渡って安定に確保することができるバーンイン試験装置を提供することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明のバーンイン試験装置の要部を示す平面図、（ｂ）は、同じく側面図である。
【図２】本発明のバーンイン試験装置に装着されたソケット基板の要部拡大斜視図である。
【図３】ソケット基板のパッドに形成された突起の配置を説明する図である。
【図４】ソケット基板のパッドに形成された突起の配置を説明する図である。
【図５】ソケット基板のパッドに形成された突起の配置を説明する図である。
【図６】（ａ）、（ｂ）は、突起の高さ、および突起のエッジとバンプ電極の中心との間でとり得る最大距離の可能な組み合わせ領域を示すグラフである。
【図７】メッキによる突起の形成方法を示すソケット基板の要部断面図である。
【図８】メッキによる突起の形成方法を示すソケット基板の要部断面図である。
【図９】メッキによる突起の形成方法を示すソケット基板の要部断面図である。
【図１０】エッチングによる突起の形成方法を示すソケット基板の要部断面図である。
【図１１】エッチングによる突起の形成方法を示すソケット基板の要部断面図である。
【図１２】エッチングによる突起の形成方法を示すソケット基板の要部断面図である。
【図１３】本発明のバーンイン試験方法の説明図である。
【図１４】本発明のバーンイン試験方法の説明図である。
【図１５】（ａ）および（ｂ）は、本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大図である。
【図１６】本発明のバーンイン試験装置を使ったバンプ電極の簡易寿命評価試験結果を示すグラフである。
【図１７】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図１８】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図１９】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２０】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２１】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２２】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２３】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２４】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２５】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２６】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２７】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２８】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。
【図２９】本発明のバーンイン試験装置の別例を示すソケット基板の要部断面図である。
【図３０】本発明のバーンイン試験装置の別例を示すソケット基板の要部断面図である。
【図３１】本発明のバーンイン試験装置の別例を示すソケット基板の要部平面図である。
【符号の説明】
１ バーンイン試験装置
２ ソケット基板
３ 配線
４ パッド（電極）
５ 突起
５ａ Ｃｕ膜
６ 半田バンプ（バンプ電極）
７ ソケット
８ ＣＳＰ
９ 凹溝
１０ フォトレジスト膜
１１ 開孔
１２ フォトレジスト膜
１３ 自然酸化膜
１４ 半田残渣
１５ ゴム状弾性体
１６ スリット
１７ 凹溝
１８ スリット
Claims (10)
- 以下の工程を含む半導体装置の製造方法：
（ａ）ソケット内に設けられたフレキシブル配線フィルムの第１の主面上に設けられた複数の電極パッドのそれぞれに、個別チップに分割された半導体装置の第２の主面に設けられた複数の半田バンプのそれぞれを押し付ける工程；
（ｂ）前記複数の半田バンプが、前記複数の電極パッド部に押し付けられた状態で、前記半導体装置に対して、バーンインテストを実行する工程；
（ｃ）前記バーンインテスト終了後、前記複数の半田バンプを前記複数の電極パッドから離脱させる工程、
ここで、前記ソケットは、以下の構成を含む：
（ｉ）ソケット基板；
（ｉｉ）前記ソケット基板の第１の主面上に設けられたゴム状弾性シート；
（ｉｉｉ）前記ゴム状弾性シートの第１の主面上に設けられた前記フレキシブル配線フィルム；
（ｉｖ）前記フレキシブル配線フィルムの前記第１の主面上に設けられた前記複数の電極パッド；
（ｖ）前記各電極パッド上に設けられた複数の突起電極；
（ｖｉ）前記複数の電極パッドの間の位置の前記フレキシブル配線フィルムに設けられた複数のスリット；
ここで、前記各突起電極の高さおよび配置は、前記複数の半田バンプのそれぞれが前記各電極パッドの表面に接触しないようにされている。 - 請求項１記載の半導体装置の製造方法において、前記各突起電極の高さは、５ミクロン以上である。
- 請求項１記載の半導体装置の製造方法において、前記各突起電極の高さは、１０ミクロン以上である。
- 請求項３記載の半導体装置の製造方法において、前記バーンインテストは摂氏１００度以上の温度下で行われる。
- 請求項４記載の半導体装置の製造方法において、前記複数の半田バンプは鉛フリー半田で作られている。
- 請求項５記載の半導体装置の製造方法において、前記鉛フリー半田はＳｎ−Ａｇ合金ベースの材料から作られている。
- 請求項１〜６のいずれか一項に記載の半導体装置の製造方法において、前記半導体装置は素子形成面に前記半田バンプを形成した半導体チップである。
- 請求項１〜６のいずれか一項に記載の半導体装置の製造方法において、前記半導体装置は面実装型である。
- 請求項１〜６のいずれか一項に記載の半導体装置の製造方法において、前記半導体装置はＣＳＰ型である。
- 請求項１〜６のいずれか一項に記載の半導体装置の製造方法において、前記半導体装置はＢＧＡ型である。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03703499A JP3854419B2 (ja) | 1999-02-16 | 1999-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03703499A JP3854419B2 (ja) | 1999-02-16 | 1999-02-16 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000235062A JP2000235062A (ja) | 2000-08-29 |
| JP2000235062A5 JP2000235062A5 (ja) | 2005-08-04 |
| JP3854419B2 true JP3854419B2 (ja) | 2006-12-06 |
Family
ID=12486354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03703499A Expired - Fee Related JP3854419B2 (ja) | 1999-02-16 | 1999-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3854419B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005069813A (ja) * | 2003-08-22 | 2005-03-17 | Murata Mfg Co Ltd | 電子部品の測定治具 |
| JP3947144B2 (ja) * | 2003-09-11 | 2007-07-18 | 田中貴金属工業株式会社 | 半導体素子又は配線基板へのバンプ形成方法 |
| TW200532837A (en) | 2004-03-26 | 2005-10-01 | Renesas Tech Corp | Method for manufacturing semiconductor integrated circuit device |
| JP2007232620A (ja) * | 2006-03-02 | 2007-09-13 | Nec Corp | 半導体評価方法、被験体実装用基板、および半導体評価装置 |
| JP5217063B2 (ja) * | 2006-05-30 | 2013-06-19 | 日本電産リード株式会社 | 検査方法及び検査装置 |
| JP2008175572A (ja) * | 2007-01-16 | 2008-07-31 | Canon Machinery Inc | 測定用プローブ |
| JP2017194322A (ja) * | 2016-04-19 | 2017-10-26 | 株式会社ヨコオ | コンタクタ |
-
1999
- 1999-02-16 JP JP03703499A patent/JP3854419B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000235062A (ja) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7025600B2 (en) | Semiconductor device having external contact terminals and method for using the same | |
| US10001510B2 (en) | Method of manufacturing semiconductor device | |
| JP2914308B2 (ja) | インターポーザー及び半導体デバイスの試験方法 | |
| KR100281667B1 (ko) | 반도체 장치 실장 구조 및 반도체 장치 실장 방법 | |
| US20060223345A1 (en) | Sockets for "springed" semiconductor devices | |
| JPH11233216A (ja) | テスト用ｉｃソケット | |
| CA2732459A1 (en) | Test contact system for testing integrated circuits with packages having an array of signal and power contacts | |
| JP2000074993A (ja) | 高性能集積回路チップパッケ―ジ | |
| JPH05196691A (ja) | 半導体チップのテスター | |
| US20010040464A1 (en) | Electric contact device for testing semiconductor device | |
| JP3897596B2 (ja) | 半導体装置と配線基板との実装体 | |
| JP2006322876A (ja) | 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法 | |
| JP3854419B2 (ja) | 半導体装置の製造方法 | |
| KR19990037535A (ko) | 전자 디바이스 시험용 장치 | |
| JP4085186B2 (ja) | Ｂｇａソケット | |
| JPH09304472A (ja) | 接続装置 | |
| JP2000353579A (ja) | 半導体装置用のソケット及び半導体装置と基板との接続方法 | |
| JPH0666834A (ja) | プローブ装置 | |
| JP3761479B2 (ja) | 半導体装置およびその製造方法 | |
| JP4081309B2 (ja) | 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造 | |
| JP2005241426A (ja) | 電子部品検査装置 | |
| JPH11204590A (ja) | 電極板およびそれを用いた電子部品用通電検査装置 | |
| KR200328984Y1 (ko) | 고주파수용 테스트소켓 | |
| JP4830505B2 (ja) | 配線方法およびドナー基板 | |
| JP2000180471A (ja) | ベアチップ検査用プローブ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |