JP3268283B2 - Ｂｇａパッケージ用測定装置 - Google Patents
Ｂｇａパッケージ用測定装置Info
- Publication number
- JP3268283B2 JP3268283B2 JP14823599A JP14823599A JP3268283B2 JP 3268283 B2 JP3268283 B2 JP 3268283B2 JP 14823599 A JP14823599 A JP 14823599A JP 14823599 A JP14823599 A JP 14823599A JP 3268283 B2 JP3268283 B2 JP 3268283B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- hole
- measuring
- semiconductor
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡパッケージ
の被測定半導体における測定点に対応して、測定用基板
にスルーホールを設け、該スルーホールの内壁を介し
て、前記測定用基板の内部に構成した測定パターンに電
気的に導通するＢＧＡパッケージ用測定装置に関するも
のである。
の被測定半導体における測定点に対応して、測定用基板
にスルーホールを設け、該スルーホールの内壁を介し
て、前記測定用基板の内部に構成した測定パターンに電
気的に導通するＢＧＡパッケージ用測定装置に関するも
のである。
【０００２】
【従来の技術】従来のＢＧＡパッケージ用測定装置は、
図６に示すように、被測定半導体１の測定点（半田バン
プ）を、測定用基板１５（テストボード）のスルーホー
ル１８（その内壁に銅ないし金メッキを施して導通部と
する）に設けた測定端子部に導通させるために、測定治
具１６（ソケット）を用いている。そして、このソケッ
ト種類によっては、前記測定端子部を保護するために、
導電性パッド１７を挟み込んでいる。
図６に示すように、被測定半導体１の測定点（半田バン
プ）を、測定用基板１５（テストボード）のスルーホー
ル１８（その内壁に銅ないし金メッキを施して導通部と
する）に設けた測定端子部に導通させるために、測定治
具１６（ソケット）を用いている。そして、このソケッ
ト種類によっては、前記測定端子部を保護するために、
導電性パッド１７を挟み込んでいる。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では、被測定半導体１と測定用基板１５との間
に、測定治具１６や導電性パッド１７を介装するため
に、被測定半導体１の測定点から測定用基板１５の測定
端子部までに、接触点が多く、高速周波数半導体の測定
時の信号伝達に遅延が生じる。また、測定治具１６に関
しても、測定可能な周波数範囲が判断できず、測定治具
の開発費・それ自体の単価も、かなり高価に付く。ま
た、測定ピンの多数化・狭ピッチ化に合わせて、ＰＫＧ
形状が大きくなると、ソケットの架台部も大きくなりテ
ストボード上にしめるソケットの割合が大きくなり、多
数個での、導通テストができなくなる。
うな構成では、被測定半導体１と測定用基板１５との間
に、測定治具１６や導電性パッド１７を介装するため
に、被測定半導体１の測定点から測定用基板１５の測定
端子部までに、接触点が多く、高速周波数半導体の測定
時の信号伝達に遅延が生じる。また、測定治具１６に関
しても、測定可能な周波数範囲が判断できず、測定治具
の開発費・それ自体の単価も、かなり高価に付く。ま
た、測定ピンの多数化・狭ピッチ化に合わせて、ＰＫＧ
形状が大きくなると、ソケットの架台部も大きくなりテ
ストボード上にしめるソケットの割合が大きくなり、多
数個での、導通テストができなくなる。
【０００４】本発明は、上記事情に基づいてなされたも
ので、その目的とするところは、測定用基板（テストボ
ード）と被測定半導体と間に、治工具を介さないで、高
速な信号伝達を可能とした、ソケット機能付きの、好ま
しくは、その測定端子部の交換性がある、多数個取りを
考慮したＢＧＡパッケージ用測定装置を提供することに
ある。
ので、その目的とするところは、測定用基板（テストボ
ード）と被測定半導体と間に、治工具を介さないで、高
速な信号伝達を可能とした、ソケット機能付きの、好ま
しくは、その測定端子部の交換性がある、多数個取りを
考慮したＢＧＡパッケージ用測定装置を提供することに
ある。
【０００５】
【課題を解決するための手段】このため、本発明では、
ＢＧＡパッケージの被測定半導体の各測定点の半田バン
プに対向して測定用多層基板にスルーホールめっき孔を
設け、該スルーホールめっき孔の内壁を介して前記被測
定半導体の各測定点の半田バンプと前記測定用多層基板
の各測定パターンを導通させて前記被測定半導体を測定
するＢＧＡパッケージ用測定装置において、前記スルー
ホールめっき孔に対向して円錐状の導電パッド受容部を
前記測定用多層基板の被測定半導体側に形成し、該導電
パッド受容部に円錐状の導電パッドを嵌合させるととも
に、前記スルーホールめっき孔に金の線材をランダムに
丸め込んだ状態で充填し、かつ、前記導電パッドの底部
に端部を挿入した針状の測定端子部を前記線材の間に挿
入し、前記導電パッドおよび測定端子部と金の線材を介
して前記半田バンプを前記スルーホールめっき孔の内壁
に導通させたことを特徴とする。
ＢＧＡパッケージの被測定半導体の各測定点の半田バン
プに対向して測定用多層基板にスルーホールめっき孔を
設け、該スルーホールめっき孔の内壁を介して前記被測
定半導体の各測定点の半田バンプと前記測定用多層基板
の各測定パターンを導通させて前記被測定半導体を測定
するＢＧＡパッケージ用測定装置において、前記スルー
ホールめっき孔に対向して円錐状の導電パッド受容部を
前記測定用多層基板の被測定半導体側に形成し、該導電
パッド受容部に円錐状の導電パッドを嵌合させるととも
に、前記スルーホールめっき孔に金の線材をランダムに
丸め込んだ状態で充填し、かつ、前記導電パッドの底部
に端部を挿入した針状の測定端子部を前記線材の間に挿
入し、前記導電パッドおよび測定端子部と金の線材を介
して前記半田バンプを前記スルーホールめっき孔の内壁
に導通させたことを特徴とする。
【０００６】従って、この構成では、測定用基板の電気
的特性である、リアクタンス（Ｌ成分）の影響を小さく
することができ、高速での半導体測定を容易にすると共
に、導通不良時には、測定端子部の交換が可能である。
しかも、測定用基板上に測定治具を設けないので、被測
定半導体の測定ピン（半田バンプ）数の増加、そのパッ
ケージの形状の増大によってもたらされる測定用基板上
の面積占有の割合を低減することができ、上述のよう
に、直接に導通する形態のために、半導体パッケージ形
状のみが測定用基板上にレイアウトされることから、今
後の、多数個での測定が十分可能である。
的特性である、リアクタンス（Ｌ成分）の影響を小さく
することができ、高速での半導体測定を容易にすると共
に、導通不良時には、測定端子部の交換が可能である。
しかも、測定用基板上に測定治具を設けないので、被測
定半導体の測定ピン（半田バンプ）数の増加、そのパッ
ケージの形状の増大によってもたらされる測定用基板上
の面積占有の割合を低減することができ、上述のよう
に、直接に導通する形態のために、半導体パッケージ形
状のみが測定用基板上にレイアウトされることから、今
後の、多数個での測定が十分可能である。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を、図
１ないし図５を参照して具体的に説明する。ここでは、
本発明のＢＧＡパッケージ用測定装置において、ＢＧＡ
パッケージの被測定半導体１における測定点５（半田バ
ンプ）に対応して、測定用基板（図５の平面に符号１５
で示す）にスルーホール４を設け、スルーホール４の内
壁を介して、前記測定用基板の内部に構成した測定パタ
ーン３に電気的に導通する構成になっている。
１ないし図５を参照して具体的に説明する。ここでは、
本発明のＢＧＡパッケージ用測定装置において、ＢＧＡ
パッケージの被測定半導体１における測定点５（半田バ
ンプ）に対応して、測定用基板（図５の平面に符号１５
で示す）にスルーホール４を設け、スルーホール４の内
壁を介して、前記測定用基板の内部に構成した測定パタ
ーン３に電気的に導通する構成になっている。
【０００８】特に、本発明では、スルーホール４の、被
測定半導体１側に、例えば円錐状の、導電パッド受容部
を形成し、該受容部に、例えば円錐状（濾斗状）の、導
電パッド６を設けると共に、図２に示すように、スルー
ホール４の内部に、導電体からなる線材７をランダムに
丸め込んだ状態で、充填して、線材７を介して、導電パ
ッド６を測定パターン３に電気的に導通させている。
測定半導体１側に、例えば円錐状の、導電パッド受容部
を形成し、該受容部に、例えば円錐状（濾斗状）の、導
電パッド６を設けると共に、図２に示すように、スルー
ホール４の内部に、導電体からなる線材７をランダムに
丸め込んだ状態で、充填して、線材７を介して、導電パ
ッド６を測定パターン３に電気的に導通させている。
【０００９】なお、この実施の形態では、図３に示すよ
うに、導電パッド６の底部には、針状の測定端子部９が
着脱可能（符号８で示す）に連結してあって、線材７の
中に挿脱可能に差し込んであり、これにより、導電パッ
ド６の確実な導通状態を得ると共に、測定端子部９の交
換性も確保している。
うに、導電パッド６の底部には、針状の測定端子部９が
着脱可能（符号８で示す）に連結してあって、線材７の
中に挿脱可能に差し込んであり、これにより、導電パッ
ド６の確実な導通状態を得ると共に、測定端子部９の交
換性も確保している。
【００１０】なお、この実施の形態においては、導電パ
ッド６および線材７は、金で構成されており、前記測定
用基板上には、被測定半導体１を位置決めする位置決め
ユニット２が設けられている。更に、被測定半導体１
を、その測定点５（半田バンプ）が導電パッド６に当接
するように、押圧するプッシャーが装備されている。
ッド６および線材７は、金で構成されており、前記測定
用基板上には、被測定半導体１を位置決めする位置決め
ユニット２が設けられている。更に、被測定半導体１
を、その測定点５（半田バンプ）が導電パッド６に当接
するように、押圧するプッシャーが装備されている。
【００１１】このプッシャーは、マニュアル操作用で、
例えば、被測定半導体１の平面より若干大きめの、板状
の押圧子１２をプッシャー架台に支持し、ネジ手段１０
で、昇降動作できるように構成したもので、所要の位置
決め（符号１４で示す）で、固定ネジ１１により、前記
プッシャー架台を前記測定用基板側に取り付けられるよ
うになっている。なお、符号１３は、前記プッシャー架
台と前記測定用基板との間に設けられる電気絶縁シート
である。
例えば、被測定半導体１の平面より若干大きめの、板状
の押圧子１２をプッシャー架台に支持し、ネジ手段１０
で、昇降動作できるように構成したもので、所要の位置
決め（符号１４で示す）で、固定ネジ１１により、前記
プッシャー架台を前記測定用基板側に取り付けられるよ
うになっている。なお、符号１３は、前記プッシャー架
台と前記測定用基板との間に設けられる電気絶縁シート
である。
【００１２】このような構成では、導電パッド６で、ス
ルーホール４の頂部を塞ぎ、所謂、ソケット機能をさせ
ており、従来のような、測定治具を介在させないので、
被測定半導体１と前記測定用基板との間に余分な接触点
がなく、電気長を短くすることができる。また、被測定
半導体のパッケージサイズによっては、単にアライメン
ト用の位置決めユニット２を用いることで、前記測定用
基板の構成において、従来の測定治工具の、機能の全て
の役割を果たすことができる。従って、高速対応の導通
試験、多数個どりの測定が可能となり、実装数を増すこ
とができる。
ルーホール４の頂部を塞ぎ、所謂、ソケット機能をさせ
ており、従来のような、測定治具を介在させないので、
被測定半導体１と前記測定用基板との間に余分な接触点
がなく、電気長を短くすることができる。また、被測定
半導体のパッケージサイズによっては、単にアライメン
ト用の位置決めユニット２を用いることで、前記測定用
基板の構成において、従来の測定治工具の、機能の全て
の役割を果たすことができる。従って、高速対応の導通
試験、多数個どりの測定が可能となり、実装数を増すこ
とができる。
【００１３】なお、前記測定用基板自体の構成で、ソケ
ット機能を有していることから、測定部の実装面積が、
ほぼ、ＰＫＧパッケージの外形寸法に対応でき、従来の
測定治具設置エリアよりも、設置エリアを大幅に削減で
きる。
ット機能を有していることから、測定部の実装面積が、
ほぼ、ＰＫＧパッケージの外形寸法に対応でき、従来の
測定治具設置エリアよりも、設置エリアを大幅に削減で
きる。
【００１４】なお、この実施の形態では、マニュアル用
の測定装置に、本発明の構成を適応させたが、自動搬送
を行う場合にも、本発明の構成は、当然、適応可能であ
る。
の測定装置に、本発明の構成を適応させたが、自動搬送
を行う場合にも、本発明の構成は、当然、適応可能であ
る。
【００１５】
【発明の効果】本発明は、以上詳述したようになり、Ｂ
ＧＡパッケージの半導体の導通測定方法として、従来、
使用していた測定治具（ソケット）の機能を、測定用基
板側に設けたので、高速半導体製品の測定の信号遅延を
防ぎ、また、測定用基板での測定端子部の導通不良時に
は、導通パッドなどの交換が容易に行えるなどの効果が
得られる。
ＧＡパッケージの半導体の導通測定方法として、従来、
使用していた測定治具（ソケット）の機能を、測定用基
板側に設けたので、高速半導体製品の測定の信号遅延を
防ぎ、また、測定用基板での測定端子部の導通不良時に
は、導通パッドなどの交換が容易に行えるなどの効果が
得られる。
【図１】本発明の実施の形態を示す模式的な側断面図で
ある。
ある。
【図２】同じく、要部の拡大即断面図である。
【図３】同じく、導電パッドおよび端子部の縦断側面図
である。
である。
【図４】この実施の形態で採用できるマニュアル操作用
の、プッシャーの概略構成図である。
の、プッシャーの概略構成図である。
【図５】測定用基板の全体の平面図である。
【図６】従来例の模式的な側断面図である。
１ 半導体（ＢＧＡパッケージ） ２ 位置決めユニット ３ パターン ４ スルーホール ５ 測定点（半田バンプ） ６ 円錐状の導電パッド ７ 線材 ８ 着脱個所 ９ 端子部 １０ ネジ手段 １１ 固定ネジ １２ 押圧子 １３ 絶縁シート １４ 位置決め １５ 測定用基板の平面 １６ 測定治具（ソケット） １７ 導電パッド １８ スルーホール
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 G01R 1/06 - 1/073 H01L 23/12 H01R 33/76
Claims (1)
- 【請求項１】 ＢＧＡパッケージの被測定半導体の各測
定点の半田バンプに対向して測定用多層基板にスルーホ
ールめっき孔を設け、該スルーホールめっき孔の内壁を
介して前記被測定半導体の各測定点の半田バンプと前記
測定用多層基板の各測定パターンを導通させて前記被測
定半導体を測定するＢＧＡパッケージ用測定装置におい
て、前記スルーホールめっき孔に対向して円錐状の導電
パッド受容部を前記測定用多層基板の被測定半導体側に
形成し、該導電パッド受容部に円錐状の導電パッドを嵌
合させるとともに、前記スルーホールめっき孔に金の線
材をランダムに丸め込んだ状態で充填し、かつ、前記導
電パッドの底部に端部を挿入した針状の測定端子部を前
記線材の間に挿入し、前記導電パッドおよび測定端子部
と金の線材を介して前記半田バンプを前記スルーホール
めっき孔の内壁に導通させたことを特徴とするＢＧＡパ
ッケージ用測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14823599A JP3268283B2 (ja) | 1999-05-27 | 1999-05-27 | Ｂｇａパッケージ用測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14823599A JP3268283B2 (ja) | 1999-05-27 | 1999-05-27 | Ｂｇａパッケージ用測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000338176A JP2000338176A (ja) | 2000-12-08 |
| JP3268283B2 true JP3268283B2 (ja) | 2002-03-25 |
Family
ID=15448284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14823599A Expired - Fee Related JP3268283B2 (ja) | 1999-05-27 | 1999-05-27 | Ｂｇａパッケージ用測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3268283B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022075507A1 (ko) * | 2020-10-07 | 2022-04-14 | 주식회사 제네드 | 솔더볼 프로빙용 프로브 핀 |
-
1999
- 1999-05-27 JP JP14823599A patent/JP3268283B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022075507A1 (ko) * | 2020-10-07 | 2022-04-14 | 주식회사 제네드 | 솔더볼 프로빙용 프로브 핀 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000338176A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6936916B2 (en) | Microelectronic assemblies and electronic devices including connection structures with multiple elongated members | |
| JP2000111576A (ja) | コンタクトストラクチャのパッケ―ジング・相互接続 | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US6248961B1 (en) | Wave solder application for ball grid array modules and solder plug | |
| US20020043983A1 (en) | Chip-testing socket using surface mount techinology | |
| JP3268283B2 (ja) | Ｂｇａパッケージ用測定装置 | |
| JPH05267393A (ja) | 半導体装置及びその製造方法 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| US20120187972A1 (en) | Wafer level testing structure | |
| JP3761479B2 (ja) | 半導体装置およびその製造方法 | |
| JP2571023B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3635882B2 (ja) | 電子部品実装基板 | |
| TWI834270B (zh) | 探針卡結構及其製作方法 | |
| JP3120784B2 (ja) | 半導体製品の電気特性検査装置及び検査方法 | |
| KR100787407B1 (ko) | 전기 검사 장치 및 그 제조 방법 | |
| JPH06260799A (ja) | 回路基板検査方法および回路基板 | |
| JP2980952B2 (ja) | プローブボード | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JPS63157076A (ja) | チツプテストポスト | |
| JPH0980116A (ja) | 半導体チップ用ソケット | |
| JP2695555B2 (ja) | 半導体集積回路のテスト装置 | |
| TW202204904A (zh) | 檢測裝置 | |
| JPH1038969A (ja) | 導電シートを用いる電子回路素子検査装置 | |
| JPH04369253A (ja) | 半導体集積回路パッケージ | |
| JPH0389170A (ja) | プローブボードとその組立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |