JP2695555B2 - 半導体集積回路のテスト装置 - Google Patents
半導体集積回路のテスト装置Info
- Publication number
- JP2695555B2 JP2695555B2 JP3342300A JP34230091A JP2695555B2 JP 2695555 B2 JP2695555 B2 JP 2695555B2 JP 3342300 A JP3342300 A JP 3342300A JP 34230091 A JP34230091 A JP 34230091A JP 2695555 B2 JP2695555 B2 JP 2695555B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor integrated
- integrated circuit
- test
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路装置な
どを対象としたテスト装置に関し、特に走査型電子顕微
鏡を用いてテストを行う場合の周辺装置の改良に関する
ものである。
どを対象としたテスト装置に関し、特に走査型電子顕微
鏡を用いてテストを行う場合の周辺装置の改良に関する
ものである。
【０００２】
【従来の技術】図５は例えば従来の走査線型電子顕微鏡
を用いてＴＡＢテープに実装されたフェースダウンのＬ
ＳＩを評価する際の周辺装置の組み合わせ構造を示す図
である。
を用いてＴＡＢテープに実装されたフェースダウンのＬ
ＳＩを評価する際の周辺装置の組み合わせ構造を示す図
である。
【０００３】図５において、１は走査線型電子顕微鏡が
電子を射出するための電子銃、１ａは電子銃１より射出
される電子ビーム、３はＴＡＢテープ上に実装されたＬ
ＳＩチップ、２はＴＡＢテープを固定するためのテープ
キャリア、６はテープキャリア２を上部から加圧するた
めのソケットのふたである。４はテープ上のパッドであ
り、ＬＳＩ３に外部から信号を供給するか、もしくはＬ
ＳＩ３の信号を取り出す。５はテープキャリア２を固定
するためのパッケージソケット、１６はソケット５の信
号ピン、７はパッド４と信号ピン１６とを電気的に接続
するためのソケット５内の配線である。８はテスト用基
板、８ｂはテスト用基板８に設けられた電子ビームをチ
ップ表面に照射するための開口部であり、１１は信号ケ
ーブル、１０は信号ケーブル１１のコネクタ、１０ａは
コネクタ１０の信号ピン、１０ｂは信号ケーブル１１と
信号ピン１０ａとを接続するための配線、９は信号ピン
１６と信号ピン１０ａとを電気的に接続するためのテス
ト用基板８の配線である。
電子を射出するための電子銃、１ａは電子銃１より射出
される電子ビーム、３はＴＡＢテープ上に実装されたＬ
ＳＩチップ、２はＴＡＢテープを固定するためのテープ
キャリア、６はテープキャリア２を上部から加圧するた
めのソケットのふたである。４はテープ上のパッドであ
り、ＬＳＩ３に外部から信号を供給するか、もしくはＬ
ＳＩ３の信号を取り出す。５はテープキャリア２を固定
するためのパッケージソケット、１６はソケット５の信
号ピン、７はパッド４と信号ピン１６とを電気的に接続
するためのソケット５内の配線である。８はテスト用基
板、８ｂはテスト用基板８に設けられた電子ビームをチ
ップ表面に照射するための開口部であり、１１は信号ケ
ーブル、１０は信号ケーブル１１のコネクタ、１０ａは
コネクタ１０の信号ピン、１０ｂは信号ケーブル１１と
信号ピン１０ａとを接続するための配線、９は信号ピン
１６と信号ピン１０ａとを電気的に接続するためのテス
ト用基板８の配線である。
【０００４】図６はＬＳＩを実装したＴＡＢテープ及び
テープキャリアの詳細図である。図において、図５と同
一符号は同一又は相当部分を示し、１４はＴＡＢテー
プ、１４ａはＴＡＢテープ１４を位置決めするための
穴、１２はＬＳＩチップ３内部の信号パッド、１３はパ
ッド４と信号パッド１２を電気的に接続するための配線
である。
テープキャリアの詳細図である。図において、図５と同
一符号は同一又は相当部分を示し、１４はＴＡＢテー
プ、１４ａはＴＡＢテープ１４を位置決めするための
穴、１２はＬＳＩチップ３内部の信号パッド、１３はパ
ッド４と信号パッド１２を電気的に接続するための配線
である。
【０００５】図７は図５のソケット５を詳細にみた斜視
図である。図において、図５と同一符号は同一又は相当
部分を示し、１５はパッド４とパッケージ内信号配線７
とを電気的に安定に接続するためのソケット５の信号ピ
ンである。
図である。図において、図５と同一符号は同一又は相当
部分を示し、１５はパッド４とパッケージ内信号配線７
とを電気的に安定に接続するためのソケット５の信号ピ
ンである。
【０００６】図８は図５を上方から見た時の平面図であ
る。図において、図５と同一符号は同一又は相当部分を
示す。
る。図において、図５と同一符号は同一又は相当部分を
示す。
【０００７】次に動作について説明する。信号ケーブル
１１により印加された信号は、コネクタ１０、信号ピン
１０ａ、テスト用基板８の配線９、ソケット５の信号ピ
ン１６、ソケット５内の配線７、ソケット５の信号ピン
１５、テープ上のパッド４、配線１３、ＬＳＩチップ３
の信号パッド１２という経路を経て、ＬＳＩチップ３内
に伝わる。
１１により印加された信号は、コネクタ１０、信号ピン
１０ａ、テスト用基板８の配線９、ソケット５の信号ピ
ン１６、ソケット５内の配線７、ソケット５の信号ピン
１５、テープ上のパッド４、配線１３、ＬＳＩチップ３
の信号パッド１２という経路を経て、ＬＳＩチップ３内
に伝わる。
【０００８】これにより、信号をチップ３に印加した状
態でテスト用基板８の開口部８ｂ及びソケット５の開口
部を介して、電子ビーム１ａをＬＳＩチップ３表面に照
射し、表面から飛び出す２次電子を検出器（図示せず）
により検出することにより、表面の電位を観測すること
ができる。
態でテスト用基板８の開口部８ｂ及びソケット５の開口
部を介して、電子ビーム１ａをＬＳＩチップ３表面に照
射し、表面から飛び出す２次電子を検出器（図示せず）
により検出することにより、表面の電位を観測すること
ができる。
【０００９】
【発明が解決しようとする課題】従来の半導体集積回路
のテスト装置は以上のように構成されており、電子顕微
鏡の許容焦点距離はあらかじめ一定の範囲内に設定され
ているのだが、ＬＳＩが微細化されるにつれ、ＬＳＩチ
ップのパッドピッチが小さくなり、数も多くなることに
より、ソケット内の配線が複雑になり、本数も増大し、
そのためソケットの外形寸法が増大してチップ表面と電
子銃との距離が長くなり、また、信号線数が多くなる
と、テスト用基板に多層構造基板が採用され、基板厚さ
が増大し、これによりチップ表面と電子銃との距離が許
容焦点距離の範囲を越えてしまい、精度ある観測が行え
ないという問題点があった。
のテスト装置は以上のように構成されており、電子顕微
鏡の許容焦点距離はあらかじめ一定の範囲内に設定され
ているのだが、ＬＳＩが微細化されるにつれ、ＬＳＩチ
ップのパッドピッチが小さくなり、数も多くなることに
より、ソケット内の配線が複雑になり、本数も増大し、
そのためソケットの外形寸法が増大してチップ表面と電
子銃との距離が長くなり、また、信号線数が多くなる
と、テスト用基板に多層構造基板が採用され、基板厚さ
が増大し、これによりチップ表面と電子銃との距離が許
容焦点距離の範囲を越えてしまい、精度ある観測が行え
ないという問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、テープキャリアパッケージに実
装された大規模なＬＳＩに信号を印加した状態で、走査
型電子顕微鏡の焦点範囲内でチップ表面を観測できる半
導体集積回路のテスト装置を得ることを目的とする。
ためになされたもので、テープキャリアパッケージに実
装された大規模なＬＳＩに信号を印加した状態で、走査
型電子顕微鏡の焦点範囲内でチップ表面を観測できる半
導体集積回路のテスト装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る半導体集
積回路のテスト装置は、内部に電導性粒子を含み圧縮す
ることにより電気的接続が得られる平板を備え、該平板
により半導体集積回路装置を実装するパッケージ内の信
号端子とテスト用基板側の配線とを接続して信号を伝え
るようにしたものである。
積回路のテスト装置は、内部に電導性粒子を含み圧縮す
ることにより電気的接続が得られる平板を備え、該平板
により半導体集積回路装置を実装するパッケージ内の信
号端子とテスト用基板側の配線とを接続して信号を伝え
るようにしたものである。
【００１２】
【作用】この発明においては、半導体集積回路装置を実
装するパッケージ内の信号端子、即ちＴＡＢテープ上の
テストパッドとテスト用基板上もしくはテスト用基板内
部の配線とを、電導性粒子を内部に含み上部から圧縮す
ることにより電気的接続が得られる平板を介して接続す
るようにしたから、従来用いられていたソケットが不要
となり、高集積なＬＳＩに対してであってもＬＳＩ表面
から電子ビーム射出口までの距離を短くすることができ
る。
装するパッケージ内の信号端子、即ちＴＡＢテープ上の
テストパッドとテスト用基板上もしくはテスト用基板内
部の配線とを、電導性粒子を内部に含み上部から圧縮す
ることにより電気的接続が得られる平板を介して接続す
るようにしたから、従来用いられていたソケットが不要
となり、高集積なＬＳＩに対してであってもＬＳＩ表面
から電子ビーム射出口までの距離を短くすることができ
る。
【００１３】
【実施例】図１はこの発明の一実施例による半導体集積
回路のテスト装置の断面図である。図において、図５と
同一符号は同一又は相当部分を示し、１７はテスト用基
板、１８はテストパッド４とテスト用基板１７との間に
設けられた媒体、１９は媒体１８のパッド４直下部にあ
る電導部分である。媒体１８は電導部分１９内部に電導
性粒子を含み圧縮することにより電気的接続が得られる
平板である。
回路のテスト装置の断面図である。図において、図５と
同一符号は同一又は相当部分を示し、１７はテスト用基
板、１８はテストパッド４とテスト用基板１７との間に
設けられた媒体、１９は媒体１８のパッド４直下部にあ
る電導部分である。媒体１８は電導部分１９内部に電導
性粒子を含み圧縮することにより電気的接続が得られる
平板である。
【００１４】図２は図１を上方から見た時の平面図であ
り、図において、図１と同一符号は同一又は相当部分を
示す。
り、図において、図１と同一符号は同一又は相当部分を
示す。
【００１５】図３は、媒体１８の詳細図であり、図にお
いて、図１と同一符号は同一又は相当部分を示し、１８
ａは媒体１８の位置決め用開口部、２１は絶縁物、２２
は媒体１８の平坦性を保つために媒体１８の内部に設け
られた絶縁平板である。
いて、図１と同一符号は同一又は相当部分を示し、１８
ａは媒体１８の位置決め用開口部、２１は絶縁物、２２
は媒体１８の平坦性を保つために媒体１８の内部に設け
られた絶縁平板である。
【００１６】図４は図３に示すＸ−Ｘ′部分の断面構造
を示した図であり、媒体１８の電気的接触部分を示す。
図において、図３と同一符号は同一又は相当部分を示
し、２３は電導部分１９にある電導性粒子であり、Ａ−
Ｂ側に圧力を加えることにより、Ａ−Ｂ間が電気的に導
通するようになっている。
を示した図であり、媒体１８の電気的接触部分を示す。
図において、図３と同一符号は同一又は相当部分を示
し、２３は電導部分１９にある電導性粒子であり、Ａ−
Ｂ側に圧力を加えることにより、Ａ−Ｂ間が電気的に導
通するようになっている。
【００１７】次に動作について説明する。信号ケーブル
１１により印加される信号は、コネクタ１０、信号ピン
１０ａ、テスト用基板１７の配線９を経由して、媒体１
８の電導部分１９の図４に示すＢ部に伝搬する。図１に
示すソケットのふた６の上部から加圧することより、図
４に示すＡ−Ｂ間に圧力が加わり、Ａ−Ｂ間が電気的に
導通し、Ｂ部の信号がＡ部に伝搬する。電導部分１９の
Ａ部の信号はパッド４を経由してＬＳＩチップ３の内部
パッドに伝搬し、チップ内に信号を供給することができ
る。
１１により印加される信号は、コネクタ１０、信号ピン
１０ａ、テスト用基板１７の配線９を経由して、媒体１
８の電導部分１９の図４に示すＢ部に伝搬する。図１に
示すソケットのふた６の上部から加圧することより、図
４に示すＡ−Ｂ間に圧力が加わり、Ａ−Ｂ間が電気的に
導通し、Ｂ部の信号がＡ部に伝搬する。電導部分１９の
Ａ部の信号はパッド４を経由してＬＳＩチップ３の内部
パッドに伝搬し、チップ内に信号を供給することができ
る。
【００１８】このように本実施例によれば、ＬＳＩチッ
プ３を実装するパッケージ内の信号端子、即ちＴＡＢテ
ープ上のテストパッド４とテスト用基板１７の配線９と
を、内部に電導性粒子２３を含む媒体１８を介して接続
するようにしたので、加圧により圧縮された媒体１８内
の電導性粒子２３により信号が伝達され、従来用いられ
ていた外形寸法の大きなソケット５を不要とすることが
でき、ＬＳＩチップ３表面から電子銃１の電子ビーム射
出口までの距離を短くすることができる。そして、電導
性粒子２３を用いているために、パッドピッチが小さく
なっても配線が複雑にならず、媒体１８の厚さが厚くな
ることもない。従って、高集積なＬＳＩ３に対しても、
信号を印加した状態で、走査線型電子顕微鏡の焦点範囲
内で、チップ表面を精度よく観測できる。
プ３を実装するパッケージ内の信号端子、即ちＴＡＢテ
ープ上のテストパッド４とテスト用基板１７の配線９と
を、内部に電導性粒子２３を含む媒体１８を介して接続
するようにしたので、加圧により圧縮された媒体１８内
の電導性粒子２３により信号が伝達され、従来用いられ
ていた外形寸法の大きなソケット５を不要とすることが
でき、ＬＳＩチップ３表面から電子銃１の電子ビーム射
出口までの距離を短くすることができる。そして、電導
性粒子２３を用いているために、パッドピッチが小さく
なっても配線が複雑にならず、媒体１８の厚さが厚くな
ることもない。従って、高集積なＬＳＩ３に対しても、
信号を印加した状態で、走査線型電子顕微鏡の焦点範囲
内で、チップ表面を精度よく観測できる。
【００１９】
【発明の効果】以上のように、この発明に係る半導体集
積回路のテスト装置によれば、電導性粒子を含み圧縮す
ることにより電気的接続が得られる平板を備え、該平板
により半導体集積回路装置を実装するパッケージ内の信
号端子とテスト用基板側の配線とを接続するようにした
ので、ＬＳＩチップ側のパッドとテスト用基板部との電
気的接続が上記平板により得られ、従来用いられていた
ソケットを不要とし、そして電導部分に電導性の粒子を
用いているためにパッドピッチが小さくなっても配線が
複雑にならず、平板の厚さが厚くなることもなく、従っ
て走査線型電子顕微鏡の電子ビーム射出部とチップ表面
との距離を短くすることができ、走査線型電子顕微鏡の
許容焦点距離内で、チップに信号を印加した状態で、精
度ある測定を行うことができる効果がある。
積回路のテスト装置によれば、電導性粒子を含み圧縮す
ることにより電気的接続が得られる平板を備え、該平板
により半導体集積回路装置を実装するパッケージ内の信
号端子とテスト用基板側の配線とを接続するようにした
ので、ＬＳＩチップ側のパッドとテスト用基板部との電
気的接続が上記平板により得られ、従来用いられていた
ソケットを不要とし、そして電導部分に電導性の粒子を
用いているためにパッドピッチが小さくなっても配線が
複雑にならず、平板の厚さが厚くなることもなく、従っ
て走査線型電子顕微鏡の電子ビーム射出部とチップ表面
との距離を短くすることができ、走査線型電子顕微鏡の
許容焦点距離内で、チップに信号を印加した状態で、精
度ある測定を行うことができる効果がある。
【図１】この発明の一実施例による半導体集積回路のテ
スト装置の断面構成図。
スト装置の断面構成図。
【図２】図１を上方から見た時の平面図。
【図３】この発明の一実施例による半導体集積回路のテ
スト装置の媒体の構成例を示す平面図。
スト装置の媒体の構成例を示す平面図。
【図４】図３に示すＸ−Ｘ′部分の断面図。
【図５】従来の半導体集積回路のテスト装置の断面構成
図。
図。
【図６】従来のＬＳＩが実装されているＴＡＢテープ及
びテープキャリア部分を示す平面図。
びテープキャリア部分を示す平面図。
【図７】従来のソケット部分を示す図。
【図８】図５を上方から見た時の平面図。
１ 電子銃 １ａ 電子ビーム ２ テープキャリア ３ ＬＳＩチップ ４ テープ上のパッド ６ ソケットのふた ９ テスト用基板の配線 １０ 信号ケーブルコネクタ １０ａ 信号ピン １１ 信号ケーブル １７ テスト用基板 １８ 媒体 １８ａ 位置決め用開口部 １９ 電導部分 ２１ 絶縁物 ２２ 絶縁平板 ２３ 電導性粒子
Claims (1)
- 【請求項１】 半導体集積回路装置に信号を印加した状
態で、走査線型電子顕微鏡により該半導体集積回路装置
表面を観測する半導体集積回路のテスト装置において、 内部に電導性粒子を含み、圧縮することにより電気的接
続が得られる平板を備え、 該平板により、上記半導体集積回路装置を実装するパッ
ケージ内の信号端子とテスト用基板側の配線とを接続
し、信号を伝えるようにしたことを特徴とする半導体集
積回路のテスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342300A JP2695555B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体集積回路のテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342300A JP2695555B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体集積回路のテスト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152393A JPH05152393A (ja) | 1993-06-18 |
| JP2695555B2 true JP2695555B2 (ja) | 1997-12-24 |
Family
ID=18352662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342300A Expired - Fee Related JP2695555B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体集積回路のテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695555B2 (ja) |
-
1991
- 1991-11-29 JP JP3342300A patent/JP2695555B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152393A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229319B1 (en) | Chip carrier to allow electron beam probing and fib modifications | |
| US8114687B2 (en) | Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device | |
| JP4647139B2 (ja) | コンタクトストラクチャ | |
| US5644247A (en) | Test socket and method for producing known good dies using the test socket | |
| US20070017093A1 (en) | Method of making an interposer with contact structures | |
| KR20080031119A (ko) | 반도체 장치 | |
| JP4376370B2 (ja) | 高速測定対応プローブ装置 | |
| US7825410B2 (en) | Semiconductor device | |
| US6255124B1 (en) | Test arrangement and method for thinned flip chip IC | |
| JP2001267030A (ja) | 半導体装置及び検査用コンタクタ | |
| US6489791B1 (en) | Build off self-test (Bost) testing method | |
| US7068059B2 (en) | Arrangement for producing an electrical connection between a BGA package and a signal source, and method for producing such a connection | |
| US6472900B1 (en) | Efficient device debug system | |
| US6020748A (en) | Method and apparatus for conducting failure analysis on IC chip package | |
| US11994534B2 (en) | Testing device for integrated circuit package | |
| JP2695555B2 (ja) | 半導体集積回路のテスト装置 | |
| US6500699B1 (en) | Test fixture for future integration | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| KR102124550B1 (ko) | 전기 특성의 검사 방법 | |
| US20090079461A1 (en) | Test socket and test board for wafer level semiconductor testing | |
| KR100714569B1 (ko) | 반도체 집적회로 시험장치 | |
| JPH11344532A (ja) | 回路基板上の探針のための装置 | |
| JP3060983B2 (ja) | 半導体集積回路装置の故障解析用パッケージおよびその解析方法 | |
| JP2679684B2 (ja) | 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具 | |
| JP3268283B2 (ja) | Ｂｇａパッケージ用測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |