KR100714569B1 - 반도체 집적회로 시험장치 - Google Patents

반도체 집적회로 시험장치 Download PDF

Info

Publication number
KR100714569B1
KR100714569B1 KR1020060034398A KR20060034398A KR100714569B1 KR 100714569 B1 KR100714569 B1 KR 100714569B1 KR 1020060034398 A KR1020060034398 A KR 1020060034398A KR 20060034398 A KR20060034398 A KR 20060034398A KR 100714569 B1 KR100714569 B1 KR 100714569B1
Authority
KR
South Korea
Prior art keywords
substrate
test object
shield
test
semiconductor integrated
Prior art date
Application number
KR1020060034398A
Other languages
English (en)
Inventor
유진오
장오영
김석경
최대규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060034398A priority Critical patent/KR100714569B1/ko
Application granted granted Critical
Publication of KR100714569B1 publication Critical patent/KR100714569B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Abstract

반도체 집적회로 시험장치를 제공한다.
본 발명은 시험대상물이 올려지는 배치부를 구비하는 소켓 쉴드부 ; 상기 소켓 쉴드부가 상부면에 탑재되고, 상기 배치부에 안착된 시험대상물의 하부단자와 전기적으로 접속하는 접속단자를 갖는 패턴회로를 구비하고, 계측신호를 출력하는 기판 ; 상기 기판의 하부면에 조립되는 하부 쉴드부 및 상기 기판의 패턴회로에 상기 시험대상물의 하부단자가 대응접속되는 가압력을 제공하도록 상기 배치부의 직상부에 배치되어 상기 시험대상물을 직하부로 가압하는 상부 쉴드부;를 포함한다.
본 발명에 의하면, 시험대상물의 송수신 기능시험시 간섭파의 간섭을 방지하고, 제한된 공간내에서 검사작업을 정밀하게 수행하고, 부피를 줄여 공간활용도를 높일 수 있다.
반도체 집적회로, 소켓 쉴드부, 가스켓, 기판, 간섭파, 쉴딩박스

Description

반도체 집적회로 시험장치{Semiconductor IC Tester}
도 1는 본 발명에 따른 반도체 집적회로 시험장치를 도시한 분해사시도이다.
도 2는 본 발명에 따른 반도체 집적회로 시험장치를 도시한 구성도이다.
도 3은 본 발명에 따른 반도체 집적회로 시험장치를 도시한 단면도이다.
도 4는 본 발명에 따른 반도체 집적회로 시험장치에 채용되는 소켓 쉴드부를 도시한 상세도이다.
도 5는 본 발명에 따른 반도체 집적회로 시험장치에 채용되는 기판을 도시한 상세도이다.
도 6은 본 발명에 따른 반도체 집적회로 시험장치에 채용되는 하부 쉴드부를 도시한 상세도이다.
도 7은 본 발명에 따른 반도체 집적회로 시험장치에 채용되는 상부 쉴드부를 도시한 상세도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 소켓 쉴드부 112 : 배치부
114 : RF 가스켓 120 : 기판
122 : 패턴회로 125 : 신호라인
126 : 콘넥터 130 : 하부 쉴드부
132 : 함몰부 140 : 상부 쉴드부
142 : 하부 쉴딩턱 144 : 탄성체
본 발명은 반도체 집적회로를 시험하는 장치에 관한 것으로, 보다 상세히는 시험대상물의 송수신 기능시험시 간섭파의 간섭을 방지하고, 제한된 공간내에서 검사작업을 정밀하게 수행하고, 부피를 줄여 공간활용도를 높일 수 있는 반도체 집적회로 시험장치에 관한 것이다.
최근 각종 통신기술 및 시스템의 발달에 따라 다양한 종류의 통신관련 반도체 집적회로인 RFIC, System In Package(SIP), System On Chip(SOC)등과 같은 반도체 집적회로 제품들이 상품화되고 있다.
이러한 제품들은 통신기기에서 신호를 송신하고 수신하는 주요기능을 담당하는 핵심부품이기 때문에, 통신기기에 적용하기 전에 설정된 주파수대역에서 신호의 송수신기능을 제대로 수행하는지의 여부를 별도의 시험장치를 이용하여 필수적으로 검사해야만 한다.
그리고, 상기 반도체 집적회로에는 유해한 전자파의 수신을 차단하는 차폐장 치를 구비하고 있지 않기 때문에, 다수개의 반도체 집적회로를 동시에 검사하는 경우 신호의 상호간섭에 의하여 정확한 검사가 곤란하였다.
이에 따라, 종래에는 검사대상물인 반도체 집적회로를 배치하는 박스구조물의 내부공간을 외부환경으로부터 완전히 차단하는 별도의 쉴드박스(shield box)를 구비하거나, 검사가 이루어지는 실내공간을 외부환경으로부터 완전히 차단하는 쉴드룸(shield room)을 구비하여 반도체 집적회로의 신호 송수신기능에 대한 양불을 판단하였다.
그러나, 이러한 종래의 시험장치는 부피가 매우 커서 작업현상의 공간효율을 저하시키고, 검사종료후 검사 대상물을 교체하기 위해서 커버를 개폐하는 작업이 번거로울뿐만 아니라작 업생산을 저하시키는 주원인으로 작용하였다.
이러한 문제점을 해결하기 위한 하나의 방안으로서, 대한민국 공개특허공보 제1998-42364호에는 검사대상물인 반도체 집적회로를 이송하여 테스트를 수행하고, 테스트결과에 따라 테스트 완료된 반도체 집적회로를 분류할 수 있도록 구성한 ' 반도체 디바이스 시험장치 ' 가 개시되어 있다.
그러나, 이러한 종래의 시험장치에서도 시험대상물이 올려지는 테스트 헤드의 상부공간을 밀폐하도록 상기 테스트 헤드에 쉴드케이스를 별도로 구비해야만 하기 때문에, 장치의 전체부피가 커지면서 공간의 효율성을 저하시키고, 시험대상물을 소켓에 올려놓거나 이송하는 콘텍트 아암과 쉴드케이스사이에 쉴딩구조가 복잡하고, 완변학 쉴딩이 이루어지지 않는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로써, 그 목적은 시험대상물의 송수신 기능시험시 간섭파의 간섭을 방지하고, 제한된 공간내에서 검사작업을 정밀하게 수행하고, 부피를 줄여 공간활용도를 높일 수 있는 반도체 집적회로 시험장치를 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 시험대상물이 올려지는 배치부를 구비하는 소켓 쉴드부 ; 상기 소켓 쉴드부가 상부면에 탑재되고, 상기 배치부에 안착된 시험대상물의 하부단자와 전기적으로 접속하는 접속단자를 갖는 패턴회로를 구비하고, 계측신호를 출력하는 기판 ; 상기 기판의 하부면에 조립되는 하부 쉴드부 및 상기 기판의 패턴회로에 상기 시험대상물의 하부단자가 대응접속되는 가압력을 제공하도록 상기 배치부의 직상부에 배치되어 상기 시험대상물을 직하부로 가압하는 상부 쉴드부;를 포함하는 반도체 집적회로 시험장치를 제공한다.
바람직하게 상기 배치부의 상부에는 하부로 갈수록 외경이 균일하게 좁아지는 단면상의 경사안내부를 구비한다.
바람직하게, 상기 배치부는 비전도성 소재로 이루어진다.
바람직하게, 상기 소켓 쉴드부의 상부면에는 상기 상부쉴드부와의 접촉시 외부로부터 전파가 유입되고, 내부의 전파가 외부로 방사되는 것을 차단하는 RF 가스켓을 구비한다.
바람직하게, 상기 기판의 상부면에는 패턴회로로부터 인출되어 시험시 발생된 계측신호를 출력하는 신호라인을 구비하고, 상기 신호라인은 상기 기판의 일측에 구비되는 콘넥터와 전기적으로 연결된다.
보다 바람직하게, 상기 신호라인과 대응하는 소켓 쉴드부의 하부면에는 상기 신호라인을 따라 상기 배치부까지 연장되는 요홈을 구비한다.
바람직하게, 상기 기판의 패턴회로에는 상기 시험대상물의 하부단자와 상기 패턴회로의 접속단자간의 접촉율을 높히고, 직접적인 접속시 발생될 수 있는 파손을 방지할 수 있도록 접속패드를 구비한다.
바람직하게, 상기 하부 쉴드부의 상부면에는 상기 기판과의 결합시 이들사이에 캐비티를 형성할 수 있도록 함몰부를 구비한다.
보다 바람직하게, 상기 함몰부에는 상기 시험대상물의 하부단자와 상기 기판의 패턴회로간의 접속시 상기 기판의 하부면을 지지할 수 있도록 돌출지지턱을 구비한다.
바람직하게, 상기 상부 쉴드부의 하부면에는 상기 소켓 쉴드부의 상부면으로 노출되는 RF가스켓과 대응하여 접하는 하부 쉴딩턱과, 상기 시험대상물의 상부면과 접하여 탄성력을 제공하는 탄성체를 구비한다.
이하, 본 발명에 대하여 첨부된 도면에 따라 보다 상세히 설명한다.
도 1는 본 발명에 따른 반도체 집적회로 시험장치를 도시한 분해사시도이고, 도 2는 본 발명에 따른 반도체 집적회로 시험장치를 도시한 구성도이며, 도 3은 본 발명에 따른 반도체 집적회로 시험장치를 도시한 단면도이다.
본 발명의 장치(100)는 도 1 내지 3에 도시한 바와 같이, 외부신호에 민감한 집적회로를 갖는 시험대상물에 대한 신호의 송수신 시험을 외부간섭파의 간섭없이 안정적으로 수행하여 시험정밀도를 높이고, 부피를 줄여 공간 활용도를 높일 수 있는 것으로, 이는 소켓 쉴드부(110), 기판(120), 하부 쉴드부(130) 및 상부 쉴드부(140)를 포함하여 구성된다.
상기 소켓 쉴드부(110)는 도 1 내지 4에 도시한 바와 같이, 상기 상부쉴드부(140)와 기판(120)사이에 배치되어 시험대상물(T)이 올려지는 금속구조물이다.
상기 소켓 쉴드부(110)의 몸체중앙에는 일정크기의 조립공(111)을 관통형성하고, 상기 조립공(111)에는 신호의 송수신기능을 시험하고자 하는 대상물이 올려지는 배치부(112)를 삽입하여 구비한다.
이러한 배치부(112)의 상부에는 상기 시험 대상물(T)이 정해진 위치에 안착될 수 있도록 하부로 갈수록 외경이 좁아지는 단면상의 경사안내부(112a)를 구비하는 것이 바람직하다.
상기 배치부(112)는 상기 시험대상물(T)의 송수신기능에 대한 시험시 전기적인 특성에 영향을 주지 않도록 세라믹이나 수지물과 같은 비전도성 소재로 이루어지는 것이 바람직하다.
그리고, 상기 배치부(112)가 구비되는 소켓쉴드부(110)의 상부면에는 상기 상부쉴드부(140)와의 반복적인 접촉에도 불구하고 탄성력을 유지하면서 상기 배치부(112)에 올려진 시험대상물(T)측으로 외부전파가 유입되고, 내부전파가 외부로 방사되는 것을 차단하는 차폐력을 유지할 수 있도록 RF 가스켓(114)을 구비한다.
이러한 RF가스켓(114)은 전파가 통과하지 못하도록 전파를 흡수할 수 있는 금속소재로 구성되고, 상기 소켓 쉴드부(110)의 상부면에는 코블형태로 감겨진 RF가스켓(114)을 수용할 수 있는 장착홈(114a)을 구비한다.
상기 기판(120)은 도 1 내지 3과 도 5에 도시한 바와 같이, 상기 소켓 쉴드부(110)를 상부면에 탑재할 수 있도록 상기 소켓 쉴드부(110)에 형성된 복수개의 나사공(119)과 일치되는 복수개의 나사공(129)을 구비하여 상기 소켓 쉴드부(110)를 나사부재(118)로서 체결한다.
이러한 기판(120)은 상기 소켓 쉴드부(110)의 배치부(112)에 안착된 시험대상물(T)의 가압시 그 하부면에 형성된 복수개의 하부단자와 전기적으로 대응접속하도록 복수개의 접속단자를 갖는 패턴회로(122)를 구비한다.
상기 패턴회로(122)의 일측에 해당하는 기판(120)의 상부면에는 시험시 발생된 계측신호를 출력할 수 있도록 신호라인(125)을 구비하고, 상기 패턴회로(122)로부터 인출되는 신호라인(125)은 계측기(미도시)와 케이블(C)을 매개로 연결되는 콘넥터(126)에 전기적으로 연결된다.
이에 따라, 시험 대상물에 대한 송수신 기능시험시 발생되는 계측신호는 패턴회로(122), 신호라인(125) 및 콘넥터(126)를 경유하여 계측기로 전송되는 것이다.
여기서, 상기 신호라인(125)과 대응하는 소켓 쉴드부(110)의 하부면에는 상기 신호라인(125)과 소켓 쉴드부(110)간의 접촉이 발생되지 않도록 상기 신호라 인(125)을 따라 상기 배치부(122)까지 연장되는 요홈(115)을 구비한다.
이러한 경우, 상기 요홈(115)에 의해서 금속소재로 이루어진 소켓 쉴드부(110)와 계측신호가 전송되는 신호라인(125)간의 접촉을 방지하여 소켓 쉴드부(110)가 계측신호에 영향을 주는 것을 방지할 수 있다.
상기 콘넥터(126)는 복수개의 나사부재(127)에 의해서 상기 신호라인(125)이 외부로 인출되는 기판(120)의 일측단에 상기 신호라인(125)과 전기적으로 연결되도록 구비된다.
그리고, 상기 기판(120)의 패턴회로(122)에는 상기 시험대상물의 하부단자와 상기 패턴회로(122)의 접속단자간의 접촉율을 높히고, 상기 하부단자와 접속단자간의 직접적인 접속시 발생될 수 있는 파손을 방지할 수 있도록 금속단자층과 탄성층으로 이루어진 접속패드(128)를 상기 기판(120)의 패턴회로(122)상부면에 구비한다.
상기 하부 쉴드부(130)는 도 1 내지 3과 도 상기 기판(120)에 관통형성된 나사공(128)과 일치하는 복수개의 나사공(138)을 구비하여 복수개의 나사부재(139)에 의해서 상기 기판(120)의 하부면에 조립되는 금속 구조물이다.
상기 하부 쉴드부(130)의 상부면에는 상기 기판(120)과의 결합시 이들사이에 일정크기의 캐비티를 형성할 수 있도록 함몰부(132)를 구비하며, 상기 함몰부(132)에는 상기 기판(120)의 표면에 탑재되는 전자부품이 하부 쉴드부(130)와의 간섭이 업도록 배치된다.
또한, 상기 함몰부(132)에는 상기 시험대상물(T)의 하부단자와 상기 기판(120)의 패턴회로(122)간의 접속시 상기 기판(120)의 하부면을 지지할 수 있도록 돌출지지턱(134)을 구비하는 것이 바람직하며, 상기 돌출지지턱(134)은 상기 시험대상물(T)에 따라 전도성 혹은 비전도성 소재로 구성된다.
이러한 하부 쉴드부(130)는 상기 소켓 쉴드부(110)와 기판(120)을 상부면에 연속하여 안정적으로 적층할 수 있도록 이들의 폭크기보다 크게 구비되는 것이 바람직하다.
한편, 상기 상부 쉴드부(140)는 도 1 내지 3과 도 7에 도시한 바와 같이, 상기 배치부(112)에 올려진 시험대상물(T)을 외력에 의해서 상기 기판(120)측으로 가압하여 상기 기판(120)의 패턴회로(122)에 상기 시험대상물(T)의 하부단자가 대응접속되도록 상기 배치부(112)의 직상부에 배치되는 금속구조물이다.
상기 상부 쉴드부(140)의 하부면에는 상기 소켓 쉴드부(110)의 상부면으로 노출되는 RF가스켓(114)과 대응하여 접하는 하부 쉴딩턱(142)과, 상기 시험대상물(T)의 상부면과 접하여 탄성력을 제공하는 탄성체(144)를 구비한다.
이러한 상부 쉴드부(140)에는 복수개의 고정나사가 체결되는 나사공(146)를 구비하고, 상기 나사공(146)을 통해 체결되는 고정나사는 상기 소켓 쉴드부(110)와 연결됨으로서, 상기 소켓 쉴드부(110)와 상부 쉴드부(140)의 합형후 상기 고정나사가 체결되면 상기 시험대상물을 직하부로 가압하는 가압력을 송수신 신호의 시험동안 유지할 수 있는 것이다.
한편, 상기 상부 쉴드부(140)는 상기 소켓 쉴드부(110)의 배치부(112)에 올려진 시험대상물(T)을 가압하여 신호의 송수신 시험을 자동으로 수행할 수 있도록 수직하게 구비되어 로드선단이 상하왕복작동되는 실린더부재와 연결될 수도 있다.
또한, 복수개의 시험 대상물을 동시에 시험하기 위해서 상기 상부 쉴드부(140)를 로드선단에 장착한 실린더부재를 복수개 구비하여 복수개의 실린더부재를 상하작동시키면서 시험작업을 수행할 수 있다.
상기한 구성을 갖는 본 발명의 장치(100)를 이용하여 제조완성된 반도체 집적회로인 시험대상물에 대한 송수신 특성을 시험하기 위해서는 먼저 시험대상물을 상부 쉴드부(140)가 이격되어 분리된 소켓 쉴드부(110)의 배치부(112)상에 올려놓는다.
이러한 상태에서, 상기 배치부(112)의 직상부에 배치된 상부 쉴드부(140)를 상기 소켓 쉴드부(110)와 합형되도록 직하부로 가압하게 되면, 상기 상부 쉴드부(140)의 하부면 중앙에 구비된 탄성체(144)가 시험대상물(T)의 상부면에 접하기 시작하면서 상기 배치부(112)의 경사안내부(112a)를 따라사 시험대상물(T)을 기판(120)측으로 하강시킨다.
그리고, 상기 기판(120)의 패턴회로(122)와 상기 시험대상물(T)의 하부단자가 접촉하게 되면, 상기 시험대상물(T)과 접하는 탄성체(144)의 탄성력에 의해서 상기 패턴회로(122)의 접속단자와 상기 시험대상물(T)의 하부단자간의 접촉상태를 시험기간동안 유지할 수 있는 것이다.
이와 동시에, 상기 시험대상물(T)는 상기 소켓 쉴드부(110)의 배치부(112)내에 배치되고, 상부 쉴드부(140)와 기판(120)이 상,하부에 각각 배치되고, 상기 소켓 쉴드부(110)와 상부 쉴드부(140)간의 경계면은 상기 상부 쉴드부(140)의 하부 쉴딩턱(142)과 상기 배치부(112)의 외측에 구비되는 RF가스켓(114)간의 밀착에 의해서 완벽하게 쉴딩할 수 있는 것이다.
이러한 상태에서, 상기 소켓 쉴드부(110)의 배치부(112)에 배치된 시험대상물(T)로부터 주파수 신호가 출력되는 경우, 출력되는 주파수 신호는 상기 기판의 패턴회로로부터 연장되는 신호라인(125)과 콘넥터(126)를 통하여 계측기로 전송된다.
이때, 상기 신호라인(125)은 상기 기판(120)의 상부에 조립되는 소켓 쉴드부(110)의 요홈(115)과 마주하기 때문에, 신호라인(125)과 소켓 쉴드부(110)의 접촉에 의한 신호간섭을 방지할 수 있다.
또한,상기 소켓 쉴드부(110)의 배치부(112)에 배치된 시험대상물(T)은 인접하는 다른 시험대상물의 송수신 시험시 발생되는 신호와의 간섭으로부터 완벽하게 쉴딩할 수 있기 때문에, 복수개의 시험대상물을 연속하여 배치한 상태에서 송수신 특성을 시험하는 검사작업을 동시에 수행할 수 있는 것이다.
본 발명은 특정한 실시예와 관련하여 도시되고 설명되었지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알 수 있음을 밝혀두고자 한다.
상술한 바와 같은 본 발명에 따르면, 시험대상물이 정위치에 배치되는 소켓 쉴드부와, 시험대상물의 하부단자와 접촉되는 패턴회로를 구비하는 기판과, 기판을 하부에서 지지하는 하부쉴드부 및 시험대상물과 패턴회로간의 접속이 가능하도록 소켓 쉴드브와 합형되는 상부 쉴드부를 구비함으로서, 시험대상물을 완벽하게 쉴딩한 상태에서 신호의 송수신 특성을 검사하는 작업을 수행할 수 있기 때문에, 신호의 특성검사에 대한 정밀도를 높일 수 있는 것이다.
또한, 종래에 비하여 전체부피를 상대적으로 줄여 작업공간영역에서 공간활용도를 높일 수 있으며, 복수개의 시험대상물을 인접하여 나란하게 배열한 상태에서 검사하는 경우에도 시험대상물간의 신호간섭을 완벽하게 방지하여 복수개의 시험대상물에 대한 송수신 특성검사를 동시에 수행하여 작업생산성을 향상시킬 수 있는 효과가 얻어진다.

Claims (10)

  1. 시험대상물(T)이 올려지는 배치부(112)를 구비하는 소켓 쉴드부(110) ;
    상기 소켓 쉴드부(110)가 상부면에 탑재되고, 상기 배치부(112)에 안착된 시험대상물(T)의 하부단자와 전기적으로 접속하는 접속단자를 갖는 패턴회로(122)를 구비하고, 계측신호를 출력하는 기판(120) ;
    상기 기판(120)의 하부면에 조립되는 하부 쉴드부(130) 및
    상기 기판(120)의 패턴회로(122)에 상기 시험대상물(T)의 하부단자가 대응접속되는 가압력을 제공하도록 상기 배치부(112)의 직상부에 배치되어 상기 시험대상물(T)을 직하부로 가압하는 상부 쉴드부(140);를 포함하는 반도체 집적회로 시험장치.
  2. 제1항에 있어서,
    상기 배치부(112)의 상부에는 하부로 갈수록 외경이 균일하게 좁아지는 단면상의 경사안내부(112a)를 구비함을 특징으로 하는 반도체 집적회로 시험장치.
  3. 제1항에 있어서,
    상기 배치부(112)는 비전도성 소재로 이루어짐을 특징으로 하는 반도체 집적회로 시험장치.
  4. 제1항에 있어서,
    상기 소켓 쉴드부(110)의 상부면에는 상기 상부쉴드부(140)와의 접촉시 외부로부터 전파가 유입되고, 내부의 전파가 외부로 방사되는 것을 차단하는 RF 가스켓(114)을 구비함을 특징으로 하는 반도체 집적회로 시험장치.
  5. 제1항에 있어서,
    상기 기판(120)의 상부면에는 패턴회로(122)로부터 인출되어 시험시 발생된 계측신호를 출력하는 신호라인(125)을 구비하고, 상기 신호라인(125)은 상기 기판(120)의 일측에 구비되는 콘넥터(126)와 전기적으로 연결됨을 특징으로 하는 반도체 집적회로 시험장치.
  6. 제5항에 있어서,
    상기 신호라인(125)과 대응하는 소켓 쉴드부(110)의 하부면에는 상기 신호라인(125)을 따라 상기 배치부(112)까지 연장되는 요홈(115)을 구비함을 특징으로 하는 반도체 집적회로 시험장치.
  7. 제1항에 있어서,
    상기 기판(120)의 패턴회로(122)에는 상기 시험대상물(T)의 하부단자와 상기 패턴회로(122)의 접속단자간의 접촉율을 높히고, 직접적인 접속시 발생될 수 있는 파손을 방지할 수 있도록 접속패드(128)를 구비함을 특징으로 하는 반도체 집적회로 시험장치.
  8. 제1항에 있어서,
    상기 하부 쉴드부(130)의 상부면에는 상기 기판(120)과의 결합시 이들사이에 캐비티를 형성할 수 있도록 함몰부(132)를 구비함을 특징으로 하는 반도체 집적회로 시험장치.
  9. 제8항에 있어서,
    상기 함몰부(132)에는 상기 시험대상물(T)의 하부단자와 상기 기판(120)의 패턴회로(122)간의 접속시 상기 기판(120)의 하부면을 지지할 수 있도록 돌출지지턱(134)을 구비함을 특징으로 하는 반도체 집적회로 시험장치.
  10. 제1항에 있어서,
    상기 상부 쉴드부(140)의 하부면에는 상기 소켓 쉴드부(110)의 상부면으로 노출되는 RF가스켓(114)과 대응하여 접하는 하부 쉴딩턱(142)과, 상기 시험대상물(T)의 상부면과 접하여 탄성력을 제공하는 탄성체(144)를 구비함을 특징으로 하는 반도체 집적회로 시험장치.
KR1020060034398A 2006-04-17 2006-04-17 반도체 집적회로 시험장치 KR100714569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060034398A KR100714569B1 (ko) 2006-04-17 2006-04-17 반도체 집적회로 시험장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034398A KR100714569B1 (ko) 2006-04-17 2006-04-17 반도체 집적회로 시험장치

Publications (1)

Publication Number Publication Date
KR100714569B1 true KR100714569B1 (ko) 2007-05-07

Family

ID=38269711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034398A KR100714569B1 (ko) 2006-04-17 2006-04-17 반도체 집적회로 시험장치

Country Status (1)

Country Link
KR (1) KR100714569B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102214056B1 (ko) * 2019-11-14 2021-02-09 주식회사 센서뷰 초고주파 신호 전송용 소형 커넥터 테스트용 지그 및 그를 이용한 테스트용 지그 장치
WO2023287046A1 (ko) * 2021-07-16 2023-01-19 주식회사 센서뷰 소형 커넥터 테스트용 연결지그

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05209931A (ja) * 1992-01-13 1993-08-20 Nec Corp 半導体素子測定装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05209931A (ja) * 1992-01-13 1993-08-20 Nec Corp 半導体素子測定装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102214056B1 (ko) * 2019-11-14 2021-02-09 주식회사 센서뷰 초고주파 신호 전송용 소형 커넥터 테스트용 지그 및 그를 이용한 테스트용 지그 장치
WO2023287046A1 (ko) * 2021-07-16 2023-01-19 주식회사 센서뷰 소형 커넥터 테스트용 연결지그
KR20230012865A (ko) * 2021-07-16 2023-01-26 주식회사 센서뷰 소형 커넥터 테스트용 연결지그
KR102576071B1 (ko) * 2021-07-16 2023-09-08 주식회사 센서뷰 소형 커넥터 테스트용 연결지그

Similar Documents

Publication Publication Date Title
US10680727B2 (en) Over the air wireless test system for testing microelectronic devices integrated with antenna
US8228083B2 (en) Testing system and testing method
US7839136B1 (en) System and method for testing radio frequency (RF) shielding defects
US11715701B2 (en) Semiconductor device and method of inspecting the same
CA2275799C (en) Seimiconductor device evaluation apparatus
TWI416121B (zh) 探針卡
KR100500452B1 (ko) 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
JPH11329648A (ja) Ｉｃデバイスソケット
KR20120091169A (ko) 초단파 응용을 위한 공동 배면을 갖는 장치 인터페이스 기판
TWI673501B (zh) 測試治具
US20240027519A1 (en) Electronic component testing apparatus, sockets, and replacement parts for electronic component testing apparatus
US9470716B2 (en) Probe module
US6489791B1 (en) Build off self-test (Bost) testing method
KR102269398B1 (ko) 도전성 차폐층이 다층으로 적층된 pcb를 절연 베이스로 활용한 검사소켓
KR100714569B1 (ko) 반도체 집적회로 시험장치
US10024883B2 (en) Contact unit and inspection jig
JP2734412B2 (ja) 半導体装置のソケット
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
KR20090029337A (ko) 반도체 소자 검사 장치
KR100227283B1 (ko) 고주파용 프로브 카드
CN111830400A (zh) 一种芯片测试装置
CN112540282A (zh) 测试装置
TWI837548B (zh) 元件檢測治具
JP2006170700A (ja) プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置
US20100060308A1 (en) Semiconductor module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee