JP2003282656A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003282656A JP2003282656A JP2002080708A JP2002080708A JP2003282656A JP 2003282656 A JP2003282656 A JP 2003282656A JP 2002080708 A JP2002080708 A JP 2002080708A JP 2002080708 A JP2002080708 A JP 2002080708A JP 2003282656 A JP2003282656 A JP 2003282656A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- connection pad
- contact terminal
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の接続電極の配置がきわめて狭く
なった場合でも確実に検査することができ、検査装置の
テストパッド等の構成を簡易にして半導体装置の特性等
を容易に検査可能とする。 【解決手段】 電極端子と電気的に接続する接続パッド
１２が設けられたウエハ１０に対し、前記接続パッドが
形成された面を絶縁被膜により被覆し、前記接続パッド
が底面に露出する露出穴を設けたレジストパターン１４
を形成する工程と、前記接続パッドのうち少なくとも検
査に使用する接続パッド１２に、基端を前記接続パッド
に接合して起立する形状に接触端子１６を形成する工程
と、はんだめっきにより前記露出穴内にはんだ２０を盛
り上げる工程と、前記レジストパターン１４を除去し
て、前記接続パッド１２にはんだ２０が接合されるとと
もに、前記接触端子１６の先端側が前記はんだ２０の外
面から突出して設けられた半導体装置を得る。
なった場合でも確実に検査することができ、検査装置の
テストパッド等の構成を簡易にして半導体装置の特性等
を容易に検査可能とする。 【解決手段】 電極端子と電気的に接続する接続パッド
１２が設けられたウエハ１０に対し、前記接続パッドが
形成された面を絶縁被膜により被覆し、前記接続パッド
が底面に露出する露出穴を設けたレジストパターン１４
を形成する工程と、前記接続パッドのうち少なくとも検
査に使用する接続パッド１２に、基端を前記接続パッド
に接合して起立する形状に接触端子１６を形成する工程
と、はんだめっきにより前記露出穴内にはんだ２０を盛
り上げる工程と、前記レジストパターン１４を除去し
て、前記接続パッド１２にはんだ２０が接合されるとと
もに、前記接触端子１６の先端側が前記はんだ２０の外
面から突出して設けられた半導体装置を得る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、より詳細には電気的特性等の検査を
容易にかつ確実に行うことができる半導体装置およびそ
の製造方法に関する。
の製造方法に関し、より詳細には電気的特性等の検査を
容易にかつ確実に行うことができる半導体装置およびそ
の製造方法に関する。
【０００２】
【従来の技術】シリコンウエハに回路形成して多数個の
半導体素子を形成したウエハ体、あるいは、ウエハ状態
で再配線パターンあるいは外部接続用の接続端子を形成
し、ウエハをダイシングすることによってチップサイズ
の半導体装置（ウエハレベルパッケージ）を形成すると
いった場合に、ウエハ状態で個々の半導体素子あるいは
半導体装置の良否を検査することが行われている。この
ような検査を行う場合、従来は、ウエハ体に形成されて
いる検査用のパッドあるいは半導体装置の接続端子に検
査装置のプローブを接触させて検査する方法が一般的で
ある。
半導体素子を形成したウエハ体、あるいは、ウエハ状態
で再配線パターンあるいは外部接続用の接続端子を形成
し、ウエハをダイシングすることによってチップサイズ
の半導体装置（ウエハレベルパッケージ）を形成すると
いった場合に、ウエハ状態で個々の半導体素子あるいは
半導体装置の良否を検査することが行われている。この
ような検査を行う場合、従来は、ウエハ体に形成されて
いる検査用のパッドあるいは半導体装置の接続端子に検
査装置のプローブを接触させて検査する方法が一般的で
ある。
【０００３】また、個片に形成した半導体装置の電気的
特性等を検査する方法としては、半導体装置の接続端子
の配置位置に合わせてプローブピンを配置した検査用の
ソケットを使用し、検査用のソケットに半導体装置をセ
ットし、プローブピンを半導体装置の接続端子に接触さ
せて検査するといった方法も行われている。
特性等を検査する方法としては、半導体装置の接続端子
の配置位置に合わせてプローブピンを配置した検査用の
ソケットを使用し、検査用のソケットに半導体装置をセ
ットし、プローブピンを半導体装置の接続端子に接触さ
せて検査するといった方法も行われている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ようにプローブあるいはプローブピンを用いてウエハレ
ベルあるいは単体の半導体装置の特性検査を行う場合、
被検査体の検査用のパッドあるいは半導体装置の接続端
子の配置間隔がプローブあるいはプローブピンの配置間
隔よりも狭くなった場合には検査できなくなる。ウエハ
体に形成した半導体素子、あるいはウエハレベルで形成
する半導体装置はますます小型になり、検査用パッドあ
るいは接続端子はますます高密度に配置されるようにな
ってきているから、従来のプローブあるいはプローブピ
ンを用いた検査方法では検査できないという問題が生じ
ている。
ようにプローブあるいはプローブピンを用いてウエハレ
ベルあるいは単体の半導体装置の特性検査を行う場合、
被検査体の検査用のパッドあるいは半導体装置の接続端
子の配置間隔がプローブあるいはプローブピンの配置間
隔よりも狭くなった場合には検査できなくなる。ウエハ
体に形成した半導体素子、あるいはウエハレベルで形成
する半導体装置はますます小型になり、検査用パッドあ
るいは接続端子はますます高密度に配置されるようにな
ってきているから、従来のプローブあるいはプローブピ
ンを用いた検査方法では検査できないという問題が生じ
ている。
【０００５】また、ウエハ体あるいはウエハレベルで形
成する半導体装置の場合には、ウエハ全体あるいはウエ
ハ内での一定の領域にわたって検査するから、検査領域
内でプローブやプローブピンの高さがばらついている
と、検査用のパッドとプローブとの非接触が生じたりし
て正確な検査ができないといった問題が生じる。また、
従来のようにプローブやプローブピンをパッドに当接さ
せて検査する方法の場合は、プローブやプローブピンに
汚れが付着したりしていると精度のよい検査ができない
し、プローブやプローブピンが摩耗するという問題もあ
った。
成する半導体装置の場合には、ウエハ全体あるいはウエ
ハ内での一定の領域にわたって検査するから、検査領域
内でプローブやプローブピンの高さがばらついている
と、検査用のパッドとプローブとの非接触が生じたりし
て正確な検査ができないといった問題が生じる。また、
従来のようにプローブやプローブピンをパッドに当接さ
せて検査する方法の場合は、プローブやプローブピンに
汚れが付着したりしていると精度のよい検査ができない
し、プローブやプローブピンが摩耗するという問題もあ
った。
【０００６】そこで、本発明はこれらの課題を解決すべ
くなされたものであり、その目的とするところは、ウエ
ハレベルパッケージのように接続端子の配置間隔がきわ
めて狭い製品の場合でも確実に検査をすることができ、
製造も容易で確実な検査が可能な半導体装置およびその
製造方法を提供するにある。
くなされたものであり、その目的とするところは、ウエ
ハレベルパッケージのように接続端子の配置間隔がきわ
めて狭い製品の場合でも確実に検査をすることができ、
製造も容易で確実な検査が可能な半導体装置およびその
製造方法を提供するにある。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するため次の構成を備える。すなわち、半導体装置に
おいて、ウエハの電極端子形成面にウエハの電極端子と
電気的に接続する接続パッドが設けられ、該接続パッド
に基端が接合されて起立した形状に接触端子が設けら
れ、該接触端子の先端側が、前記接続パッドに接合して
設けられたはんだの外面から突出して設けられているこ
とを特徴とする。また、前記接続パッドに接合するはん
だが溶融されて球状に形成されていることを特徴とす
る。また、前記はんだの外面から外方に突出している接
触端子の突出部分が、はんだの外面位置で切り離され、
はんだの内部に接触端子の基端部が設けられていること
を特徴とする。また、前記接触端子が、なだらかに湾曲
して接続パッド上で起立する形状に設けられていること
により、検査装置のテストパッドに接触端子が押接され
やすくなって確実な検査が可能になる。また、前記接触
端子が、ワイヤ材によって形成されていることを特徴と
する。なお、上記半導体装置は単体の半導体装置がウエ
ハに多数個配列されたもの、ウエハから単体の半導体装
置として個片に分離されたものをともに含む。
成するため次の構成を備える。すなわち、半導体装置に
おいて、ウエハの電極端子形成面にウエハの電極端子と
電気的に接続する接続パッドが設けられ、該接続パッド
に基端が接合されて起立した形状に接触端子が設けら
れ、該接触端子の先端側が、前記接続パッドに接合して
設けられたはんだの外面から突出して設けられているこ
とを特徴とする。また、前記接続パッドに接合するはん
だが溶融されて球状に形成されていることを特徴とす
る。また、前記はんだの外面から外方に突出している接
触端子の突出部分が、はんだの外面位置で切り離され、
はんだの内部に接触端子の基端部が設けられていること
を特徴とする。また、前記接触端子が、なだらかに湾曲
して接続パッド上で起立する形状に設けられていること
により、検査装置のテストパッドに接触端子が押接され
やすくなって確実な検査が可能になる。また、前記接触
端子が、ワイヤ材によって形成されていることを特徴と
する。なお、上記半導体装置は単体の半導体装置がウエ
ハに多数個配列されたもの、ウエハから単体の半導体装
置として個片に分離されたものをともに含む。
【０００８】また、半導体装置の製造方法として、電極
端子と電気的に接続する接続パッドが設けられたウエハ
に対し、前記接続パッドが形成された面を絶縁被膜によ
り被覆し、前記接続パッドが底面に露出する露出穴を設
けたレジストパターンを形成する工程と、前記接続パッ
ドのうち少なくとも検査に使用する接続パッドに、基端
を前記接続パッドに接合して起立する形状に接触端子を
形成する工程と、はんだめっきにより前記露出穴内には
んだを盛り上げる工程と、前記レジストパターンを除去
して、前記接続パッドにはんだが接合されるとともに、
前記接触端子の先端側が前記はんだの外面から突出して
設けられた半導体装置を得ることを特徴とする。また、
接続パッドに接合されたはんだを溶融して、接続パッド
に接合しているはんだを球状に形成する工程と、前記球
状に形成されたはんだの外面から外方に突出している接
触端子の突出部分を切り離す工程と、ウエハを個片に切
断して個片の半導体装置を得る工程とを備えることを特
徴とする。
端子と電気的に接続する接続パッドが設けられたウエハ
に対し、前記接続パッドが形成された面を絶縁被膜によ
り被覆し、前記接続パッドが底面に露出する露出穴を設
けたレジストパターンを形成する工程と、前記接続パッ
ドのうち少なくとも検査に使用する接続パッドに、基端
を前記接続パッドに接合して起立する形状に接触端子を
形成する工程と、はんだめっきにより前記露出穴内には
んだを盛り上げる工程と、前記レジストパターンを除去
して、前記接続パッドにはんだが接合されるとともに、
前記接触端子の先端側が前記はんだの外面から突出して
設けられた半導体装置を得ることを特徴とする。また、
接続パッドに接合されたはんだを溶融して、接続パッド
に接合しているはんだを球状に形成する工程と、前記球
状に形成されたはんだの外面から外方に突出している接
触端子の突出部分を切り離す工程と、ウエハを個片に切
断して個片の半導体装置を得る工程とを備えることを特
徴とする。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面にしたがって詳細に説明する。図１は
本発明に係る半導体装置の製造方法を示す説明図であ
る。本実施形態の半導体装置はウエハ状態で実装可能状
態にまで形成して提供されるものであるが、図１ではウ
エハ１０に形成した半導体装置の一つの単位部分につい
ての製造工程を示す。図１(a)で、１０はウエハ、１２
はウエハ１０の電極端子形成面に形成した接続パッドで
ある。接続パッド１２は実装用の外部接続端子を形成す
る部位として形成したもので、外部接続端子のはんだボ
ールを接合可能とする程度の大きさに形成されている。
接続パッド１２は再配線パターン等とを介してウエハ１
０に形成されている電極端子と電気的に接続されるが、
その構成等についてはとくに限定されるものではない。
１１は銅をスパッタリングして形成しためっき給電層で
ある。
について添付図面にしたがって詳細に説明する。図１は
本発明に係る半導体装置の製造方法を示す説明図であ
る。本実施形態の半導体装置はウエハ状態で実装可能状
態にまで形成して提供されるものであるが、図１ではウ
エハ１０に形成した半導体装置の一つの単位部分につい
ての製造工程を示す。図１(a)で、１０はウエハ、１２
はウエハ１０の電極端子形成面に形成した接続パッドで
ある。接続パッド１２は実装用の外部接続端子を形成す
る部位として形成したもので、外部接続端子のはんだボ
ールを接合可能とする程度の大きさに形成されている。
接続パッド１２は再配線パターン等とを介してウエハ１
０に形成されている電極端子と電気的に接続されるが、
その構成等についてはとくに限定されるものではない。
１１は銅をスパッタリングして形成しためっき給電層で
ある。
【００１０】図１(b)は、次に、ウエハ１０の接続パッ
ド１２を形成した面を絶縁被膜である感光性レジストに
より被覆し、露光および現像して接続パッド１２を形成
した部位を露出させてレジストパターン１４を形成した
状態を示す。接続パッド１２の表面には、後工程でめっ
きによりはんだを厚く盛り上げて形成するから、感光性
レジストはドライフィルムレジスト等の比較的厚い材料
を使用する。なお、レジストパターン１４を形成する方
法としては、感光性レジストをコーティングする方法、
感光性レジストフィルムをラミネートする方法等が使用
できる。
ド１２を形成した面を絶縁被膜である感光性レジストに
より被覆し、露光および現像して接続パッド１２を形成
した部位を露出させてレジストパターン１４を形成した
状態を示す。接続パッド１２の表面には、後工程でめっ
きによりはんだを厚く盛り上げて形成するから、感光性
レジストはドライフィルムレジスト等の比較的厚い材料
を使用する。なお、レジストパターン１４を形成する方
法としては、感光性レジストをコーティングする方法、
感光性レジストフィルムをラミネートする方法等が使用
できる。
【００１１】次に、図１(c)は、各々の接続パッド１２
上で起立するように接触端子１６を形成した状態を示
す。接触端子１６は半導体装置の特性を検査する検査装
置のテストパッドに当接させることにより、テストパッ
ドと電気的に接続させるためのものである。本実施形態
ではボンディングワイヤに金ワイヤを使用し、ワイヤボ
ンディング法によって接触端子１６を形成した。すなわ
ち、接続パッド１２に金ワイヤの一端をボンディングし
た後、金ワイヤを上方に引き上げ、引き上げ端を溶断す
ることによって起立した形状に接触端子１６を形成する
ことができる。
上で起立するように接触端子１６を形成した状態を示
す。接触端子１６は半導体装置の特性を検査する検査装
置のテストパッドに当接させることにより、テストパッ
ドと電気的に接続させるためのものである。本実施形態
ではボンディングワイヤに金ワイヤを使用し、ワイヤボ
ンディング法によって接触端子１６を形成した。すなわ
ち、接続パッド１２に金ワイヤの一端をボンディングし
た後、金ワイヤを上方に引き上げ、引き上げ端を溶断す
ることによって起立した形状に接触端子１６を形成する
ことができる。
【００１２】本実施形態では、検査時に接触端子１６を
テストパッドに押接しやすくするため、接触端子１６の
先端側を若干湾曲させた形状としている。接触端子１６
を湾曲形状に形成するには、接続パッド１２に金ワイヤ
をボンディングした後、金ワイヤを操作するキャビラリ
ーを引き上げながら横方向に若干移動させるようにすれ
ばよい。これによって、図１(c)に示すように、接続パ
ッドから起立した形状で、かつなだらかに湾曲した形状
に形成される。なお、接続パッド１２にワイヤボンディ
ングしやすくするため、接続パッド１２の表面にワイヤ
ボンディング性を良好にするパラジウムめっき等の適宜
めっきを施すとよい。
テストパッドに押接しやすくするため、接触端子１６の
先端側を若干湾曲させた形状としている。接触端子１６
を湾曲形状に形成するには、接続パッド１２に金ワイヤ
をボンディングした後、金ワイヤを操作するキャビラリ
ーを引き上げながら横方向に若干移動させるようにすれ
ばよい。これによって、図１(c)に示すように、接続パ
ッドから起立した形状で、かつなだらかに湾曲した形状
に形成される。なお、接続パッド１２にワイヤボンディ
ングしやすくするため、接続パッド１２の表面にワイヤ
ボンディング性を良好にするパラジウムめっき等の適宜
めっきを施すとよい。
【００１３】図１(d)は、接触端子１６に弾性を付与す
るため、接触端子１６の表面に剛性めっき１８を施した
状態を示す。検査時には、接触端子１６は検査装置のテ
ストパッドに弾性的に押接される。このため、接触端子
１６は一定程度の弾性を有している必要がある。本実施
形態で使用している金ワイヤは弾性の点で劣るから、ニ
ッケル−コバルトめっき等の剛性めっき１８を施して一
定の弾性を付与するようにするのがよい。剛性めっき１
８はめっき給電層１１を使用して電解めっきによって形
成する。金ワイヤの表面と接続パッド１２の表面に剛性
めっき１８が施される。
るため、接触端子１６の表面に剛性めっき１８を施した
状態を示す。検査時には、接触端子１６は検査装置のテ
ストパッドに弾性的に押接される。このため、接触端子
１６は一定程度の弾性を有している必要がある。本実施
形態で使用している金ワイヤは弾性の点で劣るから、ニ
ッケル−コバルトめっき等の剛性めっき１８を施して一
定の弾性を付与するようにするのがよい。剛性めっき１
８はめっき給電層１１を使用して電解めっきによって形
成する。金ワイヤの表面と接続パッド１２の表面に剛性
めっき１８が施される。
【００１４】接触端子１６は検査装置のテストパッドに
弾性的に押接してテストパッドと接触端子１６とを電気
的に接続するためのものである。本実施形態で接触端子
１６を湾曲させて形成しているのは、接触端子１６をテ
ストパッドに押接した際に、接触端子１６に高さのばら
つきがあった場合でも、接触端子１６が弾性的に変形し
てテストパッドに確実に押接されるようにしたものであ
る。したがって、接触端子１６は上述した湾曲形状に限
らず、側面形状がＬ字形に屈曲する形状等に形成するこ
とももちろん可能である。
弾性的に押接してテストパッドと接触端子１６とを電気
的に接続するためのものである。本実施形態で接触端子
１６を湾曲させて形成しているのは、接触端子１６をテ
ストパッドに押接した際に、接触端子１６に高さのばら
つきがあった場合でも、接触端子１６が弾性的に変形し
てテストパッドに確実に押接されるようにしたものであ
る。したがって、接触端子１６は上述した湾曲形状に限
らず、側面形状がＬ字形に屈曲する形状等に形成するこ
とももちろん可能である。
【００１５】なお、接触端子１６を形成するワイヤ材と
しては、金ワイヤの他に鉄ワイヤ、銅ワイヤ、白金ワイ
ヤ等を使用することが可能である。ワイヤの材質によっ
ては剛性めっきを施すことなく所要の弾性を得ることが
できる。また、ワイヤ材にかえて金属薄板をプレス加工
あるいはエッチング加工してリード片状に形成したもの
を接続パッド１２に接合して接触端子１６とすることも
できる。
しては、金ワイヤの他に鉄ワイヤ、銅ワイヤ、白金ワイ
ヤ等を使用することが可能である。ワイヤの材質によっ
ては剛性めっきを施すことなく所要の弾性を得ることが
できる。また、ワイヤ材にかえて金属薄板をプレス加工
あるいはエッチング加工してリード片状に形成したもの
を接続パッド１２に接合して接触端子１６とすることも
できる。
【００１６】図１(e)は、接続パッド１２の露出部分に
はんだめっきによりはんだ２０を盛り上げて形成した状
態を示す。はんだめっきも、めっき給電層１１を使用し
て電解めっきによって行う。上述したように、レジスト
パターン１４はある程度厚く形成し、本実施形態では接
触端子１６の高さの１／２程度の厚さに形成し、接触端
子１６の下半部側がはんだ２０に埋没するようにしてい
る。
はんだめっきによりはんだ２０を盛り上げて形成した状
態を示す。はんだめっきも、めっき給電層１１を使用し
て電解めっきによって行う。上述したように、レジスト
パターン１４はある程度厚く形成し、本実施形態では接
触端子１６の高さの１／２程度の厚さに形成し、接触端
子１６の下半部側がはんだ２０に埋没するようにしてい
る。
【００１７】図１(f)は、はんだめっきを施した後、レ
ジストパターン１４を除去し、レジストパターン１４に
よって被覆されていた部位のめっき給電層１１をエッチ
ングして除去した状態を示す。ウエハ１０の接続パッド
１２にはんだ２０が盛り上げ形状に形成され、接触端子
１６の基端が接続パッド１２に接合され、接触端子１６
の先端側がはんだ２０から外方に突出した形態となる。
接続パッド１２はウエハ１０の電極端子に電気的に接続
され、接触端子１６はウエハの電極端子と電気的に接続
されている。なお、本明細書において半導体装置という
場合は、ウエハ状態で多数個の半導体装置が形成された
ものと、ウエハから個片に形成された半導体装置をとも
に意味するものとする。
ジストパターン１４を除去し、レジストパターン１４に
よって被覆されていた部位のめっき給電層１１をエッチ
ングして除去した状態を示す。ウエハ１０の接続パッド
１２にはんだ２０が盛り上げ形状に形成され、接触端子
１６の基端が接続パッド１２に接合され、接触端子１６
の先端側がはんだ２０から外方に突出した形態となる。
接続パッド１２はウエハ１０の電極端子に電気的に接続
され、接触端子１６はウエハの電極端子と電気的に接続
されている。なお、本明細書において半導体装置という
場合は、ウエハ状態で多数個の半導体装置が形成された
ものと、ウエハから個片に形成された半導体装置をとも
に意味するものとする。
【００１８】本実施形態では図１(f)に示す状態で半導
体装置の特性を検査する。この検査対象の半導体装置
は、ウエハに多数個の半導体装置が形成されているウエ
ハ状態となっているものである。図２に半導体装置を検
査する方法を示す。同図で３０が半導体装置の特性の検
査に使用するテストカードである。テストカード３０に
は半導体装置に形成されている接触端子１６と同一の平
面配置にテストパッド３２が形成されており、テストカ
ード３０を半導体装置に位置合わせし、テストパッド３
２を半導体装置の接触端子１６に対向させて押接するこ
とにより、半導体装置と検査装置とを電気的に接続して
半導体装置の特性を検査することができる。テストカー
ド３０には個々のテストパッド３２と検査装置とを電気
的に接続する配線パターンが形成されており、テストパ
ッド３２を接触端子１６に押接することによって半導体
装置と検査装置とが電気的に接続する。
体装置の特性を検査する。この検査対象の半導体装置
は、ウエハに多数個の半導体装置が形成されているウエ
ハ状態となっているものである。図２に半導体装置を検
査する方法を示す。同図で３０が半導体装置の特性の検
査に使用するテストカードである。テストカード３０に
は半導体装置に形成されている接触端子１６と同一の平
面配置にテストパッド３２が形成されており、テストカ
ード３０を半導体装置に位置合わせし、テストパッド３
２を半導体装置の接触端子１６に対向させて押接するこ
とにより、半導体装置と検査装置とを電気的に接続して
半導体装置の特性を検査することができる。テストカー
ド３０には個々のテストパッド３２と検査装置とを電気
的に接続する配線パターンが形成されており、テストパ
ッド３２を接触端子１６に押接することによって半導体
装置と検査装置とが電気的に接続する。
【００１９】図３(a)は、半導体装置の各々の接続パッ
ド１２に形成されているはんだ２０と接触端子１６の平
面配置を示す。この半導体装置は接触端子１６が縦横方
向に一定間隔で整列して配置されている。なお、図では
単体の半導体装置について示すが、検査対象品は半導体
装置がウエハに多数個形成されているウエハ状態のもの
である。図３(b)は、上記半導体装置を検査するテスト
カード３０の平面図であり、接触端子１６の先端位置と
同一の配置でテストパッド３２が形成されていることを
示す。なお、図３(b)においても、テストカード３０は
半導体装置の単体についてのテストパッド３２の配置を
示すが、実際のテストカード３０は被検査品のウエハの
大きさに合わせて形成し、個々の半導体装置の配置に合
わせてテストパッド３２を形成したものである。
ド１２に形成されているはんだ２０と接触端子１６の平
面配置を示す。この半導体装置は接触端子１６が縦横方
向に一定間隔で整列して配置されている。なお、図では
単体の半導体装置について示すが、検査対象品は半導体
装置がウエハに多数個形成されているウエハ状態のもの
である。図３(b)は、上記半導体装置を検査するテスト
カード３０の平面図であり、接触端子１６の先端位置と
同一の配置でテストパッド３２が形成されていることを
示す。なお、図３(b)においても、テストカード３０は
半導体装置の単体についてのテストパッド３２の配置を
示すが、実際のテストカード３０は被検査品のウエハの
大きさに合わせて形成し、個々の半導体装置の配置に合
わせてテストパッド３２を形成したものである。
【００２０】テストカード３０に形成されるテストパッ
ド３２は、図２に示すように、接触端子１６がテストパ
ッド３２に押接されやすくするため接触端子１６が押接
される面を平坦面に形成する。前述したように、テスト
カード３０にはテストパッド３２とともにテストパッド
３２と検査装置とを電気的に接続するための配線パター
ンが設けられる。テストパッド３２と配線パターンを備
えるテストカード３０は、たとえば、片面に銅箔を貼り
付けた片面銅張り基板を使用し、銅箔を所要のパターン
にエッチングすることによって得られる。テストパッド
３２と所要の配線パターンを形成した後、基板の片面を
テストパッド３２のみを露出させるようにソルダーレジ
スト等の保護膜によって被覆するとよい。
ド３２は、図２に示すように、接触端子１６がテストパ
ッド３２に押接されやすくするため接触端子１６が押接
される面を平坦面に形成する。前述したように、テスト
カード３０にはテストパッド３２とともにテストパッド
３２と検査装置とを電気的に接続するための配線パター
ンが設けられる。テストパッド３２と配線パターンを備
えるテストカード３０は、たとえば、片面に銅箔を貼り
付けた片面銅張り基板を使用し、銅箔を所要のパターン
にエッチングすることによって得られる。テストパッド
３２と所要の配線パターンを形成した後、基板の片面を
テストパッド３２のみを露出させるようにソルダーレジ
スト等の保護膜によって被覆するとよい。
【００２１】従来の配線基板を製造する方法、たとえば
フォトリソグラフィー法等を利用すれば、テストパッド
３２と所要の配線パターンはきわめて微細なパターンに
形成することができるから、半導体装置に形成される接
触端子１６の配置間隔がきわめて狭くなったような場合
でも、接触端子１６の配置に合わせてテストパッド３２
を形成することは容易である。また、テストパッド３２
の配置等を製品に合わせて任意に設定することも容易で
あり、いろいろな製品に合わせてテストカード３０を形
成することができる。また、テストカード３０を形成す
る場合は、従来の配線基板を形成する方法、装置が利用
できるから製造コストの点においても有利である。な
お、本実施形態ではウエハ状態で半導体装置を検査する
場合について説明したが、ウエハをダイシングして個片
の半導体装置とした状態でも、上述した方法とまったく
同様にテストカード３０を使用して検査することができ
る。
フォトリソグラフィー法等を利用すれば、テストパッド
３２と所要の配線パターンはきわめて微細なパターンに
形成することができるから、半導体装置に形成される接
触端子１６の配置間隔がきわめて狭くなったような場合
でも、接触端子１６の配置に合わせてテストパッド３２
を形成することは容易である。また、テストパッド３２
の配置等を製品に合わせて任意に設定することも容易で
あり、いろいろな製品に合わせてテストカード３０を形
成することができる。また、テストカード３０を形成す
る場合は、従来の配線基板を形成する方法、装置が利用
できるから製造コストの点においても有利である。な
お、本実施形態ではウエハ状態で半導体装置を検査する
場合について説明したが、ウエハをダイシングして個片
の半導体装置とした状態でも、上述した方法とまったく
同様にテストカード３０を使用して検査することができ
る。
【００２２】本実施形態の半導体装置は、半導体装置自
体にあらかじめ検査用の接触端子１６を設けたことが特
徴である。このように半導体装置自体に検査用の接触端
子１６を設ける構成とした場合は、接続パッド１２の配
置間隔が従来のプローブあるいはプローブピンによって
は検査できない程度に狭くなっても検査装置のテストカ
ード３０を利用することで確実にテストすることが可能
になるという利点がある。また、接触端子１６自体に弾
性を付与することで、検査時に接触端子１６が弾性変形
し、接触端子１６の高さにばらつきがあったような場合
でもテストパッド３２に確実に押接され、的確な検査が
可能になるという利点がある。
体にあらかじめ検査用の接触端子１６を設けたことが特
徴である。このように半導体装置自体に検査用の接触端
子１６を設ける構成とした場合は、接続パッド１２の配
置間隔が従来のプローブあるいはプローブピンによって
は検査できない程度に狭くなっても検査装置のテストカ
ード３０を利用することで確実にテストすることが可能
になるという利点がある。また、接触端子１６自体に弾
性を付与することで、検査時に接触端子１６が弾性変形
し、接触端子１６の高さにばらつきがあったような場合
でもテストパッド３２に確実に押接され、的確な検査が
可能になるという利点がある。
【００２３】また、従来はプローブあるいはプローブピ
ンを検査のつど被検査体に押接して検査するため、プロ
ーブあるいはプローブピンが汚れて適格な検査ができな
いといった問題があるが、本実施形態の半導体装置の場
合は接触端子１６が被検査体側に設けられているから、
接触端子１６が汚れたり、摩耗するといった問題が生じ
ない。この場合、接触端子１６が押接されるテストカー
ド３０のテストパッド３２については汚れ、あるいは摩
耗といった問題が生じ得るが、テストパッド３２はプロ
ーブ等にくらべて汚れにくく、また摩耗しにくいし、テ
ストパッド３２が汚れたりした場合にはテストカード３
０を交換して対処することができるという利点がある。
ンを検査のつど被検査体に押接して検査するため、プロ
ーブあるいはプローブピンが汚れて適格な検査ができな
いといった問題があるが、本実施形態の半導体装置の場
合は接触端子１６が被検査体側に設けられているから、
接触端子１６が汚れたり、摩耗するといった問題が生じ
ない。この場合、接触端子１６が押接されるテストカー
ド３０のテストパッド３２については汚れ、あるいは摩
耗といった問題が生じ得るが、テストパッド３２はプロ
ーブ等にくらべて汚れにくく、また摩耗しにくいし、テ
ストパッド３２が汚れたりした場合にはテストカード３
０を交換して対処することができるという利点がある。
【００２４】半導体装置に形成した接触端子１６は検査
用として設けたものであり、検査終了後は接触端子１６
の不要部を除去して、実装可能な半導体装置とする。図
４は、検査終了後の半導体装置を実装用の半導体装置に
形成する工程を示す。図４(a)は、図１(f)の状態の半導
体装置の状態ではんだ２０を溶融して各々の接続パッド
１２にボール状にはんだ２０ａを形成した状態を示す。
図１(f)に示す状態ではんだ２０が溶融する温度まで加
熱することにより、はんだ２０は表面張力によって図４
(a)に示すような球状となる。次いで、はんだ２０ａか
ら外方に突出している接触端子１６の突出部分をはんだ
２０ａの外面位置で切断し、図４(b)に示すように、球
状に形成されたはんだ２０ａの内部に接触端子１６の基
端部であるワイヤ片１６ａが残るようにする。図４(b)
に示す状態が半導体装置として実装基板に実装可能とな
った状態である。
用として設けたものであり、検査終了後は接触端子１６
の不要部を除去して、実装可能な半導体装置とする。図
４は、検査終了後の半導体装置を実装用の半導体装置に
形成する工程を示す。図４(a)は、図１(f)の状態の半導
体装置の状態ではんだ２０を溶融して各々の接続パッド
１２にボール状にはんだ２０ａを形成した状態を示す。
図１(f)に示す状態ではんだ２０が溶融する温度まで加
熱することにより、はんだ２０は表面張力によって図４
(a)に示すような球状となる。次いで、はんだ２０ａか
ら外方に突出している接触端子１６の突出部分をはんだ
２０ａの外面位置で切断し、図４(b)に示すように、球
状に形成されたはんだ２０ａの内部に接触端子１６の基
端部であるワイヤ片１６ａが残るようにする。図４(b)
に示す状態が半導体装置として実装基板に実装可能とな
った状態である。
【００２５】なお、半導体装置の特性を検査する場合、
はんだ２０を溶融して、図４(a)に示すように、はんだ
を球状に形成した状態で図２と同様にテストカード３０
を用いて検査することももちろん可能である。ウエハ状
態で上述したはんだ２０を球状にするといった加工を行
ってきた場合は、ウエハを個片にダイシングすることに
よって単体の半導体装置を得ることができる。
はんだ２０を溶融して、図４(a)に示すように、はんだ
を球状に形成した状態で図２と同様にテストカード３０
を用いて検査することももちろん可能である。ウエハ状
態で上述したはんだ２０を球状にするといった加工を行
ってきた場合は、ウエハを個片にダイシングすることに
よって単体の半導体装置を得ることができる。
【００２６】図５は、単体に分割された半導体装置を実
装基板４０に実装した様子を示す。半導体装置のはんだ
２０ａと実装基板４０の接続電極４２とを位置合わせ
し、はんだリフローによりはんだ２０ａを溶融して半導
体装置を実装基板４０に実装することができる。実装基
板４０の接続電極４２に、あらかじめはんだペーストを
塗布しておき、半導体装置を実装基板４０に位置合わせ
して搭載し、はんだリフローしてもよい。半導体装置の
接続パッド１２ははんだ２０ａを介して実装基板４０の
接続電極４２と電気的に接続して実装される。
装基板４０に実装した様子を示す。半導体装置のはんだ
２０ａと実装基板４０の接続電極４２とを位置合わせ
し、はんだリフローによりはんだ２０ａを溶融して半導
体装置を実装基板４０に実装することができる。実装基
板４０の接続電極４２に、あらかじめはんだペーストを
塗布しておき、半導体装置を実装基板４０に位置合わせ
して搭載し、はんだリフローしてもよい。半導体装置の
接続パッド１２ははんだ２０ａを介して実装基板４０の
接続電極４２と電気的に接続して実装される。
【００２７】本実施形態の半導体装置の場合は、各々の
接続パッド１２にワイヤ片１６ａが起立した形状で取り
付けられているから、半導体装置を実装基板４０に実装
した際にワイヤ片１６ａがスタンドオフとして作用し、
実装基板４０から離間して半導体装置が実装されるよう
になる。ワイヤ片１６ａによって実装基板４０から半導
体装置を離間させるようにすると、接続電極４２と半導
体装置の接続パッド１２とが確実にはんだ接続されるよ
うになる。このように、本実施形態の半導体装置は、実
装基板への実装信頼性の良好な製品になるという利点が
ある。
接続パッド１２にワイヤ片１６ａが起立した形状で取り
付けられているから、半導体装置を実装基板４０に実装
した際にワイヤ片１６ａがスタンドオフとして作用し、
実装基板４０から離間して半導体装置が実装されるよう
になる。ワイヤ片１６ａによって実装基板４０から半導
体装置を離間させるようにすると、接続電極４２と半導
体装置の接続パッド１２とが確実にはんだ接続されるよ
うになる。このように、本実施形態の半導体装置は、実
装基板への実装信頼性の良好な製品になるという利点が
ある。
【００２８】なお、上記実施形態の半導体装置では半導
体装置の接続パッド１２のすべてに接触端子１６を形成
したが、接触端子１６は半導体装置の検査を目的として
形成するものであるから、接触端子１６は少なくとも半
導体装置を検査する際に使用する接続パッド１２に設け
ればよい。図６(a)は、半導体装置の他の実施形態の構
成を示すもので、接続パッド１２ａについては検査用端
子として使用しないことから接触端子１６を接合せずは
んだ２０のみを盛り上げ、接続パッド１２ｂは検査用端
子としてのみ使用することからはんだ２０を付着させな
い構成としたものである。図６(b)は、図６(a)に示す状
態ではんだ２０を溶融して球状とし、はんだ２０から突
出している接触端子１６の突出部分を切断して除去した
状態を示す。接続パッド１２ｂは実装用の端子として使
用されないことから、接触端子１６全体を除去してい
る。
体装置の接続パッド１２のすべてに接触端子１６を形成
したが、接触端子１６は半導体装置の検査を目的として
形成するものであるから、接触端子１６は少なくとも半
導体装置を検査する際に使用する接続パッド１２に設け
ればよい。図６(a)は、半導体装置の他の実施形態の構
成を示すもので、接続パッド１２ａについては検査用端
子として使用しないことから接触端子１６を接合せずは
んだ２０のみを盛り上げ、接続パッド１２ｂは検査用端
子としてのみ使用することからはんだ２０を付着させな
い構成としたものである。図６(b)は、図６(a)に示す状
態ではんだ２０を溶融して球状とし、はんだ２０から突
出している接触端子１６の突出部分を切断して除去した
状態を示す。接続パッド１２ｂは実装用の端子として使
用されないことから、接触端子１６全体を除去してい
る。
【００２９】
【発明の効果】本発明に係る半導体装置によれば、上述
したように、接続パッドに接触端子を形成したことによ
り、検査時には接触端子をプローブとして半導体装置の
特性検査等を行うことができ、接続パッドの配置間隔が
きわめて狭くなったような場合でも的確な検査を行うこ
とが可能になる。半導体装置の接続パッドに接触端子を
形成する構成としたことで、検査装置のテストパッド等
の構成が容易になり、従来のような検査装置のプローブ
やプローブピンが汚れたり摩耗したりするといった問題
を解消することができる。また、本発明に係る半導体装
置の製造方法によれば、検査用の接触端子を備えた半導
体装置を容易にかつ確実に製造することが可能になる。
したように、接続パッドに接触端子を形成したことによ
り、検査時には接触端子をプローブとして半導体装置の
特性検査等を行うことができ、接続パッドの配置間隔が
きわめて狭くなったような場合でも的確な検査を行うこ
とが可能になる。半導体装置の接続パッドに接触端子を
形成する構成としたことで、検査装置のテストパッド等
の構成が容易になり、従来のような検査装置のプローブ
やプローブピンが汚れたり摩耗したりするといった問題
を解消することができる。また、本発明に係る半導体装
置の製造方法によれば、検査用の接触端子を備えた半導
体装置を容易にかつ確実に製造することが可能になる。
【図１】本発明に係る半導体装置の製造方法を示す説明
図である。
図である。
【図２】半導体装置を検査する方法を示す説明図であ
る。
る。
【図３】半導体装置とテストカードの平面図である。
【図４】半導体装置の製造方法を示す説明図である。
【図５】半導体装置を実装した状態の説明図である。
【図６】半導体装置の他の構成例を示す説明図である。
１０ ウエハ
１１ めっき給電層
１２、１２ａ、１２ｂ 接続パッド
１４ レジストパターン
１６ 接触端子
１６ａ ワイヤ片
１８ 剛性めっき
２０、２０ａ はんだ
３０ テストカード
３２ テストパッド
４０ 実装基板
４２ 接続電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/92 ６０４Ｊ
６０４Ｂ
(72)発明者 清水 浩
長野県長野市大字栗田字舎利田711番地
新光電気工業株式会社内
(72)発明者 経塚 正宏
長野県長野市大字栗田字舎利田711番地
新光電気工業株式会社内
(72)発明者 関 妙旦
長野県長野市大字栗田字舎利田711番地
新光電気工業株式会社内
Ｆターム(参考） 2G132 AA00 AB01 AF01 AK01 AK02
AL09 AL11
4M106 AA01 AD08 AD09 AD10
Claims (7)
- 【請求項１】 ウエハの電極端子形成面にウエハの電極
端子と電気的に接続する接続パッドが設けられ、 該接続パッドに基端が接合されて起立した形状に接触端
子が設けられ、 該接触端子の先端側が、前記接続パッドに接合して設け
られたはんだの外面から突出して設けられていることを
特徴とする半導体装置。 - 【請求項２】 接続パッドに接合するはんだが溶融され
て球状に形成されていることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 はんだの外面から外方に突出している接
触端子の突出部分が、はんだの外面位置で切り離され、
はんだの内部に接触端子の基端部が設けられていること
を特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 接触端子が、なだらかに湾曲して接続パ
ッド上で起立する形状に設けられていることを特徴とす
る請求項１、２または３記載の半導体装置。 - 【請求項５】 接触端子が、ワイヤ材によって形成され
ていることを特徴とする請求項１〜４のいずれか一項記
載の半導体装置。 - 【請求項６】 電極端子と電気的に接続する接続パッド
が設けられたウエハに対し、前記接続パッドが形成され
た面を絶縁被膜により被覆し、前記接続パッドが底面に
露出する露出穴を設けたレジストパターンを形成する工
程と、 前記接続パッドのうち少なくとも検査に使用する接続パ
ッドに、基端を前記接続パッドに接合して起立する形状
に接触端子を形成する工程と、 はんだめっきにより前記露出穴内にはんだを盛り上げる
工程と、 前記レジストパターンを除去して、前記接続パッドには
んだが接合されるとともに、前記接触端子の先端側が前
記はんだの外面から突出して設けられた半導体装置を得
ることを特徴とする半導体装置の製造方法。 - 【請求項７】 接続パッドに接合されたはんだを溶融し
て、接続パッドに接合しているはんだを球状に形成する
工程と、 前記球状に形成されたはんだの外面から外方に突出して
いる接触端子の突出部分を切り離す工程と、 ウエハを個片に切断して個片の半導体装置を得る工程と
を備えることを特徴とする請求項６記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080708A JP3761479B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080708A JP3761479B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282656A true JP2003282656A (ja) | 2003-10-03 |
| JP3761479B2 JP3761479B2 (ja) | 2006-03-29 |
Family
ID=29229635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002080708A Expired - Fee Related JP3761479B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3761479B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011477A1 (ja) * | 2004-07-26 | 2006-02-02 | System Fabrication Technologies, Inc. | 半導体装置 |
| JP2009513970A (ja) * | 2005-10-28 | 2009-04-02 | パイコム コーポレイション | プローブカード及びその製造方法 |
| JP2013134249A (ja) * | 2011-12-22 | 2013-07-08 | Samsung Electro-Mechanics Co Ltd | プローブカード及びその製造方法 |
| CN116994962A (zh) * | 2023-09-25 | 2023-11-03 | 四川遂宁市利普芯微电子有限公司 | 一种芯片封装方法和封装结构 |
-
2002
- 2002-03-22 JP JP2002080708A patent/JP3761479B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011477A1 (ja) * | 2004-07-26 | 2006-02-02 | System Fabrication Technologies, Inc. | 半導体装置 |
| JP2006066898A (ja) * | 2004-07-26 | 2006-03-09 | System Fabrication Technologies Inc | 半導体装置 |
| US7683492B2 (en) | 2004-07-26 | 2010-03-23 | System Fabrication Technologies, Inc. | Semiconductor device |
| JP2009513970A (ja) * | 2005-10-28 | 2009-04-02 | パイコム コーポレイション | プローブカード及びその製造方法 |
| US7975380B2 (en) | 2005-10-28 | 2011-07-12 | Phicom Corporation | Method of fabricating a probe card |
| JP2013134249A (ja) * | 2011-12-22 | 2013-07-08 | Samsung Electro-Mechanics Co Ltd | プローブカード及びその製造方法 |
| CN116994962A (zh) * | 2023-09-25 | 2023-11-03 | 四川遂宁市利普芯微电子有限公司 | 一种芯片封装方法和封装结构 |
| CN116994962B (zh) * | 2023-09-25 | 2023-11-28 | 四川遂宁市利普芯微电子有限公司 | 一种芯片封装方法和封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3761479B2 (ja) | 2006-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6672876B1 (en) | Probe card with pyramid shaped thin film contacts | |
| KR100430208B1 (ko) | 시험조립체 | |
| US20070103178A1 (en) | Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device | |
| JPH07221104A (ja) | 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法 | |
| JP2796070B2 (ja) | プローブカードの製造方法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07167892A (ja) | プローブ集合体、その製造方法及びそれを用いたｉｃ測定用プローブカード | |
| JP2003282656A (ja) | 半導体装置およびその製造方法 | |
| JP2002283049A (ja) | コンタクトピンのはんだ付け方法およびコンタクトピン | |
| JPH08220140A (ja) | プローブカードの製造方法及びプローブカード | |
| JP4081309B2 (ja) | 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造 | |
| JP4065145B2 (ja) | 電子部品用ソケットの製造方法 | |
| JP2000235062A (ja) | バーンイン試験装置およびそれを用いた半導体装置の製造方法 | |
| JP2842416B2 (ja) | 半導体装置用ソケット | |
| JP2005038983A (ja) | プローブ用配線基板及び半導体素子の製造方法 | |
| JP3635882B2 (ja) | 電子部品実装基板 | |
| JPH09297154A (ja) | 半導体ウエハの検査方法 | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| JP2000180471A (ja) | ベアチップ検査用プローブ基板 | |
| JP3895465B2 (ja) | 基板の実装方法、基板の実装構造 | |
| JPH09281145A (ja) | 異方性導電材を有する検査治具及びその製造方法 | |
| KR19980054911A (ko) | 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JPH0362538A (ja) | 電極端子 | |
| JPH1123616A (ja) | 半導体デバイスの試験方法及び製造方法及び半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140120 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |