KR19980054911A - 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법 - Google Patents

핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법 Download PDF

Info

Publication number
KR19980054911A
KR19980054911A KR1019960074112A KR19960074112A KR19980054911A KR 19980054911 A KR19980054911 A KR 19980054911A KR 1019960074112 A KR1019960074112 A KR 1019960074112A KR 19960074112 A KR19960074112 A KR 19960074112A KR 19980054911 A KR19980054911 A KR 19980054911A
Authority
KR
South Korea
Prior art keywords
pin
chip
chip scale
grid array
semiconductor chip
Prior art date
Application number
KR1019960074112A
Other languages
English (en)
Other versions
KR100216844B1 (ko
Inventor
윤주훈
Original Assignee
황인길
아남산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업 주식회사 filed Critical 황인길
Priority to KR1019960074112A priority Critical patent/KR100216844B1/ko
Publication of KR19980054911A publication Critical patent/KR19980054911A/ko
Application granted granted Critical
Publication of KR100216844B1 publication Critical patent/KR100216844B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 핀 그리드 어레이(Pin Grid Array) 타입의 칩 스케일 패키지(Chip Scale Package)의 구조 및 제조방법에 관한 것으로, 반도체칩을 기판(Substrate)상에 회로부가 아래로 향하도록 뒤집어서 실장하는 플립 칩(Flip Chip) 기술로서, 반도체 칩 상의 패드(Pad) 위에 핀(Pin)을 형성하여 기판에 삽입하여 실장시킴으로서 테스트(Test) 및 인스펙션(Inspection) 또는 리워크(Rework)를 용이하게 할 수 있어 신뢰성을 향상시킬 수 있는 것이다.

Description

핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법
본 발명은 핀 그리드 어레이(Pin Grid Array) 타입의 칩 스케일 패키지(Chip Scale Package)의 구조 및 제조방법에 관한 것으로, 더욱 상세하게는 반도체칩을 기판(Substrate)상에 회로부가 아래로 향하도록 뒤집어서 실장하는 플립 칩(Flip Chip) 기술로서, 반도체칩 상의 패드(Pad) 위에 핀(Pin)을 형성하여 기판에 삽입하여 실장시킴으로서 테스트(Test) 및 인스펙션(Inspection) 또는 리워크(Rework)를 용이하게 할 수 있어 신뢰성을 향상시킬 수 있도록 된 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법에 관한 것이다.
일반적으로 플립 칩 본딩방법은 기판에 반도체칩을 본딩하기 위한 범프를 반도체칩 제조공정중에 별도의 공정에서 반도체칩 상의 패드 위에 원하는 형태의 본드패드를 직접 형성하여 반도체 칩을 기판에 부착하는 것이다.
즉, 도 1과 도 2에 도시된 바와 같이, 반도체칩(1) 상의 패드 위에 직접 솔더/금(Solder/Au) 범프(2)를 형성하여 반도체칩(1)을 뒤집어서 기판(3)에 실장하는 것이다. 그러나, 이와 같이 범프(2)를 형성하여 기판(3)에 실장하게 되면, 반도체칩(1)의 테스트(Test) 및 인스펙션(Instpection) 또는 리워크(Rework)가 용이하지 않은 단점이 있었다. 또한, 이러한 범프 형성방법은 그 공정이 복잡하여 제작비용과 시간이 많이 소요되는 등의 문제점이 있었던 것이다.
본 발명의 목적은 이와 같은 문제점을 해결하기 위하여 발명된 것으로서, 반도체칩 상의 패드 위에 핀(Pin)을 형성하여 기판에 삽입시켜 실장함으로서 반도체칩의 테스트, 인스펙션 또는 리워크를 용이하게 함으로서 반도체 패키지의 신뢰성을 향상시킬 수 있는 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법을 제공함에 있다.
도 1 은 종래의 칩 스케일 반도체 패키지의 구조를 나타낸 평면도
도 2 는 종래의 칩 스케일 반도체 패키지의 실장 상태를 나타낸 정면도
도 3 은 본 발명에 따른 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조를 나타낸 사시도
도 4 는 본 발명에 따른 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 실장상태를 나타낸 정면도
도 5 는 본 발명에 따른 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 실장상태를 나타낸 실시예
도 6 은 본 발명에 따른 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 제조방법을 나타낸 도면
* 도면의 주요 부분에 대한 부호의 설명 *
10 - 반도체칩11 - 폴리이미드 테이프
21 - 솔더볼22 - 핀
30 - 기판40 - 소켓
이하, 본 발명은 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조를 나타낸 사시도로서, 솔더볼(21 ; Solder Ball)과 핀(22 ; Pin)을 이용하여 반도체칩(10) 상에 어레이 형태로 배열된 각각의 패드위에 각각 핀(22)을 형성시켜서 된 것을 특징으로 하는 핀 그리드 어레이 타입의 칩 스케일 패키지이다. 상기의 핀(22)은 금(Au)이 도금된 구리 또는 구리합금을 사용하는 것이 바람직하다.
도 4는 본 발명에 따른 핀 그리드 어레이 타압의 칩 스케일 반도체 패키지의 실장 상태를 나타낸 정면도로서, 상기 칩 스케일 패키지를 뒤집어서 기판(30)에 실장하는 것으로, 이때 상기의 칩 스케일 패키지를 기판(30)에 삽입시키는 형태로 실장하는 것이다.
도 5는 본 발명에 따른 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 실장 상태를 나타낸 실시예로서, 상기 칩 스케일 패키지를 뒤집어서 기판(30)에 실장할 때 상기 기판(30)에 칩 스케일 패키지를 끼웠다 뺄 수 있는 소켓(40)을 부착하고, 상기 소켓(40)에 삽입시키는 방법으로 실장할 수 있는 것으로, 이는 본 발명의 칩 스케일 패키지의 교체가 용이한 것이다.
이와 같은 구성으로 기판(30)에 실장되는 본 발명의 핀 그리드 어레이 타입의 칩 스케일 패키지는 반도체칩(10) 상의 패드에 각각 형성된 핀(22) 의해서 테스트(Test) 및 인스펙션(Inspection) 또는 리워크(Rework)를 용이하게 할 수 있음으로서 신뢰성을 향상시킬 수 있는 것이다.
이와 같은 구조의 핀 그리드 어레이 타입의 칩 스케일 패키지의 제조공정은 도 6에 도시된 바와 같이 반도체칩(10) 상의 패드를 제외한 영역에 폴리이미드 테이프(11 ; Polyimide Tape)과 같은 절연물질을 부착하는 단계와, 상기 반도체칩(10)상의 패드에 솔더볼(21)을 안착시키는 단계와, 상기 반도체칩(10) 상의 패드에 안착된 각각의 솔더볼(21)에 핀(22)을 위치시킨 다음, 솔더볼(21)을 리플로우(Reflow)하여 핀을 형성하는 단계로 이루어지는 것이다.
상기 반도체칩(10) 상의 패드에 안착된 각각의 솔더볼(21)에 핀(22)을 위치시키기 위해서는 핀 구멍(51)이 형성된 핀 홀더(50 ; Pin Holder)를 사용하여 핀(22)을 위치시키는 것이다.
이와 같은 방법에 의해 제작된 칩 스케일 패키지를 뒤집어서 기판(30)에 실장함으로서, 기판(30)에 실장된 상태에서 상기의 핀(22)에 의해 테스트, 인스펙션 또는 리워크를 용이하게 할 수 있는 것이다.
이상의 설명에서 알 수 있듯이 본 발명의 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법에 의하면, 반도체칩 상의 패드에 핀을 형성하여 기판에 실장함으로서 테스트, 인스펙션 또는 리워크를 용이하게 하여 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 솔더볼(Solder Ball)과 핀(Pin)을 이용하여 반도체칩 상에 어레이 형태로 배열된 각각의 패드위에 핀을 형성시켜서 된 것을 특징으로 하는 핀 그리드 어레이 타입의 칩 스케일 패키지.
  2. 청구항 1에 있어서, 상기의 핀은 금(Au)이 도금된 구리 또는 구리합금으로 된 것을 특징으로 하는 핀 그리드 어레이 타입의 칩 스케일 패키지.
  3. 반도체칩 상의 패드를 제외한 영역에 폴리이미드 테이프(Polyimide Tape)과 같은 절연물질을 부착하는 단계와, 상기 반도체칩 상의 패드에 솔더볼을 안착시키는 단계와, 상기 반도체칩 상의 패드에 안착된 각각의 솔더볼에 핀을 위치시킨 다음, 솔더볼을 리플로우(Reflow)하여 핀을 형성하는 단계로 이루어지는 것을 특징으로 하는 핀 그리드 어레이 타입의 칩 스케일 패키지의 제조방법.
  4. 청구항 3에 있어서, 상기 반도체칩 상의 패드에 안착된 각각의 솔더볼에 핀을 위치시키기 위해서는 핀 구멍에 형성된 핀 홀더(Pin Holder)를 사용하여 핀을 위치시키는 것을 특징으로 하는 핀 그리드 어레이 타입의 칩 스케일 패키지의 제조방법.
KR1019960074112A 1996-12-27 1996-12-27 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법 KR100216844B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074112A KR100216844B1 (ko) 1996-12-27 1996-12-27 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074112A KR100216844B1 (ko) 1996-12-27 1996-12-27 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR19980054911A true KR19980054911A (ko) 1998-09-25
KR100216844B1 KR100216844B1 (ko) 1999-09-01

Family

ID=19491573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074112A KR100216844B1 (ko) 1996-12-27 1996-12-27 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR100216844B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461012B1 (ko) * 2001-12-28 2004-12-13 동부전자 주식회사 초 경량 박핀 반도체 패키지
KR100664795B1 (ko) * 2002-12-30 2007-01-04 동부일렉트로닉스 주식회사 와이어 스택형 반도체 패키지 및 그 구조

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185721B (zh) * 2015-08-13 2018-01-30 中国兵器工业集团第二一四研究所苏州研发中心 一种在陶瓷基板上制作针栅阵列的工艺方法
KR20230020129A (ko) * 2021-08-03 2023-02-10 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461012B1 (ko) * 2001-12-28 2004-12-13 동부전자 주식회사 초 경량 박핀 반도체 패키지
KR100664795B1 (ko) * 2002-12-30 2007-01-04 동부일렉트로닉스 주식회사 와이어 스택형 반도체 패키지 및 그 구조

Also Published As

Publication number Publication date
KR100216844B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
JP3694546B2 (ja) 半導体ウェハをプローブする方法
US5983493A (en) Method of temporarily, then permanently, connecting to a semiconductor device
US5532612A (en) Methods and apparatus for test and burn-in of integrated circuit devices
US5832601A (en) Method of making temporary connections between electronic components
US5829128A (en) Method of mounting resilient contact structures to semiconductor devices
US5878486A (en) Method of burning-in semiconductor devices
JP2570637B2 (ja) Ｍｃｍキャリア
US8067267B2 (en) Microelectronic assemblies having very fine pitch stacking
US5897326A (en) Method of exercising semiconductor devices
JPH04256343A (ja) 集積回路用フリップチップパッケージ
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
JP2000180506A (ja) 半導体装置検査用コンタクト装置
JPH1144732A (ja) マルチチップモジュール
US6313999B1 (en) Self alignment device for ball grid array devices
KR100216844B1 (ko) 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법
US7102372B2 (en) Apparatus and method for testing conductive bumps
JPH09246426A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
US6270357B1 (en) Mounting for high frequency device packages
KR20000007516A (ko) 플립 칩 번-인 테스트 기판 및 이를 이용한 번-인 테스트방법
JP2571023B2 (ja) Ｂｇａ型半導体装置
US6367763B1 (en) Test mounting for grid array packages
JPH0822875A (ja) Ｉｃソケット
KR100233556B1 (ko) 반도체 칩의 신뢰성 테스트 방법
JPH10150130A (ja) 半導体装置用ソケット
JP2003282656A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120604

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee