JP2932999B2 - 半導体チップ - Google Patents
半導体チップInfo
- Publication number
- JP2932999B2 JP2932999B2 JP3242396A JP3242396A JP2932999B2 JP 2932999 B2 JP2932999 B2 JP 2932999B2 JP 3242396 A JP3242396 A JP 3242396A JP 3242396 A JP3242396 A JP 3242396A JP 2932999 B2 JP2932999 B2 JP 2932999B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- contact
- semiconductor device
- carrier
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81141—Guiding structures both on and outside the body
Landscapes
- Wire Bonding (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップに関
するものである。
するものである。
【０００２】
【従来の技術】従来の半導体装置とその測定用キャリア
及び試験方法について図７，図８を用いて説明する。従
来の半導体装置は、ウェハ上での電気テストの後、ダイ
サーによりウェハをカットし、図７（ａ），（ｂ）に示
すように各々の個片の半導体チップ２ｄの状態に形成さ
れる。
及び試験方法について図７，図８を用いて説明する。従
来の半導体装置は、ウェハ上での電気テストの後、ダイ
サーによりウェハをカットし、図７（ａ），（ｂ）に示
すように各々の個片の半導体チップ２ｄの状態に形成さ
れる。
【０００３】個片化された半導体チップ２ｄは、ハンド
リング装置のコレットにより搬送され、例えば図８に示
す測定用キャリア４ｄのキャリアベース１３ｄに形成さ
れた凹状挿入枠５ｄの中に搭載される。そして、キャリ
アの押さえ部９ｄにより半導体チップ２ｄを加圧し、半
導体チップ２ｄの電極パッド１ｄとコンタクト基板８ｄ
の接触端子６ｄとが電気的に接続され、半導体チップ２
ｄが保持・固定される。半導体チップ２ｄが装着された
測定用キャリア４ｄは、キャリアの状態で搬送され、電
気テスト用のテストボード上のソケットあるいはバーイ
ンテスト用のソケットに搭載され試験が行われる。また
図８中、７ｄは外部接続端子，１２ｄはラバーである。
リング装置のコレットにより搬送され、例えば図８に示
す測定用キャリア４ｄのキャリアベース１３ｄに形成さ
れた凹状挿入枠５ｄの中に搭載される。そして、キャリ
アの押さえ部９ｄにより半導体チップ２ｄを加圧し、半
導体チップ２ｄの電極パッド１ｄとコンタクト基板８ｄ
の接触端子６ｄとが電気的に接続され、半導体チップ２
ｄが保持・固定される。半導体チップ２ｄが装着された
測定用キャリア４ｄは、キャリアの状態で搬送され、電
気テスト用のテストボード上のソケットあるいはバーイ
ンテスト用のソケットに搭載され試験が行われる。また
図８中、７ｄは外部接続端子，１２ｄはラバーである。
【０００４】図８のように測定キャリア４ｄに搭載され
て電気テスト・バーインテストを行った結果で良品とな
った半導体チップ２ｄは、例えばフリップチップ等の接
続技術により配線基板に実装される。
て電気テスト・バーインテストを行った結果で良品とな
った半導体チップ２ｄは、例えばフリップチップ等の接
続技術により配線基板に実装される。
【０００５】ところで特に近年、ベアチップでの実装技
術はマルチチップモジュール（以下、ＭＣＭという）等
に使われるようになってきており、注目されている。そ
の要素技術の一つとしてＫＧＤ（ＫＮＯＷＮ ＧＯＯＤ
ＤＩＥ）技術がある。特にベアチップの電気テスト・
バーインテストは不可欠であり、検査手法・技術の確立
が必要となる。このベアチップでのテスト技術で課題と
されている項目として、半導体チップの電極パッドと測
定治具コンタクタとの確実な電気的接続がある。５００
ピン以上，１００μｍピッチ以下の多ピン・狭ピッチの
半導体チップを測定する場合には必須であり、そのため
高精度な位置合わせが必要となってくる。
術はマルチチップモジュール（以下、ＭＣＭという）等
に使われるようになってきており、注目されている。そ
の要素技術の一つとしてＫＧＤ（ＫＮＯＷＮ ＧＯＯＤ
ＤＩＥ）技術がある。特にベアチップの電気テスト・
バーインテストは不可欠であり、検査手法・技術の確立
が必要となる。このベアチップでのテスト技術で課題と
されている項目として、半導体チップの電極パッドと測
定治具コンタクタとの確実な電気的接続がある。５００
ピン以上，１００μｍピッチ以下の多ピン・狭ピッチの
半導体チップを測定する場合には必須であり、そのため
高精度な位置合わせが必要となってくる。
【０００６】正確な位置合わせを行う手段が特開平１−
２１７９３１号公報に開示されている。このフリップチ
ップ型半導体装置は図９に示すように、外周部を除いて
一定の間隔をおいて縦横に多数配列された外部接続用突
起電極１８ｅを有する半導体チップ２ｅの外周部四隅
に、位置合わせ用の突起電極３ｅを設けている。
２１７９３１号公報に開示されている。このフリップチ
ップ型半導体装置は図９に示すように、外周部を除いて
一定の間隔をおいて縦横に多数配列された外部接続用突
起電極１８ｅを有する半導体チップ２ｅの外周部四隅
に、位置合わせ用の突起電極３ｅを設けている。
【０００７】フリップチップを基板に実装する際または
プローブ検査をする際に、前記突起電極１８ｅを基準と
してアライメントすることにより、これら位置合わせ用
の突起電極３ｅが適正な位置にあれば、その内側にある
他の突起電極１８ｅも適正な位置にあることになり、ハ
ーフミラー方式による適正な位置合わせを容易にしてい
る。
プローブ検査をする際に、前記突起電極１８ｅを基準と
してアライメントすることにより、これら位置合わせ用
の突起電極３ｅが適正な位置にあれば、その内側にある
他の突起電極１８ｅも適正な位置にあることになり、ハ
ーフミラー方式による適正な位置合わせを容易にしてい
る。
【０００８】
【発明が解決しようとする課題】従来の半導体装置の電
気測定では図８に示すように、測定用キャリアへの装着
時、キャリアに設置された挿入枠に半導体装置を挿入
し、半導体装置の外形により位置合わせを行っていた。
そのため、半導体装置の外形精度及び挿入枠の精度がば
らつくと、キャリアの接触端子に体する半導体装置の電
極パッドの位置がずれてしまい、確実なコンタクトがで
きなくなっていた。その結果、電気テストの際にオープ
ン不良等のコンタクト不良やファンクションテスト不良
が発生していた。
気測定では図８に示すように、測定用キャリアへの装着
時、キャリアに設置された挿入枠に半導体装置を挿入
し、半導体装置の外形により位置合わせを行っていた。
そのため、半導体装置の外形精度及び挿入枠の精度がば
らつくと、キャリアの接触端子に体する半導体装置の電
極パッドの位置がずれてしまい、確実なコンタクトがで
きなくなっていた。その結果、電気テストの際にオープ
ン不良等のコンタクト不良やファンクションテスト不良
が発生していた。
【０００９】また図９に示す位置合わせ手段では、ハー
フミラー方式が無い等の場合に、直接位置があっている
かどうかを目で確認する事ができない場合には、位置合
わせ用の突起電極を設けても正確な位置合わせができる
という効果は保証されない。また、外周部まで外部接続
用突起電極が配列されている場合には、特に位置合わせ
用の突起電極は必要なくなってしまう。
フミラー方式が無い等の場合に、直接位置があっている
かどうかを目で確認する事ができない場合には、位置合
わせ用の突起電極を設けても正確な位置合わせができる
という効果は保証されない。また、外周部まで外部接続
用突起電極が配列されている場合には、特に位置合わせ
用の突起電極は必要なくなってしまう。
【００１０】本発明の目的は、確実なコンタクト等を行
うことができる半導体チップを提供することにある。
うことができる半導体チップを提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体チップは、外部接続用端子と、
位置合わせ用金属突起とを有する半導体チップであっ
て、外部接続用端子は、一定の間隔をおいて縦横に多数
配列されたものであり、位置合わせ用金属突起は、半導
体ウェハとは別に設けられており、半導体チップが搭載
される相手方と凹凸嵌合して半導体チップの位置決めを
行なうものであり、前記位置合わせ用金属突起の高さ
は、外部接続用端子の高さより高いものである。
め、本発明に係る半導体チップは、外部接続用端子と、
位置合わせ用金属突起とを有する半導体チップであっ
て、外部接続用端子は、一定の間隔をおいて縦横に多数
配列されたものであり、位置合わせ用金属突起は、半導
体ウェハとは別に設けられており、半導体チップが搭載
される相手方と凹凸嵌合して半導体チップの位置決めを
行なうものであり、前記位置合わせ用金属突起の高さ
は、外部接続用端子の高さより高いものである。
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。
して説明する。
【００１７】（実施形態１）図１（ａ）は本発明に係る
半導体装置を示す平面図、（ｂ）は図１（ａ）のＡ−
Ａ’線断面図であり、図２（ａ），（ｂ）は本発明の半
導体装置を測定用キャリアに装着した状態を示す断面
図、（ｂ）はコンタクト部拡大図、図３は測定用キャリ
アをソケットに装着した状態を示す断面図である。
半導体装置を示す平面図、（ｂ）は図１（ａ）のＡ−
Ａ’線断面図であり、図２（ａ），（ｂ）は本発明の半
導体装置を測定用キャリアに装着した状態を示す断面
図、（ｂ）はコンタクト部拡大図、図３は測定用キャリ
アをソケットに装着した状態を示す断面図である。
【００１８】図１において本発明に係る半導体装置は、
一定の間隔をおいて縦横に多数配列された外部接続用端
子としての電極パッド１ａを有する半導体チップ２ａに
おいて、外部接続用電極パッド１ａが設けられている表
面上に位置合わせ用の金属突起３ａが設けられている。
この金属突起３ａは、ウェハ製造後ボールバンプボンダ
にて形成される。
一定の間隔をおいて縦横に多数配列された外部接続用端
子としての電極パッド１ａを有する半導体チップ２ａに
おいて、外部接続用電極パッド１ａが設けられている表
面上に位置合わせ用の金属突起３ａが設けられている。
この金属突起３ａは、ウェハ製造後ボールバンプボンダ
にて形成される。
【００１９】また、半導体チップ２ａを測定するために
用いる測定用キャリア４ａは図２に示すように、半導体
チップ２ａを搭載するためにキャリアベース１３ａに凹
状に設けられた挿入枠５ａと、半導体チップ２ａの電極
パッド１ａと対応する接触端子６ａ及び接触端子６ａと
電気的に導通しソケットに接続するための外部接続端子
７ａが設けられた絶縁フィルムからなるコンタクト基板
８ａと、半導体チップ２ａを保持・固定する押さえ部９
ａと、コンタクト基板８ａの裏面を支えるキャリアベー
ス１３ａのラバー１２ａとを備えており、コンタクト基
板８ａは半導体チップ２ａの位置合わせ用金属突起３ａ
と対応する位置に金属突起挿入孔１０ａが設けられてい
る。また２０ａは配線用パターンである。
用いる測定用キャリア４ａは図２に示すように、半導体
チップ２ａを搭載するためにキャリアベース１３ａに凹
状に設けられた挿入枠５ａと、半導体チップ２ａの電極
パッド１ａと対応する接触端子６ａ及び接触端子６ａと
電気的に導通しソケットに接続するための外部接続端子
７ａが設けられた絶縁フィルムからなるコンタクト基板
８ａと、半導体チップ２ａを保持・固定する押さえ部９
ａと、コンタクト基板８ａの裏面を支えるキャリアベー
ス１３ａのラバー１２ａとを備えており、コンタクト基
板８ａは半導体チップ２ａの位置合わせ用金属突起３ａ
と対応する位置に金属突起挿入孔１０ａが設けられてい
る。また２０ａは配線用パターンである。
【００２０】また図３に示すように測定用キャリア４ａ
を装着するためのソケット１１ａは、測定用キャリア４
ａのキャリアベース１３ａを支えるソケットベース１５
ａと、上蓋１４ａと、コンタクト基板８の外部接続端子
７ａに接続するコンタクトピン１６ａとを有している。
を装着するためのソケット１１ａは、測定用キャリア４
ａのキャリアベース１３ａを支えるソケットベース１５
ａと、上蓋１４ａと、コンタクト基板８の外部接続端子
７ａに接続するコンタクトピン１６ａとを有している。
【００２１】この半導体チップ２ａ及び測定用キャリア
４ａを使用した本発明の試験方法を以下に示す。半導体
チップ２ａは、ハンドリング装置のコレットにより搬送
され、測定用キャリア４ａの挿入枠５ａの中に搭載す
る。そして半導体チップ２ａを振動させ、位置合わせ用
金属突起３ａをキャリア４ａのコンタクト基板８ａの挿
入孔１０ａに落とし込む。これにより、半導体チップ２
ａの電極パッド１ａとにそれぞれ対応するコンタクト基
板８ａの接触端子６ａとの位置合わせが行われる。
４ａを使用した本発明の試験方法を以下に示す。半導体
チップ２ａは、ハンドリング装置のコレットにより搬送
され、測定用キャリア４ａの挿入枠５ａの中に搭載す
る。そして半導体チップ２ａを振動させ、位置合わせ用
金属突起３ａをキャリア４ａのコンタクト基板８ａの挿
入孔１０ａに落とし込む。これにより、半導体チップ２
ａの電極パッド１ａとにそれぞれ対応するコンタクト基
板８ａの接触端子６ａとの位置合わせが行われる。
【００２２】その後、キャリア４ａの押さえ部９ａによ
り半導体チップ２ａを加圧し、電極パッド１ａと接触端
子６ａとを電気的に接続し、半導体チップ２ａを保持・
固定する。半導体チップ２ａが装着された測定用キャリ
ア４ａは、キャリアの状態で搬送され、図３のソケット
１１ａのソケットベース１５ａに載置され、押さえ部９
ｂによりキャリア４ａが加圧されてソケット１１ａに固
定され、コンタクト基板８ａの外部接続端子７ａがコン
タクトピン６ａに接続され、この状態で半導体チップ２
ａに電気テスト及びバーインテストが行われる。
り半導体チップ２ａを加圧し、電極パッド１ａと接触端
子６ａとを電気的に接続し、半導体チップ２ａを保持・
固定する。半導体チップ２ａが装着された測定用キャリ
ア４ａは、キャリアの状態で搬送され、図３のソケット
１１ａのソケットベース１５ａに載置され、押さえ部９
ｂによりキャリア４ａが加圧されてソケット１１ａに固
定され、コンタクト基板８ａの外部接続端子７ａがコン
タクトピン６ａに接続され、この状態で半導体チップ２
ａに電気テスト及びバーインテストが行われる。
【００２３】本発明では、半導体チップ２ａの表面上に
設けられた位置合わせ用の金属突起３ａを測定用キャリ
ア４ａのコンタクト基板８ａに設けられた挿入孔１０ａ
に落とし込むことにより、半導体チップ２ａの電極パッ
ド１ｄとそれに対応するコンタクト基板８ａの接触端子
６ａとを高精度に位置合わせすることができる。
設けられた位置合わせ用の金属突起３ａを測定用キャリ
ア４ａのコンタクト基板８ａに設けられた挿入孔１０ａ
に落とし込むことにより、半導体チップ２ａの電極パッ
ド１ｄとそれに対応するコンタクト基板８ａの接触端子
６ａとを高精度に位置合わせすることができる。
【００２４】半導体チップ２ａの多ピン・狭ピッチ化に
伴い、電極パッド１ｄの開口部寸法が小さくなるため、
例えば、外形寸法が１０．０ｍｍ□，電極パッド１ｄの
開口部寸法が７０×９０μｍ□の半導体チップ２ａをキ
ャリア４ａに装着する場合、従来の半導体チップ外形に
よる位置合わせでは、チップの外形に対する電極パッド
の位置精度が±２５μｍ，挿入枠の製作精度が±２０μ
ｍ，コンタクト基板の接触端子の位置精度が±２０μｍ
であるため、電極パッド中心から最大６５μｍずれ、電
極パッドからコンタクト基板の接触端子が外れることが
ある。
伴い、電極パッド１ｄの開口部寸法が小さくなるため、
例えば、外形寸法が１０．０ｍｍ□，電極パッド１ｄの
開口部寸法が７０×９０μｍ□の半導体チップ２ａをキ
ャリア４ａに装着する場合、従来の半導体チップ外形に
よる位置合わせでは、チップの外形に対する電極パッド
の位置精度が±２５μｍ，挿入枠の製作精度が±２０μ
ｍ，コンタクト基板の接触端子の位置精度が±２０μｍ
であるため、電極パッド中心から最大６５μｍずれ、電
極パッドからコンタクト基板の接触端子が外れることが
ある。
【００２５】本発明において半導体チップ２ａ上の位置
合わせ用金属突起３ａに対する電極パッド１ｄの位置精
度は±５μｍであり、またコンタクト基板８ａの挿入孔
１０ａに対する接触端子６ａの位置精度は±２０μｍで
あるため、最大ずれ量は２５μｍとなり、接触端子６ａ
が電極パッド１ｄから外れることがなくなり、確実なコ
ンタクトが可能となり、オープン不良等のコンタクト不
良及びファンクション不良の発生を防止できる。
合わせ用金属突起３ａに対する電極パッド１ｄの位置精
度は±５μｍであり、またコンタクト基板８ａの挿入孔
１０ａに対する接触端子６ａの位置精度は±２０μｍで
あるため、最大ずれ量は２５μｍとなり、接触端子６ａ
が電極パッド１ｄから外れることがなくなり、確実なコ
ンタクトが可能となり、オープン不良等のコンタクト不
良及びファンクション不良の発生を防止できる。
【００２６】（実施形態２）次に本発明の実施形態２に
ついて図４及び図５を用いて説明する。図４（ａ）は半
導体装置全体を示す平面図、（ｂ）は図４（ａ）のＢ−
Ｂ’線断面図であり、図５（ａ）は測定用ソケットに装
着した状態を示す断面図，（ｂ）はコンタクト部分拡大
図である。
ついて図４及び図５を用いて説明する。図４（ａ）は半
導体装置全体を示す平面図、（ｂ）は図４（ａ）のＢ−
Ｂ’線断面図であり、図５（ａ）は測定用ソケットに装
着した状態を示す断面図，（ｂ）はコンタクト部分拡大
図である。
【００２７】本実施形態２では、半導体装置１７ｂは図
４に示すように、一定の間隔をおいてポリイミドからな
る絶縁フィルム１９ｂ上に縦横に多数配列された外部接
続用端子としての突起電極１８ｂを有し、この突起電極
１８ｂは絶縁フィルム１９ｂ上の配線パターンより半導
体チップ２ｂの電極パッドと接続されている。この半導
体装置１７ｂは絶縁フィルム１９ｂの表面上に位置合わ
せ用金属突起３ｂが設けられている。この金属突起３ｂ
は、外部接続用突起電極１８ｂと同様にフラックス塗布
後、半田を打ち抜いて絶縁フィルム１９ｂ上に搭載し、
リフロー後に洗浄して形成される。位置合わせ用の金属
突起３ｂの高さは約２００μｍであり、外部接続用突起
電極１８ｂの約１００μｍよりも高くなっている。
４に示すように、一定の間隔をおいてポリイミドからな
る絶縁フィルム１９ｂ上に縦横に多数配列された外部接
続用端子としての突起電極１８ｂを有し、この突起電極
１８ｂは絶縁フィルム１９ｂ上の配線パターンより半導
体チップ２ｂの電極パッドと接続されている。この半導
体装置１７ｂは絶縁フィルム１９ｂの表面上に位置合わ
せ用金属突起３ｂが設けられている。この金属突起３ｂ
は、外部接続用突起電極１８ｂと同様にフラックス塗布
後、半田を打ち抜いて絶縁フィルム１９ｂ上に搭載し、
リフロー後に洗浄して形成される。位置合わせ用の金属
突起３ｂの高さは約２００μｍであり、外部接続用突起
電極１８ｂの約１００μｍよりも高くなっている。
【００２８】また、図５（ａ）に示す半導体装置１７ｂ
を測定するために用いる測定用ソケット１１ｂは、半導
体装置１７ｂを搭載するための凹状の挿入枠２１ｂと、
半導体装置１７ｂの突起電極１８ｂと対応する接触端子
６ｂ及び該接触端子６ｂと電気的に導通しコンタクトピ
ン１６ｂに接続するための接続端子７ｂが設けられた絶
縁フィルムからなるコンタクト用基板８ｂと、半導体装
置１７ｂを保持・固定する押さえ部９ｂとを備えてお
り、コンタクト基板８ｂは、位置合わせ用金属突起３ｂ
と対応する位置に金属突起の挿入孔１０ｂが設けられて
いる。この測定用ソケット１１ｂは、図２に示すキャリ
アを使用せず、キャリアに相当するものをソケット自体
に組付けている。
を測定するために用いる測定用ソケット１１ｂは、半導
体装置１７ｂを搭載するための凹状の挿入枠２１ｂと、
半導体装置１７ｂの突起電極１８ｂと対応する接触端子
６ｂ及び該接触端子６ｂと電気的に導通しコンタクトピ
ン１６ｂに接続するための接続端子７ｂが設けられた絶
縁フィルムからなるコンタクト用基板８ｂと、半導体装
置１７ｂを保持・固定する押さえ部９ｂとを備えてお
り、コンタクト基板８ｂは、位置合わせ用金属突起３ｂ
と対応する位置に金属突起の挿入孔１０ｂが設けられて
いる。この測定用ソケット１１ｂは、図２に示すキャリ
アを使用せず、キャリアに相当するものをソケット自体
に組付けている。
【００２９】この半導体装置１７ｂ及び測定用ソケット
１１ｂを使用した本発明の試験方法は、以下のように行
われる。
１１ｂを使用した本発明の試験方法は、以下のように行
われる。
【００３０】半導体装置１７ｂを測定用ソケット１１ｂ
の挿入枠２１ｂの中に搭載し、半導体装置１７ｂを微動
させることにより、半導体装置１７ｂの位置合わせ用金
属突起３ｂをソケット１１ｂのコンタクト基板８ｂの挿
入孔１０ｂに落とし込む。
の挿入枠２１ｂの中に搭載し、半導体装置１７ｂを微動
させることにより、半導体装置１７ｂの位置合わせ用金
属突起３ｂをソケット１１ｂのコンタクト基板８ｂの挿
入孔１０ｂに落とし込む。
【００３１】これにより、半導体装置１７ｂの突起電極
１８ｂとそれに対応するコンタクト基板８ｂの接触端子
６ｂとの位置合わせが行われる。その後、ソケットの押
さえ部９ｂにより半導体装置１７ｂを加圧し、突起電極
１８ｂと接触端子６ｂとが電気的に接続され、半導体装
置１７ｂが保持・固定される。そして、電気テスト・バ
ーインテストを行う。
１８ｂとそれに対応するコンタクト基板８ｂの接触端子
６ｂとの位置合わせが行われる。その後、ソケットの押
さえ部９ｂにより半導体装置１７ｂを加圧し、突起電極
１８ｂと接触端子６ｂとが電気的に接続され、半導体装
置１７ｂが保持・固定される。そして、電気テスト・バ
ーインテストを行う。
【００３２】本発明では、半導体装置１７ｂの表面上に
設けられた位置合わせ用の金属突起３ｂを測定用ソケッ
ト１１ｂのコンタクト基板８ｂに設けられた挿入孔１０
ｂに落とし込むことにより、実施形態１と同様半導体チ
ップの電極パッドとそれに対応するコンタクト基板の接
触端子との高精度での位置合わせを容易に行え、確実な
コンタクトを可能にする。
設けられた位置合わせ用の金属突起３ｂを測定用ソケッ
ト１１ｂのコンタクト基板８ｂに設けられた挿入孔１０
ｂに落とし込むことにより、実施形態１と同様半導体チ
ップの電極パッドとそれに対応するコンタクト基板の接
触端子との高精度での位置合わせを容易に行え、確実な
コンタクトを可能にする。
【００３３】（実施形態３）上記２つの実施形態２の半
導体装置を実装する基板及び実装方法を以下に説明す
る。図６（ａ）〜（ｃ）は本発明の半導体装置を実装基
板に実装する方法を示す断面図である。
導体装置を実装する基板及び実装方法を以下に説明す
る。図６（ａ）〜（ｃ）は本発明の半導体装置を実装基
板に実装する方法を示す断面図である。
【００３４】本実施形態に係る実装基板２２ｃは電極パ
ッド２３ｃを有しており、一方半導体チップ２ｃは、電
極パッド１ｃ上に金属突起１８ｃを形成しており、半導
体チップ２ｃの金属突起１８ｃに対応する位置に電極パ
ッド２３ｂを備えており、半導体チップ２ｃの位置合わ
せ用金属突起３ｃと対応する位置に金属突起挿入孔２４
ｃが設けられている。半導体チップ２ｃは、位置合わせ
用金属突起３ｃを実装基板２２ｃの挿入孔２４ｃに落と
し込むことにより金属突起１８ｃとそれに対応する実装
基板２２ｃの電極パッド２３ｃとの位置合わせを行い、
リフロー等により接合される。
ッド２３ｃを有しており、一方半導体チップ２ｃは、電
極パッド１ｃ上に金属突起１８ｃを形成しており、半導
体チップ２ｃの金属突起１８ｃに対応する位置に電極パ
ッド２３ｂを備えており、半導体チップ２ｃの位置合わ
せ用金属突起３ｃと対応する位置に金属突起挿入孔２４
ｃが設けられている。半導体チップ２ｃは、位置合わせ
用金属突起３ｃを実装基板２２ｃの挿入孔２４ｃに落と
し込むことにより金属突起１８ｃとそれに対応する実装
基板２２ｃの電極パッド２３ｃとの位置合わせを行い、
リフロー等により接合される。
【００３５】本実施形態においても、半導体装置表面上
に設けられた位置合わせ用の金属突起を実装基板の挿入
孔に落とし込むことにより、半導体装置の外部電極とそ
れに対応する実装基板の電極パッドとの高精度での位置
合わせを容易に行え、確実な接合が可能となる。
に設けられた位置合わせ用の金属突起を実装基板の挿入
孔に落とし込むことにより、半導体装置の外部電極とそ
れに対応する実装基板の電極パッドとの高精度での位置
合わせを容易に行え、確実な接合が可能となる。
【００３６】
【発明の効果】以上説明したように本発明によれば、半
導体装置表面上に位置合わせ用の金属突起を設け、測定
用キャリアあるいは測定用ソケットのコンタクト基板に
設けられた挿入用孔に落とし込むことにより、半導体装
置の外部接続用端子とそれに対応するコンタクト基板の
接触端子との高精度な位置合わせを容易に行うことがで
き、そのため、確実なコンタクトを行なうことができ、
オープン不良等のコンタクト不良及びファンクション不
良の発生を防止でき、歩留り向上を図ることができる。
導体装置表面上に位置合わせ用の金属突起を設け、測定
用キャリアあるいは測定用ソケットのコンタクト基板に
設けられた挿入用孔に落とし込むことにより、半導体装
置の外部接続用端子とそれに対応するコンタクト基板の
接触端子との高精度な位置合わせを容易に行うことがで
き、そのため、確実なコンタクトを行なうことができ、
オープン不良等のコンタクト不良及びファンクション不
良の発生を防止でき、歩留り向上を図ることができる。
【００３７】また、半導体装置の実装時においても、表
面上に設けられた位置合わせ用の金属突起を実装基板の
挿入孔に落とし込むことにより、半導体装置の外部接続
用端子とそれに対応する実装基板の電極パッドとの高精
度な位置合わせを容易に行うことができ、確実な接合を
行うことができる。
面上に設けられた位置合わせ用の金属突起を実装基板の
挿入孔に落とし込むことにより、半導体装置の外部接続
用端子とそれに対応する実装基板の電極パッドとの高精
度な位置合わせを容易に行うことができ、確実な接合を
行うことができる。
【図１】（ａ）は、本発明の実施形態１に係る半導体装
置を示す平面図、（ｂ）は、（ａ）のＡ−Ａ’線断面図
である。
置を示す平面図、（ｂ）は、（ａ）のＡ−Ａ’線断面図
である。
【図２】（ａ）は、図１に示した半導体装置を測定用キ
ャリアに装着した状態を示す断面図、（ｂ）は、半導体
装置とコンタクト基板とのコンタクト部を示す拡大図で
ある。
ャリアに装着した状態を示す断面図、（ｂ）は、半導体
装置とコンタクト基板とのコンタクト部を示す拡大図で
ある。
【図３】図２に示した測定用キャリアをソケットに装着
した状態を示す断面図である。
した状態を示す断面図である。
【図４】（ａ）は、本発明の実施形態２に係る半導体装
置を示す平面図、（ｂ）は、（ａ）のＢ−Ｂ’線断面図
である。
置を示す平面図、（ｂ）は、（ａ）のＢ−Ｂ’線断面図
である。
【図５】（ａ）は、図４に示した半導体装置を測定用ソ
ケットに装着した状態を示す断面図、（ｂ）は、半導体
装置とコンタクト基板とのコンタクト部を示す拡大図で
ある。
ケットに装着した状態を示す断面図、（ｂ）は、半導体
装置とコンタクト基板とのコンタクト部を示す拡大図で
ある。
【図６】（ａ）〜（ｃ）は、本発明の半導体装置を実装
基板に実装する方法を示す断面図である。
基板に実装する方法を示す断面図である。
【図７】（ａ）は、従来例の半導体装置を示す平面図、
（ｂ）は同断面図である。
（ｂ）は同断面図である。
【図８】図７に示した従来例の半導体装置を測定用キャ
リアに装着した状態を示す断面図である。
リアに装着した状態を示す断面図である。
【図９】別の従来例の半導体装置を示す平面図である。
１ａ，１ｂ，１ｃ，１ｄ 電極パッド ２ａ，２ｂ，２ｃ，２ｄ，２ｅ 半導体チップ ３ａ，３ｂ，３ｃ，３ｅ 位置合わせ用金属突起 ４ａ，４ｄ 測定用キャリア ５ａ，５ｄ 挿入枠 ６ａ，６ｂ，６ｄ 接触端子 ７ａ，７ｂ，７ｄ 外部接続端子 ８ａ，８ｂ，８ｄ コンタクト基板 ９ａ，９ｂ，９ｄ 押さえ部 １０ａ，１０ｂ，１０ｃ 金属突起挿入孔 １１ａ，１１ｂ ソケット １２ａ，１２ｂ，１２ｄ ラバー １３ａ，１３ｄ キャリアベース １４ａ，１４ｂ 上蓋 １５ａ，１５ｂ ソケットベース １６ａ，１６ｂ コンタクトピン １７ｂ 半導体装置 １８ｂ，１８ｃ，１８ｅ 外部接続用突起電極 １９ｂ 絶縁フィルム ２０ａ，２０ｂ 配線パターン ２１ｂ 挿入枠 ２２ｃ 実装基板 ２３ｃ 電極パッド ２４ｃ 挿入孔
Claims (1)
- 【請求項１】 外部接続用端子と、位置合わせ用金属突
起とを有する半導体チップであって、 外部接続用端子は、一定の間隔をおいて縦横に多数配列
されたものであり、 位置合わせ用金属突起は、半導体ウェハとは別に設けら
れており、半導体チップが搭載される相手方と凹凸嵌合
して半導体チップの位置決めを行なうものであり、前記位置合わせ用金属突起の高さは、外部接続用端子の
高さより高い ことを特徴とする半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242396A JP2932999B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242396A JP2932999B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09229998A JPH09229998A (ja) | 1997-09-05 |
| JP2932999B2 true JP2932999B2 (ja) | 1999-08-09 |
Family
ID=12358551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3242396A Expired - Lifetime JP2932999B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932999B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102621463B (zh) * | 2011-02-01 | 2014-12-10 | 致茂电子(苏州)有限公司 | 用于半导体测试装置具有气密式导通孔的载板及制造方法 |
-
1996
- 1996-02-20 JP JP3242396A patent/JP2932999B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09229998A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6983536B2 (en) | Method and apparatus for manufacturing known good semiconductor die | |
| EP0826152B1 (en) | Method and apparatus for testing semiconductor dice | |
| CN100514751C (zh) | 采用匹配装置的器件探测 | |
| US8114687B2 (en) | Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device | |
| US6763578B2 (en) | Method and apparatus for manufacturing known good semiconductor die | |
| US5453701A (en) | Bare die test and burn-in device | |
| US5796264A (en) | Apparatus for manufacturing known good semiconductor dice | |
| US5705933A (en) | Resuable carrier for burn-in/testing on non packaged die | |
| US6388461B2 (en) | Semiconductor inspection apparatus and inspection method using the apparatus | |
| JP2009521803A (ja) | 超ファインピッチ配線で積層された超小型電子アセンブリ | |
| KR950013605B1 (ko) | 번인 테스트용 칩 홀딩장치 및 그 제조방법 | |
| US6856155B2 (en) | Methods and apparatus for testing and burn-in of semiconductor devices | |
| JPH09274066A (ja) | 半導体試験装置及びこれを利用した試験方法及び半導体装置 | |
| JP2932999B2 (ja) | 半導体チップ | |
| JP2006525516A (ja) | マッチングデバイスを利用するデバイスのプロービング | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPH07302821A (ja) | 集積回路試験装置 | |
| US6489673B2 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
| JPH10150130A (ja) | 半導体装置用ソケット | |
| JP3128511B2 (ja) | アンパッケージ半導体ダイ試験用インターコネクトの形成方法 | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| JP2000292487A (ja) | デバイスキャリア及び水平搬送式オートハンドラ | |
| KR950014752B1 (ko) | 인쇄회로보드를 이용한 노운 굳 다이 제조방법 | |
| KR0181100B1 (ko) | 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치 | |
| JPH08241916A (ja) | 半導体集積回路の検査方法 |