JP3128511B2 - アンパッケージ半導体ダイ試験用インターコネクトの形成方法 - Google Patents

アンパッケージ半導体ダイ試験用インターコネクトの形成方法

Info

Publication number
JP3128511B2
JP3128511B2 JP08113883A JP11388396A JP3128511B2 JP 3128511 B2 JP3128511 B2 JP 3128511B2 JP 08113883 A JP08113883 A JP 08113883A JP 11388396 A JP11388396 A JP 11388396A JP 3128511 B2 JP3128511 B2 JP 3128511B2
Authority
JP
Japan
Prior art keywords
tape
wafer
contact
coupon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08113883A
Other languages
English (en)
Other versions
JPH09159725A (ja
Inventor
デレク・ゴフナー
ウォーレン・エム・ファーンワース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/563,509 external-priority patent/US5678301A/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH09159725A publication Critical patent/JPH09159725A/ja
Application granted granted Critical
Publication of JP3128511B2 publication Critical patent/JP3128511B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は一般的に言えば半
導体製品、さらに詳しく言えばパッケージされていない
(アンパッケージ)半導体ダイの試験法に関する。
【0002】
【発明の背景】マルチ・チップ・モデュール( multi c
hip modules )あるいはハイブリッド( Hybrid )とい
われるマイクロエレクトロニックパッケージ類はアンパ
ッケージ半導体ダイを用いて組立てられる。組み立てに
先だってアンパッケージ半導体ダイは、各々についてそ
の品質と信頼性を測定する試験に供する必要がある。こ
のことから組立て前の半導体ダイの試験に適した試験法
の開発がなされることになった。試験合格ダイ(Known-
good-die:KGDと略記する。)は、等価なパッケージ
されたダイと同じ品質と信頼性を持つアンパッケージダ
イを言う。
【0003】試験には、集積回路を電気的にバイアスを
印加しつつダイを加熱するバーン・イン(焼き付け)試
験を含む。さらに、ダイは、その上に形成される集積回
路及びデバイスの性能を検査するために加速機能性試験
に供される。試験される因子には、入・出力電圧、キャ
パシタンス(静電容量)及び電流特性がある。メモリー
チップもまたロジック試験を行ない、貯蔵データ、検索
性能(資格)及び応答時間が測定される。
【0004】試験及びバーン・イン・パッケージ・ダイ
のためには、製造プロセスにおいて通常の単一チップパ
ッケージの代わりに、一時的なキャリヤが使用されてき
ている。この型のキャリヤの典型例は単一のダイを保持
し収容する基盤を含む。キャリヤは、また個々のダイと
外部試験回路との間を一時的に電気的に接続させる連結
部材(インターコネクト)を含む。アンパッケージ・ダ
イの試験用キャリヤーはコルベット( Corbett)らの米
国特許第 5,302,891号、ウッド( Wood )らの米国特許
第 5,408,190号に開示されており、これらは通常通り本
出願と共に譲渡されている。
【0005】キャリヤを設計する場合に考慮すべき重要
な問題の1つは、ダイ上のボンドパッド(金属薄膜によ
る小面積の電極部)と一時的な電気的接続を確立する方
法である。キャリヤによっては、ダイがキャリヤ内の電
気回路の下側に設けられて、バイアスでインターコネク
トと接触している。インターコネクトは、接触構造を有
し、ダイのボンドパッドと物理的に直線状に並びかつ接
触している。典型的な接触構造はワイヤ、針及びバンプ
(隆起部)である。電気的接触を形成する手順には、ボ
ンドパッドの固有酸化物を鋭い先端で貫通すること、バ
ンプで固有の酸化物を破壊しあるいは磨くこと、あるい
は酸化物がこすり落とされるように接触させてボンドパ
ッドを動かすことが含まれる。一般に、これらの接触構
造はいずれもボンドパッドと低抵抗での接触を形成する
ことができる。
【0006】このアンパッケージ半導体を試験する方法
については、ダイを損傷せずに試験操作を行なうことが
好ましい。ダイのボンドパッドは、特に一時的に電気的
な接続を形成する際にキャリヤの接触構造により損傷を
受けやすい。また、キャリヤ上の接触構造にはボンドパ
ッドの垂直方向における差を調整するのが好都合であ
る。
【0007】本願発明は、半導体上のボンドパッドまた
は他の接触部位との一時的(あるいは永久的)電気的接
続を確立するのに適したインターコネクトを形成する改
良方法に向けられたものである。前記のインターコネク
トにはダイのボンドパッドを損傷せずにダイと低い抵抗
で電気的に接続するのに適したマイクロバンプ接触部材
が含まれる。
【0008】従って、本発明の目的は、アンパッケージ
半導体ダイとの抵抗の低い電気的接続を行なうインター
コネクトを形成する改良方法を提供することにある。本
発明の他の目的は、シリコンのような支持基材に対し、
弾性接着層上に装着したマイクロバンプを使用してイン
ターコネクトを形成する改良方法を提供することにあ
る。
【0009】さらに本発明の他の目的は、アンパッケー
ジ半導体ダイの試験及びバーン・インに特に適した改良
インターコネクトを形成する方法を提供することにあ
る。本発明のその他の目的、利点及び性能は、以下の説
明によって明らかになるであろう。
【0010】
【発明の概要】本発明に従えば、アンパッケージ半導体
ダイとの電気的接続を行なうインターコネクトを形成す
る改良された方法が提供される。本発明による方法は、
簡潔に言えば、マイクロバンプ接触部材を有するテープ
を用意すること、及びそれに続いて、弾性接着層上の前
記テープを支持基材上に装着することからなる。
【0011】マイクロバンプテープは、構造上は永久的
な電気的接続及びパッケージング半導体ダイ用の外部リ
ードを形成するのに用いられる二層のTAB( Tape Au
tomated Bonding :テープ自動化接着)テープに類似の
ものとすることができる。マイクロバンプテープはポリ
アミドのような柔軟性のフィルムを含み、そのフィルム
上には導電体(導電部材)のパターンが形成されてい
る。好ましくは導電部材はフィルムの片側に形成され、
マイクロバンプ接触部材は導電部材まで通ずるようフィ
ルムに設けられた金属充填ビア( Via)の中に形成され
ている。このタイプのマイクロバンプテープは複数の製
造者によって商業上製造されており、同一の多重ダイパ
ターンを持つクーポン(切り取り可能な葉状)として入
手できる。このマイクロバンプ接触部材は独特のダイボ
ンドパッドの外形(例えば、角接触、端部接触、チップ
上のリード( Lead-on-chip ))に対応する大きさとピ
ッチで形成されている。
【0012】インターコネクトの支持基材は、シリコ
ン、セラミックあるいは金属のような剛性材料であれば
よい。好ましくはウエーハ材料を用意し、1以上のテー
プのクーポンがコンプライアントな接着剤を用いてウエ
ーハに付けられる。弾性接着層は、ウエーハの表面に塗
布され、均一に展開され、その上のテープクーポンが次
いで硬化されるシリコンエラストマーのようなエラスト
マー状の接着剤からなるものである。好ましくは、少な
くとも硬化プロセスの一部はテープクーポン上に荷重を
かけて行なわれる。硬化に続いて、ウエーハ及び個々の
ダイパターンは複数のインターコネクトが各々アンパッ
ケージダイを試験するのに適するように単一の形に作ら
れる。
【0013】インターコネクトは、アンパッケージダイ
を保持し、外部試験回路に接続するのに適合した試験装
置と共に用いられる。ダイ及びインターコネクトは、ダ
イの接触部位(例えば、ボンドパッド)と接触するイン
ターコネクト上のマイクロバンプ接触部材を持つ試験装
置の中に設けられる。テープ上の導電部材は、ワイヤボ
ンディングあるいは他の相互連結(インターコネクショ
ン)法によってキャリヤ上の外部コンタクト(接点)と
電気的に連絡するように設けられる。
【0014】
【好ましい具体例の詳細な説明】図1(FIG.1)及
び2(FIG.2)には、本発明により構築されたイン
ターコネクト(10)が示されている。インターコネク
ト(10)は、基材(14)、マイクロバンプ接触部材
(12)を有するマイクロバンプ・テープ(16)、及
び基材(14)にテープ(16)を固定するための弾性
接着層(18)を備えている。マイクロバンプ・テープ
(16)は絶縁性フィルム(20)(図2(FIG.
2))及びマイクロバンプ接触部材(12)と電気的に
連絡している導電部材パターン(22)を備えている。
【0015】インターコネクト(10)用の基材(1
4)は、その大きさと外周輪郭が半導体のそれらに対応
している。基材(1)はシリコン、シリコン・オン・サ
ファイヤ(サファイヤ上のシリコン)、シリコン・オン
・グラス(ガラス上のシリコン)、ゲルマニウム、金属
またはセラミックで形成することができる。さらに説明
するように、基材(14)は、好ましくはマルティプル
・インターコネクト(10)を構成するように切断され
ているウエーハ材料として用意されている。
【0016】マイクロバンプ・テープ(16)は、半導
体ダイのテープ自動化接着で用いられる二層TABテー
プに構成が類似するものである。マイクロバンプ・テー
プ(16)はポリイミド、ポリエステル、エポキシ、ウ
レタン、ポリスチレン、シリコン、またはポリカーボネ
ートのような非導電性で電気的に絶縁された材料で形成
された絶縁性テープを備えている。金属層が、例えば電
着により絶縁性フィルム(20)上に形成され、パター
ン化されエッチングされて導電部材(コンダクタ)(2
2)を形成している。導電部材(22)はアルミニウ
ム、銅あるいはニッケルのような導電性の高い金属で形
成することができる。例えば、導電部材(22)は厚み
15〜35μmに形成される。この厚みでは、薄膜電着
法を用いて形成される等価な導電部材よりも低いバルク
・モデュラス抵抗を持った導電部材(22)が形成され
る。
【0017】導電部材(22)は導電部材パッド(22
P)(図1(FIG.1))で末端となり、インターコネク
ト(10)が装着される試験装置上のコンタクトパッド
に連なるようにワイヤーで結合されるか他の電気的な手
段で結合される。さらに、マイクロバンプ・テープは、
ダイ(44)(図11(FIG.7))を有する完成したイ
ンターコネクト(10)を並べる目的でプリントした、
あるいは堆積(deposited )した材料で形成されたアラ
インメントの基点(48)(図1(FIG.1))を含む。
【0018】図2(FIG.2)から明らかなように、マイ
クロバンプ(12)は半球状あるいは凸状の形状に作ら
れており、試験装置内に保持されたダイ(44)上の接
触位置(例えば、ボンドパッド46,図11(FIG.
7))と接触しかつ電気的な連絡が確立されるようにな
っている。孔部あるいはビア部は絶縁フィルムを貫通す
るようにエッチングされ、マイクロバンプ(12)は導
電部材(22)と電気的に連絡するビアの中に形成され
ている。マイクロバンプ(12)は電着のような適当な
方法を用いて1層あるいは多層の導電性金属で形成する
ことが出来る。マイクロバンプ(12)を形成する適当
な金属にはNi、Au、Cu及びはんだ合金がある。マ
イクロバンプ(12)の直径は約8μmから50μmで
ある。
【0019】スギモト(Sugimoto)らの米国特
許第5,072,289号はマイクロバンプ(12)を
有するマイクロバンプ・テープ(16)の形成方法を開
示している。さらに、マイクロバンプ・テープ(16)
は商品名ASMAT(登録商標)でニットー・デンコー
・米国社(Nitto Denko,America,
Inc)から市販されているものを入手することが出来
る。マイクロバンプ・テープ(16)はクーポン(3
4)として入手可能である(図5(FIG.3A))。
クーポン(34)は、各々半導体ダイの特定の形状用の
ボンドパッドのパターンに対応するマイクロバンプ(1
2)と導電部材(22)からなる多重(マルチプル)ダ
イパターン(32)(図5(FIG.3A))を含む。
例えば、ニットーのASMAT(登録商標)は60個の
ダイパターンを有する2インチ×2インチのクーポン
(34)(図5(FIG.3A))として入手出来る。
各ダイパターンは単一の半導体ダイに対応し、30μm
ピッチの15μmのニッケル製マイクロバンプを含み、
18μmの導電部材を持つ13μm厚のポリアミド製絶
縁性フィルム上に形成されている。
【0020】インターコネクト(10)用の弾性接着層
(18)はエポキシやシリコーンエラストマーのような
接着材料で形成される。この弾性接着層(18)はマイ
クロバンプテープ(16)を基材(14)に取り付ける
機能を有する。さらにこの層(18)は、試験に供され
る半導体ダイ(44)(図11(FIG.7))のボン
ドパッド(46)(図11(FIG.7))の間で寸法
の変動を調節する荷重を受けてマイクロバンプの接触部
位(12)をZ方向に動かす(コンプライアント層)。
【0021】ここで、図3(FIG.3)及び4(FIG.4)
を参照すると、インターコネクト(10)を構築するの
に用いられる方法の工程が示されている。最初にウエー
ハ基材(14W)が用意される。図示の具体例では、ウ
エーハ基材(14W)は半導体ダイの製造に使用される
未加工(ブランク)のシルコンウエーハである。ウエー
ハ基材(14W)は約6インチの外径と約18ミルの厚
みを有する。ステンシル(刷り込み用の薄い型)(2
4)がウエーハ基材(14W)の上に設けられている。
ステンシル(24)はウエーハ基材(14W)に張り付
けられている2層のステンシル・テープ(26,28)
からなる(図4(FIG.4))。適当なステンシル・テー
プ(26,28)の1例はニットー・デンコーで製造さ
れている厚み約3ミル(0.003 インチ)の片面ブルーの
接着テープである。
【0022】さらに図3(FIG.3)及び図4(FI
G.4)を参照すると、ステンシル(26,28)はウ
エーハ基材(14W)に張り付けられ、次いでウエーハ
基材(14W)の外周に整合するように切り取られる。
さらに正方形の切り取り(30)がステンシル・テープ
(26,28)の両層の間で形成される。所定量の接着
剤(18A)(図4(FIG.4))が次ぎに切り取り
部(30)に載せられて図3(FIG.3)に矢印で示
すように拡げられる。接着剤(18A)は最終的にコン
プライアント層(18)となるものである(図2(FI
G.2))。切り取り(30)が4インチ×4インチの
場合には約0.8ccの接着剤(18A)が必要であ
る。
【0023】接着剤(18A)は最初に切り取り(3
0)の中央部で厚くなるように塗布しすることが好まし
いが、最終的には均一の厚みの層に形成されることにな
る。適当な接着剤の1例はイースト・ハノーヴァー,ニ
ュージャージ州( East Hanover N.J.)のザイメット社
( Zymet, Inc.)で製造されているZymet(ザイメ
ット,登録商標)である。このタイプの接着剤は使用直
前まで冷凍庫に保存出来る吸熱硬化性のエラストマーで
ある。別の例としては、2液のエポキシ類あるいはカプ
トンテープ類(Kapton Tapes)のような他の適当な接着
剤がシリコーンエラストマール類の代わりに利用でき
る。接着剤は、手法で、あるいは高粘性接着剤ではスク
リーン印刷法、または低粘性接着剤では液滴噴霧法(Gl
ob top dispensing )のような他の沈積法で塗布され
る。さらに本発明の方法は、接着剤(例えばシリコーン
・エラストマー)及びウエーハ基材(14W)にではな
くクーポーン(34)の裏側に剥離フィルムを前塗布
(張り付け)することによっても実行できる。この場合
には、前塗布される接着剤及び剥離フィルムはクーポン
(34)の製造者によって、またはインターコネクト
(10)の構築の前に張り付けられる。
【0024】図5(FIG.3A)及び図6(FIG.4A)に
示されるように、多重ダイパターン(32)を有するク
ーポン(34)はステンシル(24)によって形成され
る切り取り(30)(図3(FIG.3))の中に設けられ
る。クーポン(34)は、マイクロバンプ(12)と向
かい合う接着剤(18A)(図5(FIG.3A))と接触
して設けられる。さらにクーポン(34)は、切り取り
(30)(図3(FIG.3))内の中心に置かれる。
【0025】ウエーハ基材(14W)の上に置かれたク
ーポン(34)について、図7(FIG.5A)に示さ
れるように保護フィルム(36)がクーポン(34)上
に設置される。保護フィルムの適当な1例はポリエステ
ルフィルムであって、クーポン(34)のマイクロバン
プ表面上に設置ないし形成される。クーポン(34)を
保護する保護フィルム(36)に対して、回転する重し
(荷重)(38)を繰り返しクーポン(34)とステン
シル(24)の上を方向を変えて転がす。これにより接
着剤(18A)が側部へ広がり、コンプライアント層
(18)(図2(FIG.2))が均一な厚みに形成さ
れる。過剰の接着剤は布等で拭い取られる。
【0026】次ぎに、図8(FIG.5B)に示すように、
保護フィルム(36)が取り外され、新たな保護フィル
ム(36)がクーポン(34)の上に設置される。荷重
(40)が次ぎに保護フィルム(36)の上に置かれて
力の矢印Fで示されるように力が加えられる。例として
は、荷重(40)は約2ポンド(lbs)である。荷重
(40)は前硬化工程中接着剤(18A)を安定させる
働きをし、完全に硬化する前にクーポン(34)が接着
剤(18A)から剥がれないようにする。さらに図9
(FIG.6)と図10(FIG.6A)に示されるように、荷
重(40)は、その荷重(40)がマイクロバンプ接触
部材(12)とは直接接触しないような大きさと配置の
溝(42)を有するように形成することができる。別の
場合としては、荷重(40)の代わりにエヤー・ブラダ
ー( air bladder,空気袋)を使用して硬化プロセスの
一時期に力を加えることもできる。
【0027】荷重(40)を置いた状態で、アセンブリ
ー(組立て部品)を約120℃の温度の硬化炉に約1時
間入れて接着剤18Aを前硬化する。次ぎに荷重(4
0)と保護フィルム(36)を除去し、高温での硬化を
行なう。例として、高温硬化は約170℃の温度で最小
限約4時間で行なうことができる。
【0028】硬化プロセスに続いて、ウエーハ基材(1
4W)はダイヤモンド先端刃ソウ(鋸)を使用して切断
され個々のダイパターン(32)に単一化され、多数の
インターコネクト(10)が形成される。ソウによる切
断中、ウエーハ基材(14W)は粘着性の裏張りを備え
たウエーハ・フィルム枠(図示せず)上に支持されてい
る。この型のウエーハ・フィルム枠は、単一化の際に半
導体ウエーハを支持するため半導体の製造において用い
られている。このウエーハ・フィルム枠はシリコーン・
ウエーハ(14W)の割れを防ぐため用意する必要のあ
るものである。
【0029】ここで図11(FIG.7)を参照すると、イ
ンターコネクト使用時の断面が示されている。インター
コネクト(10)はアンパッケージ半導体ダイ(44)
をテストする試験装置と共に用いることができる。試験
装置は米国特許第5,408,190号に開示されており、それ
をここに参考として組み入れる。最初にインターコネク
ト(10)が試験装置内に装着され、インターコネクト
(10)上の導電部材パッド(22)(図1(FIG.
1))は試験装置に形成された導電部材(図示せず)に
整合されて電気的に連絡される。例えば、導電部材パッ
ド(22)としては試験装置の相当するボンデイング・
バッドに結合されたワイヤがある。試験装置内に装着さ
れるインターコネト(10)については、ダイ(44)
は力の矢印(F)で示すようにインターコネクト(1
0)に対して押し付けられる。上述の引用特許に開示さ
れているように力の分布メカニズム(図示せず)がダイ
(44)をインターコネクト(10)に押し付けるのに
利用される。
【0030】試験装置はダイ(44)上に形成された集
積回路の操作性をテストするための試験信号を発生する
適当な外部試験電気回路に接続し得るものである。試験
装置は、ダイ(44)上のボンドパッド(46)または
他の接触場所をインターコネクト(10)上のマイクロ
バンプ(12)と一列に揃える設備を備えたものとする
ことができる。別の場合としては、フリップ・チップ・
光学的アラインメントのような光学的なアラインメント
技術を用いてダイ(44)上のボンドパッド(46)を
インターコネクト(10)上のマイクロバンプ接触部材
(12)と一列にそろえることができる。アラインメン
トの基点(fiducials)(48)(図1(FI
G.1))がアラインメント(整列)を容易にするため
に用いられる。例としては、ベンダート(Benda
t)の米国特許第 4,899,921号に開示されて
いるアライナー・ボンダー・ツール(aligner
bonder tool)がダイ(44)とインターコ
ネクト(10)を光学的に整列するのに用いられる。
【0031】以上のように、本発明は試験のために半導
体と一時的な電気的接続を確立するのに特に有用なイン
ターコネクトを形成する方法を提供するものである。ま
た、このようなインターコネクトは、マルチ・チップ・
モデュ−ルにおけるように半導体との永久的な電気的接
続を確立するのにも当然用い得るものである。本発明を
好ましい具体例を挙げて説明したが、当業者には明らか
なように特許請求の範囲に規定されている本発明の範囲
から離れることなく、ある程度の変化と修正を行なうこ
とが可能である。
【図面の簡単な説明】
【図1】 本発明により構築されたインターコネクトの
平面図である。
【図2】 図1を線2−2で切った拡大横断面図であ
る。
【図3】 本発明の方法による一工程でマイクロバンプ
テープクーポン装着用ステンシル(型枠)で形成された
ウエーハの平面図である。
【図4】 図3を線4−4で切った横断面図である。
【図5】 本発明の方法による一工程でウエーハ上に装
着されたマイクロバンプテープ、クーポンを持つウエー
ハの平面図である。
【図6】 図5を線4A−4Aで切った横断面図であ
る。
【図7】 本発明によるインターコネクト形成方法の付
加的工程を説明する横断面図である。
【図8】 本発明によるインターコネクト形成方法の付
加的工程を説明する横断面図である。
【図9】 本発明の方法によるインターコネクト形成の
際の硬化工程中に有用な溝を有するように形成された荷
重の底面図である。
【図10】 本発明の方法によるインターコネクト形成
時におけるマイクロバンプコンタクトに関して溝の位置
決めを説明する横断面図である。
【図11】 半導体ダイのボンドパッドと電気的に接触
する、本発明により構築されたインターコネクトを説明
する横断面図である。
【符号の説明】
10 インターコネクト 12 マイクロバンプ接触部材 14 基材 14W ウエーハ基材 16 マイクロバンプ・テープ 18 弾性接着層 18A 接着剤 20 絶縁性フィルム 22 導電部材 22P 導電部材パッド 24 ステンシル 26、28 ステンシル・テープ 30 切り取り 32 多重ダイパターン 34 クーポン 36 保護フィルム 38 回転荷重 40 荷重 42 溝 44 ダイ 46 ボンドパッド 48 アラインメントの基点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウォーレン・エム・ファーンワース アメリカ合衆国,83686,アイダホ,ナ ンパ,エス・バナー2004 (56)参考文献 特開 平6−347480(JP,A) 特開 平4−64250(JP,A) 特開 昭63−160346(JP,A) 特開 平6−230034(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 31/26 G01R 1/073 H01L 21/66

Claims (30)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体ダイとの電気的接続を確立するた
    めのインターコネクトの形成方法であって、 半導体ダイ上の接点と電気的に係合するように、導体と
    電気的に連絡している接触部材を配置した絶縁性フィル
    ムを含むテープを用意する工程; 前記テープを支持するための剛性基材を用意する工程;
    及びテープと前記基材との間に弾性接着層を形成するこ
    とにより前記基材上にテープを装着する工程を有し、該
    弾性接着層により、前記接触部材が前記接点と電気的に
    係合する際に接触部材と接点との間の寸法上の変動を吸
    収するように前記接触部材がz-方向に移動することを
    可能としたことを特徴とするインターコネクトの形成方
    法。
  2. 【請求項2】 前記の剛性基材がシリコン、シリコン・
    オン・サファイヤ、シリコン・オン・グラス、ゲルマニ
    ウム、金属及びセラミックからなる群から選択される材
    料を含む請求項1に記載の方法。
  3. 【請求項3】 テープを用意する工程が複数のテープを
    含むクーポンを用意する工程を含み、剛性基材を用意す
    る工程が複数の基材を含む基材ウエーハを用意する工程
    を含み、テープを装着する工程が前記基材ウエーハにク
    ーポンを取り付け、次いでクーポンと基材ウエーハを切
    断して複数のインターコネクトを形成する工程を含む請
    求項1に記載の方法。
  4. 【請求項4】 前記弾性接着層がシリコーンエラストマ
    ーを含む請求項1に記載の方法。
  5. 【請求項5】 さらに接着層の硬化中にテープの上に荷
    重をかける工程を含む請求項1に記載の方法。
  6. 【請求項6】 請求項1乃至5のいずれかに記載のイン
    ターコネクトを用いて半導体ダイを試験する方法
  7. 【請求項7】 半導体ダイとの電気的接続を確立するた
    めのインターコネクトの形成方法であって、 マイクロバンプ接触部材とこのマイクロバンプ接触部材
    に電気的に連絡している導体を有し、マイクロバンプ接
    触部材が半導体ダイ上の接点と電気的に係合するように
    配置されている絶縁性フィルムを含むテープを用意する
    工程; 前記テープを支持するための剛性基材を用意する工程;
    及び弾性材料を含む接着剤を用いて前記テープを前記基
    材に接着することにより、テープと基材との間に、前記
    接触部材が前記接点と電気的に係合する際に接触部材と
    接点との間の寸法上の変動を吸収するように前記接触部
    材がz軸方向に動くことを可能とする層(コンプライア
    ント層)を形成する工程を有する、インターコネクトの
    形成方法。
  8. 【請求項8】 マイクロバンプ接触部材が、前記フィル
    ムを貫通する金属充填ビア上に形成されている金属製バ
    ンプを含む請求項7に記載の方法。
  9. 【請求項9】 マイクロバンプ接触部材がフィルムの一
    面に形成され、導電部材がフィルムの他面に形成されて
    いる請求項7に記載の方法。
  10. 【請求項10】 弾性材料がシリコーンエラストマーを
    含む請求項7に記載の方法。
  11. 【請求項11】 弾性材料がエポキシを含む請求項7に
    記載の方法。
  12. 【請求項12】 剛性基材を用意する工程が複数の基材
    を含むウエーハを用意する工程を含み、テープを用意す
    る工程が、個々のダイボンドパッド配置に対応した、マ
    イクロバンプ接触部材および導体の複数の個別パターン
    を含むクーポンを用意する工程を含み、コンプライアン
    ト層を形成する工程が前記クーポンをウエーハに、その
    間に設けた弾性接着剤により装着し、次いでウエーハと
    クーポンとを単一化して複数のインターコネクトを形成
    する工程を含む請求項7に記載の方法。
  13. 【請求項13】 さらに、前記装着工程に先立ち、ウエ
    ーハに弾性接着剤を塗布する工程を含む請求項12に記
    載の方法。
  14. 【請求項14】 さらに、前記装着工程に先立ち、テー
    プに弾性接着剤を塗布する工程を有する請求項12に記
    載の方法。
  15. 【請求項15】 半導体ダイとの電気的接続を確立する
    ためのインターコネクトの形成方法であって、 ダイ上の接点と電気的に接続するように配置された複数
    のマイクロバンプ接点パターンと前記マイクロバンプ接
    点と電気的に連絡している複数の導電部材のパターンと
    を有する電気的に絶縁されたフィルムを含むテープを用
    意する工程;剛性材料である 基材ウエーハを用意する工程; 前記テープと基材との間に弾性接着層を形成することに
    より前記テープを基材ウエーハに装着して、前記マイク
    ロバンプ接点が前記接点と電気的に係合する際にマイク
    ロバンプ接点と接点との間の寸法上の変動を吸収するよ
    うに前記マイクロバンプ接点がz軸方向に動くことを可
    能とする層(コンプライアント層)を形成する工程;及
    び前記ウエーハとテープを単一化して前記マイクロバン
    プ接点及び導電部材のパターンを複数のインターコネク
    トが形成されるように切り離す工程を有する、インター
    コネクトの形成方法。
  16. 【請求項16】 前記テープがクーポンを含む請求項1
    5に記載の方法。
  17. 【請求項17】 前記弾性接着層が剛性材料である基材
    ウエーハに塗布され、テープが弾性接着層上に載置せら
    れる請求項15に記載の方法。
  18. 【請求項18】 前記弾性接着層が硬化性材料を含み、
    硬化性材料の硬化中にテープの上に重しが加えられる請
    求項15に記載の方法。
  19. 【請求項19】 前記の重しが、重しと接点とが直接に
    接触しないように配置された溝を有するものである請求
    項18に記載の方法。
  20. 【請求項20】 さらに、テープ上に保護フィルムを形
    成し、次いで保護フィルム上に荷重を転がして弾性接着
    層を圧縮する工程を有する請求項15に記載の方法。
  21. 【請求項21】 ウエーハがシリコンを含む請求項15
    に記載の方法。
  22. 【請求項22】 ウエーハとテープの単一化工程がソウ
    による切断を含む請求項15に記載の方法。
  23. 【請求項23】 単一化工程中、ウエーハをウエーハフ
    ィルム枠に保持する請求項15に記載の方法。
  24. 【請求項24】 半導体ダイとの電気的接続を確立する
    ためのインターコネクトの形成方法であって、 ダイ上の接点位置と電気的に接続するように配置された
    複数のマイクロバンプ接点パターンと前記マイクロバン
    プ接点と電気的に連絡している複数の導体パターンとを
    有する電気的に絶縁性のフィルムを含むクーポンを用意
    する工程;剛性材料である 基材ウエーハを用意する工程; ウエーハ上に開口部を有するステンシルを形成する工
    程; 前記クーポンを前記開口部の中で接着剤の上に載せる工
    程; クーポンを接着剤に押し付ける工程; 接着剤を硬化する工程;及び前記ウエーハを切断して前
    記マイクロバンプ接点と導体のパターンを複数のインタ
    ーコネクトが形成されるように分離する工程を有する、
    インターコネクトの形成方法。
  25. 【請求項25】 さらに、硬化工程中クーポンの上に荷
    重をかける工程を有する請求項24に記載の方法。
  26. 【請求項26】 クーポンを接着剤に押し付ける工程
    が、空気袋をクーポン上に載置する工程を含む請求項2
    4に記載の方法。
  27. 【請求項27】 基材ウエーハがシリコン、シリコン・
    オン・サファイヤ、シリコン・オン・グラス、ゲルマニ
    ウム、金属及びセラミックからなる群から選択される材
    料を含む請求項24に記載の方法。
  28. 【請求項28】 ウエーハとクーポンの切断工程が、ウ
    エーハフィルム枠上へのウエーハの載置及びソウにより
    切断を含む請求項24に記載の方法。
  29. 【請求項29】 クーポンを接着剤に押し付ける工程
    が、回転荷重を加える工程を含む請求項24に記載の方
    法。
  30. 【請求項30】 さらに、クーポンと回転する荷重との
    間に保護フィルムを置く工程を含む請求項29に記載の
    方法。
JP08113883A 1995-11-27 1996-05-08 アンパッケージ半導体ダイ試験用インターコネクトの形成方法 Expired - Fee Related JP3128511B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/563,509 US5678301A (en) 1991-06-04 1995-11-27 Method for forming an interconnect for testing unpackaged semiconductor dice
US08/563,509 1995-11-27

Publications (2)

Publication Number Publication Date
JPH09159725A JPH09159725A (ja) 1997-06-20
JP3128511B2 true JP3128511B2 (ja) 2001-01-29

Family

ID=24250793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08113883A Expired - Fee Related JP3128511B2 (ja) 1995-11-27 1996-05-08 アンパッケージ半導体ダイ試験用インターコネクトの形成方法

Country Status (3)

Country Link
JP (1) JP3128511B2 (ja)
KR (1) KR100196820B1 (ja)
TW (1) TW299478B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618827B2 (en) * 2010-10-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of electrical and mechanical characteristics of low-K dielectric in a semiconductor device

Also Published As

Publication number Publication date
KR970030758A (ko) 1997-06-26
JPH09159725A (ja) 1997-06-20
TW299478B (en) 1997-03-01
KR100196820B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
US5915755A (en) Method for forming an interconnect for testing unpackaged semiconductor dice
US6002180A (en) Multi chip module with conductive adhesive layer
US6559666B2 (en) Method and device for semiconductor testing using electrically conductive adhesives
US6437451B2 (en) Test interconnect for semiconductor components having bumped and planar contacts
US5453701A (en) Bare die test and burn-in device
US6278286B1 (en) Interconnect and system for making temporary electrical connections to semiconductor components
EP0826152B1 (en) Method and apparatus for testing semiconductor dice
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
US5474957A (en) Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
US7141997B2 (en) Method for testing using a universal wafer carrier for wafer level die burn-in
US5796264A (en) Apparatus for manufacturing known good semiconductor dice
US8115308B2 (en) Microelectronic assemblies having compliancy and methods therefor
US5007576A (en) Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
US7049840B1 (en) Hybrid interconnect and system for testing semiconductor dice
US6763578B2 (en) Method and apparatus for manufacturing known good semiconductor die
US6353326B2 (en) Test carrier with molded interconnect for testing semiconductor components
JPH0737948A (ja) ダイ試験装置
US6856155B2 (en) Methods and apparatus for testing and burn-in of semiconductor devices
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
JP3128511B2 (ja) アンパッケージ半導体ダイ試験用インターコネクトの形成方法
JPH08293530A (ja) 半導体装置の製造方法
JPH1183937A (ja) 半導体装置試験用基板及び半導体装置試験方法
JP2679684B2 (ja) 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具
JP2932999B2 (ja) 半導体チップ
JP3036486B2 (ja) 集積回路の故障解析方法および故障集積回路組立体

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees