KR100196820B1 - 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법 - Google Patents

미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법 Download PDF

Info

Publication number
KR100196820B1
KR100196820B1 KR1019960014778A KR19960014778A KR100196820B1 KR 100196820 B1 KR100196820 B1 KR 100196820B1 KR 1019960014778 A KR1019960014778 A KR 1019960014778A KR 19960014778 A KR19960014778 A KR 19960014778A KR 100196820 B1 KR100196820 B1 KR 100196820B1
Authority
KR
South Korea
Prior art keywords
tape
adhesive
wafer
forming
interconnect
Prior art date
Application number
KR1019960014778A
Other languages
English (en)
Other versions
KR970030758A (ko
Inventor
고나우어 데렉
엠. 판워스 워렌
Original Assignee
로데릭 더블류 루이스
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/563,509 external-priority patent/US5678301A/en
Application filed by 로데릭 더블류 루이스, 마이크론 테크놀로지 인코포레이티드 filed Critical 로데릭 더블류 루이스
Publication of KR970030758A publication Critical patent/KR970030758A/ko
Application granted granted Critical
Publication of KR100196820B1 publication Critical patent/KR100196820B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은, 반도체다이와 전기접속을 실현하는데 적합한 상호접속부를 형성하는 방법을 제공한다. 상기 방법은, 마이크로범프 테이프를 제공하고, 그 후 이들 사이에 컴플라이언트층을 사용하여 상기 테이프를 기판에 장착하는 공정을 구비하고 있다. 상기 마이크로범프 테이프는 다이상의 본드패드의 패턴에 대응하는 마이크로범프 접속부재의 패턴을 갖는 절연막을 구비한다. 상기 컴플라이언트층은 실리콘중합체 등과 같은 경화가능한 접착제로 형성될 수 있다. 복수의 마이크로범프 테이프를 갖춘 쿠폰은, 복수의 상호접속부를 형성하기 위해 분리될 수 있는 기판웨이퍼에 장착될 수 있다. 이 상호접속부는 미패키지 반도체다이스를 시험하기 위한 시험장치로 사용될 수 있다.

Description

미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법
제1도는 본 발명에 따라 구성된 상호접속부의 평면도.
제2도는 제1도의 선 2-2에 따라 잘라낸 확대단면도.
제3a도는 본 발명의 방법중 한 공정에 따라 마이크로범프 테이프 쿠폰을 장착하기 위한 스텐실을 갖추어 형성된 웨이퍼의 개략적인 평면도.
제3b도는 본 발명의 방법중 한 공정에 따라 마이크로범프 테이프 쿠폰을 장착한 웨이퍼의 개략적인 평면도.
제4a도는 제3a도의 선 4-4에 따라 잘라낸 개략적인 단면도.
제4b도는 제3b도의 선 4A-4A에 따라 잘라낸 개략적인 단면도.
제5a도 및 제5b도는 본 발명에 따른 상호접속부를 형성하기 위한 방법에서의 부가 공정을 나타낸 개략적인 단면도.
제6a도는 본 발명에 따른 상호접속부 형성시의 경화공정에 필요한 그루브를 갖추어 형성된 웨이트의 개략적인 저면도.
제6b도는 본 발명에 따른 상호접속부의 형성중에 마이크로범프 접속부재에 관련된 그루브의 위치를 나타낸 개략적인 단면도.
제7도는 반도체다이의 본드패드와 전기적으로 접속하는 본 발명에 따라 구성된 상호접속부를 나타낸 개략적인 단면도이다.
[관련 출원에 대한 참조]
본 출원은, 1991년 6월 4일 출원된 후 포기된 특허출원 제70/709,858호, 1991년 11월 5일 출원된 후 미국특허 제5,440,240호로 등록된 특허출원 제 07/788,065호 및 1992년 11월 24일 출원된 특허출원 제07/981,956호의 일부연속출원인 1993년 6월 7일 출원된 특허출원 제08/073,005호의 일부연속출원인 1994년 11월 14일 출원된 특허출원 제08/338,345호의 일부연속출원이다.
[발명의 분야]
본 발명은 일반적으로 반도체제조에 관한 것으로, 특히 미패키지 반도체다이스의 시험에 관한 것이다.
[배경기술]
"멀티칩 모듈" 또는 "하이브리드"라고 불리우는 마이크로일렉트로닉 패키지는 미패키지 반도체다이스를 이용하여 조립된다. 조립절차에 앞서, 각 미패키지 다이는 그 질 및 신뢰도의 측정을 위해 시험되어야만 한다. 이에 따라, 미패키지 반도체다이스를 시험하는데 적합한 시험절차가 발전되어 왔다. KGD(Known-good-die)는 등가의 패키지 다이와 같은 잘과 신뢰성을 갖는 미패키지 다이를 말한다.
상기 시험은 집적회로가 전기적으로 바이어스 되는 동안 다이스가 가열되는 번인시험을 포함한다. 더욱이, 다이스는 집적회로 및 다이스 상에 형성된 장치의 성능을 검사하기 위해 속도와 가능시험을 받는다. 파라미터중에서 입력과 출력전압, 캐패시턴스 및 전류사양이 시험된다. 또, 메모리칩은 데이터저장능력, 복구능력 및 반응시간을 측정하는 로직시험을 거치게 된다.
미패키지 다이스를 시험 및 번인하기 위해, 일시적인 캐리어가 종래의 단일칩 패키지 대신에 제조공정에 사용되어 왔다. 일반적으로, 이런 형태의 캐리어는 단일 다이를 유지 및 하우징하기 위한 기부(base)를 갖추고 있다. 또, 캐리어는 각각의 다이와 외부시험회로간에 만들어져 일시적인 전기접속을 허용하는 상호접속부를 갖추고 있다. 미패키지 다이스를 시험하기 위한 캐리어는 코베트 등에 의한 미국특허 제4,899,107호, 우드 등에 의한 미국특허 제5,302,891호 및 본 출원과 공동으로 양도된 우드 등에 의한 미국특허 제5,408,190호에 개시되어 있다.
캐리어에 대한 중요한 디자인 연구중 하나로 다이상의 본드패드와 일시적인 전기접속을 실현하기 위한 방법이 있다. 일부 캐리어에 대해서, 다이는 캐리어 아래의 회로측면에 위치하며, 상호접속부와의 접속부에 바이어스된다. 상호접속부는 다이의 본드패드를 물리적으로 정합 및 접속하는 접속구조를 갖는다. 예컨대, 접속구조는 와이어와 니들 및 범프를 포함한다. 전기접속을 하기 위한 메카니즘은 본드패드의 천연 옥사이드를 날카로운 바늘로 관통시키는 공정과, 천연 옥사이드를 범프로 깨거나 또는 닦는 공정, 또는 옥사이드를 세정하기 위해 제공된 접속부로 본드패드를 가로질러 이동시키는 공정을 포함한다. 일반적으로, 상기 각 접속구조는 본드패드로 저저항 접속을 형성하기 위해 제공된다.
미패키지 반도체다이스를 시험하기 위한 상기 방법에 있어서는, 다이를 손상하지 않고 시험절차를 수행하는 것이 바람직하다. 특히, 다이의 본드패드는 일시적인 전기접속의 형성중 캐리어의 접속구조로 인해 손상될 수도 있다. 또한, 캐리어상의 접속구조는 본드패드의 수직위치에서의 차이를 보상해 주는 장점이 있다.
본 발명의 본드패드 또는 반도체다이상의 다른 접속위치와의 일시적인(또는 영구적인) 전기접속을 실현하는데 적합한 상호접속부를 형성하기 위한 개선된 방법이 제공된다. 상기 상호접속부는 다이의 본드패드를 손상하지 않고 다이와 저저항 전기접속을 하기 위해 제공된 마이크로범프 접속부재를 갖추고 있다.
따라서, 본 발명의 목적은, 미패키지 반도체다이스와 저저항 전기접속을 하기 위한 상호접속부를 형성하는 개선된 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 실리콘 등과 같은 지지기판에 컴플라이언트 접착층상에 장착되는 마이크로범프 접속부재를 사용하여 상호접속부를 형성하기 위한 개선된 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은, 미패키지 반도체다이스의 시험 및 번인에 특히 적합한 개선된 상호접속부를 형성하기 위한 방법을 제공하는 데 있다.
본 발명의 또 다른 목적과 장점 및 성능은 이하의 설명을 통해 더욱 명백해진다.
[발명의 요약]
본 발명에 따르면, 미패키지 반도체다이와의 전기접속을 실현하기 위해 상호접속부를 형성하는 개선된 방법이 제공된다. 즉, 본 발명의 방법은 마이크로범프 접속부재를 갖는 테이프를 제공하는 공정과, 이후 컴플라이언트 접착층상의 테이프를 지지기판에 장착하는 공정을 포함한다.
마이크로범프 테이프는 영구한 전기접속 및 반도체다이스를 패키징하기 위한 외부납을 제공하여 사용되는 2층 TAB 테이프의 구조와 유사할 수 있다. 마이크로범프 테이프는 폴리이미드 같은 유연한 막을 갖고, 상기 막위에 콘덕터 패턴이 형성된다. 콘덕터층은 막의 한 측면상에 형성되고, 마이크로범프 접속부재는 막을 관통하여 콘덕터에 위치한 관통부에 채워지는 금속으로 형성되는 것이 바람직하다. 이러한 형태의 마이크로범프 테이프는 다른 제조업자에 의해 상업적으로 제조되며, 다중의 동일한 다이패턴을 갖는 쿠폰에 이용할 수 있다. 마이크로범프 접속부재는 특수한 다이본드패드 형상(예컨대, 가장자리 접속, 끝접속, 칩상의 납)에 대응하는 크기 및 피치로 형성된다.
상호접속부에 대한 지지기판은 실리콘, 세라믹 또는 금속 같은 강한 금속일 수 있다. 웨이퍼의 재료가 제공되면, 테이프의 하나 이상의 쿠폰이 컴플라이언트 접착제를 사용하여 상기 웨이퍼에 부착되는 것이 바람직하다. 컴플라이언트 접착층은 웨이퍼의 표면에 제공되고, 고르게 퍼진 후, 그 위에서 테이프쿠폰으로 경화되는 실리콘중합체 같은 중합접착제일 수 있다. 경화공정의 적어도 한 부분은 상기 테이프쿠폰상에 웨이트에 따라 수행된다. 경화 후에, 웨이퍼 및 각 다이패턴은 미패키지 반도체다이를 시험하기에 적합한 다수의 상호접속부를 형성하기 위해 분리된다.
상기 상호접속부는 미패키지 다이를 유지 및, 외부시험회로에 접속하기 위해 제공된 시험장치에 접합되어 사용될 수 있다. 다이 및 상호접속부는 다이상의 접속위치(예컨대, 본드패드)와의 접합으로 상호접속부상에 마이크로범프 접속부재에 따라 시험장치내에 위치된다. 테이프상의 콘덕터는 와이어본딩 또는 다른 상호 접속방법에 의해 캐리어상의 외부접속부와의 전기적인 통신을 위해 위치된다.
[실시예]
이하, 제1도 및 제2도를 참조하여 본 발명에 따라 구성된 상호접속부(10)를 나타낸다. 상호접속부(10)는 기판(14)과 마이크로범프 접속부재(12)의 패턴을 갖는 마이크로범프 테이프(16) 및, 기판(14)에 테이프를 제공하기 위해 컴플레인트층(18)을 구비한다. 마이크로범프 테이프(16)는 절연막(20; 제2도) 및 마이크로범프 접속부재(12)와 전기적 교신을 위해 콘덕터(22)의 패턴을 구비한다.
상호접속(10)용 기판(14)은 반도체다이의 크기와 주위 외부선에 대응하는 크기 및 주위 외부선을 갖는다. 기판(14)은, 예컨대 실리콘, 사파이어상의 실리콘, 유리상의 실리콘, 게르마늄, 금속 또는 세라믹 같은 물질로 형성된다. 더 상세하게는, 다중상호접속(10)을 구성하기 위해 기판(14)에는 톱으로 절단된 물질로 된 웨이퍼가 제공되는 것이 바람직하다.
마이크로범프 테이프(16)는 반도체다이스의 테이프자동화 본딩에 사용되는 2개의 TAB테이프와 구성이 유사하다. 마이크로범프 테이프(16)는 폴리이미드, 폴리에스테르, 에폭시, 우레탄, 폴리스티렌, 실리콘 또는 폴리카보네이트 같은 비전도성이며 전기적으로 절연성의 물질로 형성된 절연막(20)을 구비한다. 금속층은 전착(電着) 등을 통해 절연막(20) 상에 형성되고, 콘덕터(22)를 형성하기 위해 패터닝 및 에칭된다. 콘덕터(22)는 알루미늄, 구리 또는 니켈같은 고전도성 물질로 형성될 수 있다. 예컨대, 콘덕터(22)는 15-35㎛의 두께로 형성될 수 있다. 상기 두께로 박막침전공정을 이용해 형성된 등가 콘덕터보다 저항성이 더 낮은 부피율로 콘덕터(22)를 형성할 수 있다.
콘덕터(22)는 시험장치상의 접속패드를 결합하기 위해 와이어본딩 또는 전기적으로 접속된 콘덕터패드(22P)에 관통되며, 상호접속부(10)가 장착된다. 더욱이, 마이크로범프 테이프(16)는 완성된 상호접속부(10)와 다이(44; 제7도)를 정합하기 위해 인쇄되거나 또는 침전된 물질로 형성된 정합기점(48; 제1도)을 포함한다.
제2도에 나타낸 바와 같이, 마이크로범프(12)는 반구 또는 볼록한 형상으로 형성되고, 시험장치에 부착된 다이(44)상의 접속위치(예컨대, 본드패드(46)-제7도)와 전기적인 통신을 위해 접속하여 구현할 수 있다. 홀과 관통부는 절연막(20)을 통해 에칭되고, 마이크로범프(12)는 콘덕터(22)와 전기적 통신을 위해 바이어스에 형성된다. 마이크로범프(12)는 전착 같은 적절한 공정을 이용하여 하나 이상의 전도성 물질층으로 형성된다. 마이크로범프(12)를 형성하기에 적합한 물질은 Ni, Au, Cu 및 땜납합금을 함유한다. 마이크로범프(12)는 약 8㎛에서 50㎛ 사이의 직경을 갖는다.
수기모토 등에 의해 출원된 미국특허 제5,072,289호는 마이크로 테이프를 마이크로범프(12)에 형성하기 위한 하나의 방법을 기술한다. 더욱이, 마이크로범프 테이프(16)는 상표 ASMATTM으로 미국회사 니토덴코에서 상업적으로 사용하고 있다. 마이크로범프 테이프(16)는 쿠폰(34; 제3b도)에 사용할 수 있다. 각 쿠폰(34)은 특수한 형태의 반도체다이를 위한 본드패드의 패턴에 대응하는 마이크로범프(12)와 콘덕터(22)를 구비한 다중 다이패턴(32; 제3b도)을 갖는다. 예컨대, 니토 ASMATTM은 60개의 다이패턴(32)을 갖는 2"×2"쿠폰(34)에 이용할 수 있다. 각 다이패턴은 단일 반도체다이에 대응하고, 30㎛를 갖는 15㎛ 니켈 마이크로범프를 포함하며, 18㎛콘덕터로 13㎛폴리이미드 절연막상에 형성된다.
상호접속부(10)에 대한 컴플라이언트층(18)은 에폭시 또는 실리콘중합체 같은 접착제로 형성된다. 컴플라이언트층(18)은 기판(14)에 마이크로범프 테이프(16)를 부착하여 이루어진다. 더욱이, 컴플라이언트층(18)은 시험된 반도체다이(44; 제7도)의 본드패드(46; 제7도) 사이에 치수의 변화를 적절하게 하기 위해 마이크로범프 접속부(12)가 로딩아래의 z방향으로 이동하도록 할 수 있다.
제3a도 및 제4a도를 참조하면, 상호접속부(10)를 구성하기 위해 사용되는 공정이 나타나며, 우선 기판웨이퍼(14W)가 제공된다. 예시된 실시예에서, 기판웨이퍼(14W)는 반도체다이의 제조에 사용되는 블랭크 실리콘웨이퍼이다. 기판웨이퍼(14W)는 약 6인치의 외경과 약 18×10-3인치의 두께를 갖는다. 스텐실(24)은 기판웨이퍼(14W)상에 구성되며, 기판웨이퍼(14W)에 제공되는 2개 층의 스텐실테이프(26,28; 제4a도)를 구비한다. 스텐실테이프(26,28)는 니토덴코에 의해 제조되어 하나의 테두리로 된 청색 접착테이프이며, 약 3mils(0.003인치)의 두께를 갖는 것이 바람직하다.
도, 제3a도 및 제4a도를 참조하면, 스텐실 테이프(26,28)는 기판웨이퍼(14W)에 제공된 후, 기판웨이퍼(14W)의 외주를 매칭하기 위해 트림된다. 더욱이, 정사각형절단부(30)는 스텐실테이프(26,28)의 2개 층을 통해 형성된다. 다량의 접착제(18A; 제4a도)는 절단부(30)에 위치되어 제3a도에서 화살표로 나타낸 바와 같이 펼쳐진다. 접착제(18A)는 컴플라이언트층(18; 제2도)으로 완전하게 형성될 수 있다. 4인치×4인치로 형성된 절단부(30)에는 약 0.8cc의 접착제(18A)가 필요하다.
접착제(18A)는 처음에는 절단부(30)의 중앙을 더 두껍게 하는 것이 바람직 하나, 간혹 균일한 두께로 된 층으로 형성될 수도 있다. 적절한 접착제로는 이스트 하노바 뉴저지에 있는 지멧 인코포레이티드에 의해 제조된 ZymetTM실리콘중합체가 있다. 상기와 같은 형태의 접착제는 냉각장치에 사용될 수 있는 열흡수 경화중합체로서, 아직까지 사용되고 있다. 또 다른 적절한 접착제로는 에폭시 또는 캡톤(K아파트on)테이프가 실리콘중합체 대신에 사용될 수 있다. 접착제는 수동으로 사용될 수 있거나, 또는 고점성 접착제를 위한 스크린 프린팅에 의해, 또는 저점성 접착제를 위한 글로브탑(glob top) 분배에 의해서 같은 다른 침전방법에 의해 사용될 수 있다. 또한, 본 발명의 방법은 접착제(예컨대, 실리콘중합체) 및, 웨이퍼(14W)에 보다 쿠폰(34)의 뒷면에 노출막을 미리 사용함으로써 실행될 수 있다. 이와 같은 경우, 미리 사용된 접착제 및 노출막은 상호접속부(10)의 구성에 앞서 쿠폰(34)의 제조자에 의해 사용될 수 있다.
제3b도 및 제4b도에 나타낸 바와 같이, 다중 다이패턴(32)을 갖는 쿠폰(34)은 스텐실(24)에 의해 형성된 절단부(30; 제3a도)내에 위치한다. 쿠폰(34)은 접착제(18A)와 마이크로범프(12)의 마주보는 접속부상에 위치한다. 더욱이, 쿠폰(34)은 절단부(30; 제3a도)내에 집중된다.
제5b도에 나타낸 바와 같이 하나의 보호막(36)은 기판웨이퍼(14W)상에 위치한 쿠폰(34)위에 위치한다. 적절한 보호막으로는 쿠폰(34)의 마이크로범프 표면상에 위치 또는 형성된 폴리에스테르막이 있다. 보호막(36)은 쿠폰(34)을 보호하며, 롤링웨이트(38; rolling weight)는 쿠폰(34)과 다른방향에 있는 스텐실 위를 반복적으로 롤링한다. 상기 방법을 통해 접착제(18A)가 측면에 펼쳐짐으로써 컴플라이언트층(18; 제2도)이 균일한 두께로 형성 될 수 있다. 과잉 접착제는 천이나 헝겁으로 닦일 수 있다.
다음에, 제5b도에 나타낸 바와 같이 상기 보호막(36)은 제거되고, 새로운 하나의 보호막(36)이 쿠폰(34) 위에 위치한다. 이 후, 웨이트(40)는 힘을 표시하는 화살표 F에 의해 나타낸 바와 같이 힘을 가하여 보호막(36)상에 위치된다. 예컨대, 웨이트(40)는 약 21bs의 무게일 수 있다. 웨이트(40)는 접착제(18A)가 선경화공정중 제공되어 쿠폰(34)이 경화가 완전히 이루어지기 전에 접착제(18A)에 올려지는 것을 방지할 수 있다. 더욱이, 제6a도 및 제6b도에 나타낸 바와 같이, 웨이트(40)에는 그루브(42)가 형성될 수 있기 대문에, 웨이트와 마이크로범프 접속부재(12)가 직접 접속되는 것을 방지하도록 크기화하여 위치될 수 있다. 또한, 웨이트(40) 대신에 에어블래더(air bladder)가 일부 공정중 힘을 가하기 위해 사용될 수 있다.
적절한 웨이트(40)를 취한 후, 상기 조립체는 접착제(18A)를 미리 경화하기 위해 약 1시간 동안 약 120℃의 온도로 오븐에서 경화하도록 위치된다. 이후, 웨이트(40) 및 보호막(36)은 제거되며, 고온경화가 수행된다. 예컨대, 고온경화는 약 최소 4시간 동안 약 170℃의 온도에서 이루어질 수 있다.
경화공정 후, 기판웨이퍼(14W)는 각 다이패턴(32)을 분리하기 위해 다이아몬드 팁으로 된 톱을 사용하여 톱으로 절단되어 복수의 상호접속부를 형성한다. 톱으로 절단하는 공정중, 기판웨이퍼(14W)는 점착성의 지지부를 갖는 웨이퍼프레임(도시되지 않음)상에 지지된다. 이와 같은 형태의 웨이퍼 막프레임은 분리용 반도체웨이퍼를 지지하기 위한 반도체제조시 사용된다. 웨이퍼 막프레임은 실리콘웨이퍼(14W)의 깨짐을 방지하기 위해 제공되어야 한다.
제7도를 참조하면, 이용되는 상호접속부의 횡단면이 도시된다. 상호접속부(10)는 미패키지 반도체다이(44)를 시험하기 위한 시험장치로 사용될 수 있다. 상기 시험장치는 본 명세서의 참조문헌인 미국특허 제5,408,190호에 기술된 바와 같이 구성될 수 있다. 우선, 상호접속부(10)는 시험장치내에 장착됨으로써, 상호접속부(10)상의 콘덕터패드(22; 제1도)는 시험장치상에 형성된 전도성부재를 결합하여 전기적으로 연결될 수 있다. 예컨대, 콘덕터패드(22)는 시험장치상의 본딩패드에 대응하여 와이어본딩될 수 있다. 상호접속부(10)는 시험장치내에 장착되고, 다이(44)는 힘으로 표기되는 화살표에 나타낸 바와 같이 상호접속부를 향해 압축된다. 상기 인용된 특허에 기술된 바와 같이 힘분배 매카니즘은 다이를 상호접속부를 향해 압축함으로써 실현될 수 있다.
시험장치는 다이상에 형성된 집적회로의 동작성을 시험하기 위해 시험신호를 발생해 주는 외부시험회로에 접속될 수 있다. 시험장치는 본드패드(46) 또는 다이(44)상의 다른 접속위치를 상호접속부(10)상의 마이크로범프(12)와 정합하기 위한 공급부를 갖는다. 또한, 플립칩 광학정합 같은 광학정합기술은 다이(44)상의 본드패드(46)와 상호접속부(10)상의 마이크로범프 접속부재(12)를 정합하기 위해 사용될 수 있다. 정합기점(48; 제1도)은 정합을 용이하게 하기 위해 사용될 수 있다. 예컨대, 밴댓 등에 의해 출원된 미국특허 제4,899,921호에 발표된 정합본드기구는 다이(44)와 상호접속부(10)를 광학적으로 정합하기 위해 사용될 수 있다.
따라서, 본 발명은 특히 시험하기 위한 반도체다이와의 일시적인 전기접속을 하기에 적합한 상호접속부의 형성방법을 제공한다. 상기 상호접속부는 또한 다중칩 모듈의 정보에서 같이 반도체다이와 영구한 전기접속을 실현하기 위해 사용될 수 있는 장점이 있다.
한편, 상술한 양호한 실시예를 통해 나타낸 본 발명은 당분야에 숙련된 지식을 가진 자에게는 명백하며, 임의의 변형 및 응용이 청구범위에 나타낸 바와 같이 본 발명의 범주를 이탈하지 않는 범위내에서 가능하다.

Claims (30)

  1. 반도체다이와 전기접속을 실현하는데 적합한 상호접속부를 형성하는 방법에 있어서, 마이크로범프 접속부재를 갖춘 전기적으로 절연성의 막을 구비한 테이프를 제공하는 공정과, 상기 테이프를 지지하기 위한 기판을 형성하는 공정 및, 상기 테이프와 상기 기판 사이에 컴플라이언트층을 사용하여 상기 테이프를 기판에 장착하는 공정을 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  2. 제1항에 있어서, 상기 기판은, 실리콘, 사파이어상의 실리콘, 유리상의 실리콘, 게르마늄, 금속 및 세라믹으로 구성된 그룹으로부터 선택된 재료로 형성되는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  3. 제1항에 있어서, 복수의 테이프를 갖춘 쿠폰을 제공하는 공정과, 기판웨이퍼를 형성하는 공정, 상기 쿠폰을 상기 기판웨이퍼에 부착하는 공정 및, 상기 쿠폰과 상기 기판을 분리하여 복수의 상호접속부를 형성하는 공정을 더 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  4. 제1항에 있어서, 상기 컴플라이언트층은 접착제로 이루어진 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  5. 제1항에 있어서, 상기 컴플라이언트층은 경화가능한 접착제로 이루어지고, 상기 접착제의 경화중에 상기 테이프상에 웨이트를 설치하는 공정을 더 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  6. 제1항에 있어서, 상기 상호접속부를 이용하여 다이를 시험하는 공정을 더 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  7. 반도체다이와 전기접속을 실현하는데 적합한 상호접속부를 형성하는 방법에 있어서, 마이크로범프 접속부재와, 이 마이크로범프 접속부재와 전기적으로 연결되는 콘덕터를 갖춘 전기적으로 절연성의 막을 구비한 테이프를 제공하는 공정과, 상기 테이프를 지지하기 위한 기판을 형성하는 공정 및, 접착제로 상기 테이프를 상기 기판에 부착함으로써 상기 테이프와 상기 기판 사이에 컴플라이언트층을 형성하는 공정을 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  8. 제7항에 있어서, 상기 마이크로범프 접속부재는 상기 막을 관통하여 충전된 금속상에 형성된 금속범프로 이루어진 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  9. 제8항에 있어서, 상기 마이크로범프 접속부재는 상기 막의 제1면상에 형성되고, 상기 콘덕터는 상기 막의 제2면상에 형성되는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  10. 제9항에 있어서, 상기 접착층은 경화가능한 중합접착제로 이루어진 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  11. 제10항에 있어서, 상기 경화가능한 중합접착제는 에폭시 및 실리콘으로 구성된 그룹으로부터 선택된 재료로 형성되는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  12. 제11항에 있어서, 상기 기판을 어떤 재료의 웨이퍼로서 제공하는 공정과, 상기 마이크로범프 접속부재의 복수의 패턴 각각과 특이한 다이본드패드형상에 대응하는 콘덕터를 상기 테이프에 제공하는 공정, 테이프를 웨이퍼에 이들간에 접착제를 사용하여 장착하는 공정 및, 상기 웨이퍼테이프를 분리하여 복수의 상호접속부를 형성하는 공정을 더 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  13. 제12항에 있어서, 상기 웨이퍼에 접착제를 바르는 공정을 더 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  14. 제12항에 있어서, 상기 테이프에 접착제를 바르는 공정을 더 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  15. 반도체다이와 전기접속을 실현하는데 적합한 상호접속부를 형성하는 방법에 있어서, 상기 다이상의 접속위치에 대응하는 복수의 마이크로범프 접속부의 패턴과, 이 마이크로범프 접속부와 전기적으로 연결되는 복수의 콘덕터의 패턴을 갖춘 전기적으로 절연성의 막을 구비한 테이프를 제공하는 공정과, 기판웨이퍼를 형성하는 공정, 컴플라이언트층을 형성하기 위해 상기 테이프와 상기 기판 사이에 위치한 접착제를 사용하여 상기 테이프를 상기 기판웨이퍼에 장착하는 공정 및, 상기 웨이퍼와 상기 테이프를 분리하여 상기 마이크로범프 접속부재와 상기 콘덕터의 패턴을 분리함과 더불어 상호접속부를 형성하는 공정을 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  16. 제15항에 있어서, 상기 테이프는 접착층이 부착된 쿠폰으로서 제공되는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  17. 제15항에 있어서, 상기 접착제는 상기 기판웨이퍼에 가해지고, 상기 테이프는 상기 접착제 위에 위치하는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  18. 제15항에 있어서, 상기 접착제는 경화가능하고, 상기 접착제의 경화중에 상기 테이프 위에 웨이트를 설치하는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  19. 제15항에 있어서, 상기 웨이트는, 그 웨이트와 마이크로범프 접속부의 직접적인 접속을 방지하는 그루브를 갖춘 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  20. 제15항에 있어서, 상기 테이프위에 보호막을 형성하고, 그 후 상기 접착제를 압착하기 위해 상기 보호막을 통하여 웨이트를 롤링하는 공정을 더 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  21. 제15항에 있어서, 상기 웨이퍼는 실리콘으로 이루어진 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  22. 제15항에 있어서, 상기 웨이퍼와 테이프는 톱으로 절단함으로써 분리되는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  23. 제22항에 있어서, 상기 웨이퍼는, 톱으로 절단하는 중에 웨이퍼막프레임상에 지지되는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  24. 반도체다이와 전기접속을 실현하는데 적합한 상호접속부를 형성하는 방법에 있어서, 다이상의 접속위치에 대응하는 복수의 마이크로범프 접속부의 패턴과, 이 마이크로범프 접속부와 전기적으로 연결되는 복수의 콘덕터의 패턴을 갖춘 전기적으로 절연성의 막을 구비한 쿠폰을 제공하는 공정과, 상기 기판웨이퍼를 형성하는 공정, 상기 웨이퍼상에 개구부를 갖는 스텐실을 형성하는 공정, 상기 웨이퍼에 접착제를 바르는 공정, 상기 접착제상의 개구부내에 쿠폰을 위치시키는 공정, 상기 접착제에 대하여 상기 쿠폰을 압착하는 공정, 접착제를 경화하는 공정 및, 상기 웨이퍼를 분리하여 상기 마이크로범프 접속부재와 콘덕터가 분리함과 더불어 복수의 상호접속부를 형성하는 공정을 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  25. 제24항에 있어서, 상기 경화공정중에 상기 쿠폰위에 웨이트를 위치시키는 공정을 더 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  26. 제24항에 있어서, 블래더를 사용하여 상기 접착제에 대하여 상기 쿠폰을 압착하는 공정을 더 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  27. 제24항에 있어서, 상기 기판웨이퍼는, 실리콘, 사파이어상의 실리콘, 유리상의 실리콘, 게르마늄, 금속 및 세라믹으로 구성된 그룹으로부터 선택된 재료로 형성되는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  28. 제24항에 있어서, 상기 웨이퍼를 웨이퍼막프레임상에 위치시키고 톱으로 절단함으로써 상기 웨이퍼와 쿠폰을 분리하는 공정을 구비한 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  29. 제24항에 있어서, 상기 접착제에 대하여 상기 쿠폰을 압착하는 공정은, 웨이트를 롤링하는 공정을 갖추고 있는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
  30. 제29항에 있어서, 상기 쿠폰과 롤링하는 웨이트 사이에 보호막이 위치하는 것을 특징으로 하는 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법.
KR1019960014778A 1995-11-27 1996-05-07 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법 KR100196820B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/563,509 1995-11-27
US8/563,509 1995-11-27
US08/563,509 US5678301A (en) 1991-06-04 1995-11-27 Method for forming an interconnect for testing unpackaged semiconductor dice

Publications (2)

Publication Number Publication Date
KR970030758A KR970030758A (ko) 1997-06-26
KR100196820B1 true KR100196820B1 (ko) 1999-07-01

Family

ID=24250793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014778A KR100196820B1 (ko) 1995-11-27 1996-05-07 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법

Country Status (3)

Country Link
JP (1) JP3128511B2 (ko)
KR (1) KR100196820B1 (ko)
TW (1) TW299478B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618827B2 (en) * 2010-10-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of electrical and mechanical characteristics of low-K dielectric in a semiconductor device

Also Published As

Publication number Publication date
JPH09159725A (ja) 1997-06-20
JP3128511B2 (ja) 2001-01-29
TW299478B (en) 1997-03-01
KR970030758A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US5915755A (en) Method for forming an interconnect for testing unpackaged semiconductor dice
US5123850A (en) Non-destructive burn-in test socket for integrated circuit die
US6559666B2 (en) Method and device for semiconductor testing using electrically conductive adhesives
US6002180A (en) Multi chip module with conductive adhesive layer
US6016060A (en) Method, apparatus and system for testing bumped semiconductor components
US5786701A (en) Bare die testing
US6025731A (en) Hybrid interconnect and system for testing semiconductor dice
JP5306224B2 (ja) コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法
KR100278093B1 (ko) 반도체장치에탄성접촉구조물을장착하는방법
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
US5367763A (en) TAB testing of area array interconnected chips
US6362637B2 (en) Apparatus for testing semiconductor wafers including base with contact members and terminal contacts
KR100781856B1 (ko) 프로브 카드 및 프로브 시트 또는 프로브 카드를 이용한반도체 검사 장치 및 반도체 장치의 제조 방법
US7135345B2 (en) Methods for processing semiconductor devices in a singulated form
KR100355972B1 (ko) 팁 구조물을 제조하는 방법
US20040070413A1 (en) Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
US20010002068A1 (en) Test interconnect for semiconductor components having bumped and planar contacts
JPH07221146A (ja) 半導体デバイス用非破壊相互接続システム
US20010040464A1 (en) Electric contact device for testing semiconductor device
CN110010511B (zh) 一种射频芯片系统级封装模组的测试方式
JPH0737948A (ja) ダイ試験装置
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
KR100196820B1 (ko) 미패키지 반도체다이스를 시험하기 위한 상호접속부의 형성방법
GB2247565A (en) A method of testing a semiconductor device
US5630947A (en) Method of making a multichip module comprising at least one thin film probe

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100210

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee