JP2006525516A

JP2006525516A - マッチングデバイスを利用するデバイスのプロービング

Info

Publication number: JP2006525516A
Application number: JP2006513408A
Authority: JP
Inventors: ディオリオ，マーク・エル
Original assignee: Celerity Research Inc
Current assignee: Celerity Research Inc
Priority date: 2003-05-01
Filing date: 2004-04-27
Publication date: 2006-11-09
Also published as: EP1625406A4; WO2004099793A3; TWI255520B; TW200425374A; EP1625406A2; WO2004099793A2

Abstract

【課題】広い温度範囲にわたって高い信頼性をもって半導体集積回路デバイスの試験を行える試験装置及び方法を提供する。
【解決手段】本発明のデバイス試験用のプローブシステムは、試験時に試験対象デバイスの端子の形状調整も行って端子の高さの均一性を高め、試験後のパッケージングにおけるデバイス端子の接続の信頼性を向上させる。また、試験対象のデバイスと同一または類似の材料の基板から形成されたプローブカードを用いてデバイスとカードとの熱特性を一致させることで、広い温度範囲にわたってプローブカードのテストピンとデバイス端子との適切な接触を維持できるようにしている。また、このプローブカードはテストヘッド上での交換が容易に行えるように構成され、試験対象のデバイスの変化に応じたプローブカードの交換に取られる時間を最小限とすることができる。

Description

集積回路デバイスの試験により、故障したデバイスが特定されるとともに、製造工程における問題や歩留まりに関する情報が得られる。欠陥部品の無駄なプロセシングを避けるため、そして修正可能な問題が複数のバッチに影響を及ぼす前にプロセスの問題を特定しておくために、試験は製造プロセスの早い段階で行われるのが好ましい。特にウエハプロービングを利用すれば、ウエハから切り離される前に集積回路デバイスの早い段階での電気的試験が行える。そして、欠陥品または粗悪品と特定されたデバイスは、パッケージングされる前に廃棄することができる。さらに、製造プロセスに対する修正や調節を、デバイスがパッケージングされた後にはじめて試験される場合に生ずる更なる遅延を生ずることなく行うことが可能となる。

図１は、ウエハ１１０上に製造された集積回路デバイス１１２の試験のための従来の試験装置１００を示す。ウエハ１１０は、通常複数のデバイス１１２を含む半導体ウエハである。試験のために、プローバまたは他の位置決めシステム（図示せず）はウエハ１１０またはテストヘッド１３０を動かして、テストボード１２０と今回試験対象として選択したデバイス１１２との位置合わせを行う。テストボード１２０上には、各デバイス１１２上の電気的端子１１４のパターンと整合するように配置されたピン１２４が設けられている。テストボード１２０が、選択されたデバイス１１２と適切に位置合わせされているとき、ピン１２４と端子１１４とが、選択されたデバイス１１２とテストボード１２０との間の電気的接続をなす。こうしてピン１２４、テストボード１２０、及びテストヘッド１３０が、選択されたデバイス１１２と試験用電子回路１４０との間で電気信号をリレーすることが可能となる。

通常、試験装置１００は、デバイス１１２、特にピン１２４が端子１１４に接触する部位への損傷を回避または最小限とするように設計されている。図１では、ピン１２４の一端が突出した形状とすることによって、ピン１２４が端子１１４に与える力を制限する柔軟性を与えている。他の試験装置の設計では、試験中にデバイス１１２に加わる力を同様に吸収または制限するばね付勢されたピンを用いる。ピン１２４が弾力的であることの不利益は、ピンがの位置が容易にずれてしまうことである。例えばクリーニング中または使用中にピン１２４の一つが曲がってしまうと、そのピン１２４が目標の端子１１４と良好な電気的接触をなすことができなくなってしまい、その結果試験がうまくいかなくなることが多くなる。さらに、ウエハ１１０とテストボード１２０やピン１２４との熱特性の差のために、ピン１２４が端子１１４のパターンに適切にマッチングする温度範囲が限定される。具体的には、ピン１２４は、デバイス１１２のサイズに対して比較的長く、温度が変化するとそれに比例して伸縮することになる。

試験によって端子１１４に与えられる損傷や摩耗は、ピン１２４が弾性を有していても問題になることがあり、そのような損傷はデバイス１１２がフリップチップパッケージング用として設計されている場合に特に問題になりやすい。図２は、ダイ２１０と相互接続基板２２０を備えたフリップチップパッケージ２００を示す。ダイ２１０は、図１に示すウエハ１１０のようなウエハから分離されたデバイス１１２を含む。フリップチップパッケージングによって、相互接続基板２２０上のパッドに金属バンプが取り付けられる。この金属バンプはデバイス１１２の上に突出した電気的端子１１４を形成する。そして相互接続基板２２０は、ダイ２１０と外部端子２２２との間の電気的接続をなす。

パッケージングプロセスの前に端子１１４に接触するテストピン１２４は、特に端子の接触される部分が半田のような比較的柔らかい金属製であるとき、端子１１４に凹み２１６を残すことがある。この凹み２１６は酸化や半田フラックス等の汚染物質を捕捉し、これが端子１１４とパッド２１４との結合を弱めて、結果的にパッケージの信頼性を低下させてしまうことがある。

フリップチップパッケージで起こりうる別の問題は、端子１１４が不均一であることに起因する問題である。特に、端子１１４のパッド２１４への取り付けの信頼性を高めるために、端子１１４とパッド２１４の頂部は、パッケージング基板に対応する平面内にあるべきである。図２は、端子１１４が対応するパッド２１４まで達しない問題や、信頼できる接続が形成されない問題を図示したものである。端子１１４の形成プロセスが、端子１１４が不均一になることの一般的な原因であるが、ピン１２４が、試験中に選択された端子１１４を摩耗させたり平面性（planarity）を損なうことによって、信頼性のあるパッケージングが一層困難になることもある。

本発明の或る側面によれば、プロービングシステムが、試験されるデバイスに使用されたものと同一のプロセスと材料をいくつか利用して製造される半導体プローブデバイスを用いる。より具体的には、半導体プローブデバイスは、半導体ダイと、試験されるデバイスのコンタクトパッドを形成するために用いられるのと同一のマスクを用いてダイ上に形成されるコンタクトパッドとを有し得る。このコンタクトパッドをプローブ先端として機能させることも、或いは従来のウエハバンピングプロセスで半導体プローブデバイス上にプローブ先端部を形成することもできる。プローブ先端への電気的接続は、導電性トレース、ワイヤボンディング、または半導体デバイスの製造において以前より使用されてきた他の技術を用いて形成することができる。プローブ先端のパターンは、プロセスや設計を変更するときに半導体デバイスの要求されるサイズに応じて拡大縮小することができる。試験対象のデバイスを形成するために使用される半導体製造プロセスによって、プローブ先端を含むプローブデバイスも形成できるからである。試験対象のデバイスの材料と同一または類似の材料を含む半導体プローブデバイスを用いると、プローブデバイスと試験対象のデバイスの熱特性が整合し、従って広い温度範囲にわたって試験が行えることになる。

本発明の特定の実施形態の１つは、デバイスの試験のためのプロービングシステムである。そのプロービングシステムにおけるプローブは、プローブ先端がその上に存在する半導体ダイを含む。プローブ先端は、テスタに電気的に接続され得、デバイスの端子のパターンにマッチング即ち一致するパターンに配列されている。プローブの半導体ダイは、デバイスと実質的に同一の材料から作製して、デバイスとプローブの熱的なマッチングを達成することができる。テスタとプローブ先端との電気的接続は、ダイの上側表面上に形成されたトレースを介して、または半導体ダイを貫通する導電性バイアを介して達成され得る。プローブは、選択に応じて半導体ダイを載せる基板やプリント回路基板を有し、ある形態では、基板が取り付けられた半導体ダイ、または基板が取り付けられていない半導体ダイを有するプローブアセンブリは、プローブカード上のレセプタクルにぴったりと収まる。これによって、プローブが損傷を受けたときや、異なる種類のデバイスの試験のためにプローブを取り除いたり、交換することができるようになる。

本発明の別の実施形態は、デバイスの電気的試験のためのプローブカードである。そのプローブカードは、試験装置上に搭載するために適合された第１の基板と、前記第１の基板上に載置されたレセプタクルと、前記レセプタクルに設けられたプローブとを有する。プローブは、レセプタクルに着脱自在に取り付けられ得、半導体ダイの上側表面上にあり、前記デバイスの端子のパターンにマッチング即ち一致するパターンに配置された複数のプローブ先端を有する。

本発明のさらに別の実施形態は、半導体デバイスの電気的試験のためのプローブを形成する方法である。前記方法は、半導体ダイ上に半導体デバイス上の端子のパターンと一致するパターンにプローブ先端を形成する過程と、前記プローブ先端と試験装置との電気的接続のための相互接続構造を形成する過程とを有する。プローブ先端を形成過程は、半導体ダイ上にコンタクトパッドを形成する過程と、次いで前記コンタクトパッドの表面上に導電性バンプを形成する過程とを含み得る。相互接続構造は、半導体の上側表面上にプローブ先端を備える形態か、または半導体ダイの上側表面から下側表面への貫通する導電性バイアを備える形態で形成することができる。

本発明を実施形態について、図面を参照して以下に説明するが、異なる図面に記載された同一の符号は、同一または類似の構成要素を示すものとする。本発明のある側面によれば、ウエハ上に形成されたデバイスの電気的試験のためのウエハプロービングプロセスが、デバイス上の端子をその高さの均一性を改善するべく形状調整（condition）も行う。従って、ウエハから切り離されたときに良質なデバイスは、より一層良好な状態となって、フリップチップパッケージにおいて相互接続基板に対して、或いはそのチップがチップオンボードの用途で組み立てられたときに回路基板に対して信頼性の高い結合をなす。このウエハプローブは、デバイスが取り付けられるプリント回路基板または相互接続基板の全部または一部と実質的に同形のプローブカードを採用し得る。或いは、前記ウエハプローブは、試験対象のデバイスに類似した半導体プローブデバイスを採用し得る。プローブカードまたはデバイスのプローブ先端は、相互接続基板の通常の電気的コンタクト構造である平らなコンタクトパッド即ちバンプであり得る。或いは、プローブカードまたはデバイス上に所望の形状及びサイズを有するプローブを形成して、デバイスの金属バンプを必要な形状に変形させることもできる。

図３は、本発明の或る実施例によるテストシステム３００のブロック図である。テストシステム３００は、自動試験装置（ＡＴＥ）３１０、テストヘッド３２０、メタルオンパッド（ＭＯＰ）プローブ先端３４０を有するプローブカード３３０、ウエハチャック３５０、及びプローバ３６０を備える。テストシステム３００は、ウエハ１１０上に形成されたデバイス１１２を電気的に試験し、試験プロセスにおいて、デバイス１１２の複数の端子１１４を改善するべくその端子１１４に対する形状調整も行う。

デバイス１１２は、あらゆる種類のデバイスであり得、例えばメモリ、コントローラ、プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、その他の種類の集積回路や独立型のデバイス等が挙げられる。デバイス１１２は、端子１１４として、フリップチップパッケージングやプリント回路基板への取り付けのためにウエハ１１０の上側表面の上に十分な高さまで突出した金属バンプを有し得る。現在のフリップチップパッケージングプロセスのために、端子１１４は通常約６０μｍ−７００μｍの範囲の平均高さを有し、一般的な平均高さは１００μｍである。各端子１１４は、例えば半田ボールであるか、多数の金属層（例えば、積層された半田ボールや、銅や他の金属の柱状体で半田層、半田ボール、金層または金スタッド等のキャップを有するもの）を有する複合構造体であり得る。或いは、端子１１４は、ワイヤボンディングやその他のパッケージング技術を用いて電気的に接続されるパッドであり得る。

ウエハ１１０上の選択されたデバイス１１２を電気的に試験するプロービングオペレーションのために、デバイス１１２上の端子１１４のパターンに一致するパターンに配置されたＭＯＰプローブ３４０を備えたプローブカード３３０が、テストヘッド３２０の上に載置される。ＭＯＰプローブ３４０は、プローブカード３３０上に直接形成された金属プローブ、プローブカード３３０に取り付けられた相互接続基板または独立したプリント回路基板上に直接形成された金属プローブ、又はプローブカード３３０に電気的に接続された半導体プローブデバイス上に直接形成された金属プローブの何れかであり得る。次に一般的にはシリコン（Ｓｉ）製、又は他の半導体材料製のウエハ１１０が、ウエハチャック３５０の上に配置される。プローバ３６０は、選択された１個または複数のデバイス１１２のための端子１１４の位置がＭＯＰプローブ３４０の位置と整合する位置及び向きとなるようにウエハチャック３５０を操作する。

以下、実施例に基づいて、平面性を改善するための形状調整が必要な金属バンプを端子１１４が有する場合の、１個のデバイス１１２の試験について説明する。当業者には明らかなように、必要なら複数のデバイスを同時に試験することも可能で、また試験は他の種類の端子を有するデバイスに対して行ったり、或いは端子を変更することなく行うことも可能である。実施例の試験プロセスでは、プローバ３６０がチャック３５０を持ち上げて、位置合わせされたデバイス１１２上の端子１１４をＭＯＰプローブ３４０に電気的に接触させる。するとＭＯＰプローブ３４０は端子１１４を非弾性的に変形させ始める。次にＡＴＥ３１０がテストヘッド３２０とプローブカード３３０を通して端子１１４に電気入力信号を供給し、選択されたデバイス１１２から得られる出力信号を測定して、そのデバイス１１２が機能し、必要な能力を提供しているか否かを判定する。

ＡＴＥ３１０及びプローバ３６０は、アジレント・テクノロジーズ・インク（Agilent Technologies, Inc.）、テラダイン・インク（Teradyne, Inc.）、及びＬＴＸコーポレーション（LTX Corporation）等の様々な業者から市販されている標準的な試験装置であり得る。ＡＴＥ３１０は、デバイス１１２の種類の応じた従来の方式でデバイス１１２の電気的な試験を行う。ＭＯＰプローブ３４０に対するウエハ１１０の相対位置を制御するプローバ３６０は、ウエハ１１０の上側表面とプローブカード３３０との間の距離を測定可能なもの、またはウエハ１１０のプローブカード３３０に初めに接触した後の上方向の移動距離を正確に制御可能なものであるのが好ましい。或いは、ウエハ１１０の相対位置を制御するためにプローブカード３３０を動かすこともできる。試験中のウエハ１１０の上側表面とＭＯＰプローブ３４０の理想的な距離は、後述するようにウエハ１１０の表面上に突出する端子１１４の高さに応じて決まる。

本発明のある側面によれば、プローブカード３３０上のＭＯＰプローブ３４０は、プロービング中の端子１１４の変形を促進するべくコンプライアンス（compliancy：弾性・伸展性）が制限されている。プローブカード３３０は、例えばデバイス１１２が実装されたフリップチップパッケージで使用するのに適したバンプ付き或いはバンプ無しの相互接続基板であり得る。そのような相互接続基板は、一般的にはポリアミド等の有機材料や他の絶縁材料製で、相互接続基板の一方の側のバンプまたはコンタクトパッドを、相互接続基板の反対側のコンタクトパッド及び／またはボールグリッドアレイ（ＢＧＡ）に電気的に接続する導電性トレースを有する。或いは、ＭＯＰプローブ３４０は、プローブカード３３０に電気的に接続された半導体プローブデバイス、相互接続基板、又はプリント回路基板の上に設けられ得る。ＭＯＰプローブ３４０は、電気的試験のためにデバイス１１２の端子１１４に接触し、良好な電気的接続をなし、かつ端子１１４の変形を引き起こすために十分な圧力を加えることができる。

上記のプローブカード３３０とＭＯＰプローブ３４０は、１個の均一の／一体的な構造または別々の要素であり得る。テストヘッドは通常標準のデバイスであり、プローブカード３３０のベース部は、適切な標準に従って設計されたものであって、テストヘッド３２０に取り付け可能なものである。しかし、図示された本発明の実施例では、ＭＯＰプローブ３４０は、プローブカード３３０の着脱可能部分として取り付けられた、独立した基板、デバイスまたはアセンブリであり得る。このことによって、異なるデバイスの試験のための異なるＭＯＰプローブ３４０を取り付けてプローブカード３３０を使用することが可能となる。交換可能なＭＯＰプローブ３４０を備えるプローブカード３４０は、ＡＴＥ３１０の休止時間が最小限で済むように損なわれたプローブを素早く交換することが可能になるという利点をも有する。

プローブカード３３０は、プローブカード３３０全体のコンプライアンスを制限するべく、テストヘッド３２上に固定的に取り付けられるか、ばね付勢された形で取り付けられ得る。コンプライアンスの程度は、非弾性的（non-compliant）即ち硬質な取り付け手段の場合の約０から、ばね式取り付けの場合の約１５ミル以上までの範囲であり得る。後に詳述するように、プロービング中のデバイス端子１１４の所望の変形や平坦化に基づいて、固定的な取り付け手段か弾性的な（compliant）取り付け手段かの選択、弾性的な取り付け手段の最大移動距離、弾性的な取り付け手段の場合のテストヘッド３２０とプローブカード３３０との間にあるばねや他の圧縮可能な構造の数、及び弾性的な取り付け手段の場合の圧縮可能な構造のばね定数或いはばね係数が決定されることになる。

ＭＯＰプローブ３４０は、プリント回路基板技術またはデバイスバンピングを利用して形成することができ、特定のデバイスや同時並行の試験のための複数のデバイスに適合するように容易に構成できるという利点を有する。これに対して、一端が突出した形状のプローブ或いはばね付勢されたプローブを有するプローブカードは、一般的にはプローブのサイズに適合するデバイスより大きくなければならず、また１以上のデバイスに一致するようにプローブを配置することは複雑になり得る。

コンパクトで非弾性的なＭＯＰプローブ３４０の別の利点は、従来のプロービング装置で使用される針式、ばね式、または突出した形状のプローブと比較して耐久性があることである。従ってＭＯＰプローブ３４０は、調節の必要や曲がりの恐れなく適切な位置の整合を維持する。ＭＯＰプローブ３４０は、プローブの損傷や位置ずれを生ずることなく、例えばブラシや他の機械的クリーニング技術を用いてクリーニング処理をすることもできる。

ＭＯＰプローブ３４０は、後述のように、比較的広い平らなコンタクト領域も有し得る。平らなコンタクト領域は、使用中及びクリーニング処理中に損傷を受ける可能性が低いことに加えて、粒子を捕捉・保持する突出部や尖った点を有しない。この結果、ＭＯＰプローブ３４０は、クリーニングを行わずに長期間使用した後であっても試験中のデバイスとの接触抵抗が低いままに維持することが可能となる。

図４Ａは、基板４１０のなか及び上に形成されたデバイス４００の部分を示す。デバイス４００は、半田ボールや電気的端子として作用する他の導電性構造体であり得るバンプ４２０及び４２２を有する。全てのバンプ４２０及び４２２は基板４１０の表面から同じ高さＨまで突出しているのが理想的であるが、バンプ４２０及び４２２には製造時のばらつきがあり、これによって一部のバンプ４２２が標準の高さHから距離Ｚ１だけ異なる高さとなることがある。バンプ４２２についてその距離Ｚ１が大きくなり過ぎると、図２に関連して上述したようにフリップチップボンディングに際して脆弱な接合或いは接合不良が生ずることになる。

図４Ｂは、とがった形状で堅いプローブ先端４４０を有するプローブカード４３０をデバイス上の全てのバンプ４２０及び４２２に接触させることで、どのようにバンプ４２０が凹みができるかを示す。特に、プローブ先端４４０が、サイズが小さいバンプ４２２に電気的に接触するに十分な距離だけ移動すると、他のプローブ先端４４０はより大きめのバンプ４２０の中に沈んで、細い凹み４２５が形成される。従って、大きめのバンプ４２０に形成された細い凹み４２５は、汚染物質を捕捉し、その大きめのバンプ４２０との電気的接続を脆弱なものとする。加えて、尖ったプローブ先端４２０は、バンプ４２０及び４２２の高さの差をほとんど改善しないので、バンプ４２０及び４２２の元々の高さのばらつきが原因で、フリップチップパッケージにおける電気的接続やプリント基板へのダイの取り付けが脆弱なものや不良なものとなることがある。

図４Ｃは、平らなプローブ先端４２２を有する本発明の或る実施形態によるプローブカード４３２を備えるシステムを示す。平らなプローブ先端４２２は、バンプ４２０及び４２２の直径の２分の１以上の幅を有するのが好ましい。本発明の或る実施形態では、プローブカード４３２はプリント回路基板であり、プローブ先端はそのプリント回路基板の表面上のコンタクトパッドまたは金属トレースである。本発明の別の実施形態では、プローブ先端４４２は、試験対象のデバイス上のバンプ４２０及び４２２のパターンにマッチング即ち一致するコンタクトパッドパターンを有する半導体プローブデバイスのコンタクトパッドである。プローブ先端４４２は、デバイス端子４２０及び４２２の非弾性的な変形のために必要な力を加えながら、自身は非弾性的な変形を避けられる金属で作られるべきである。デバイスの端子４２０及び４２２が半田のような展延性の材料を含むときは、銅のような材料がプローブ先端４４２に適している。

図４Ｃは、プローブカード４３２の表面と同じ高さにあるプローブ先端４４２を示すが、プローブ先端４４２は、プローブカード４３２の表面より高く突出したり、プローブカード４３２の表面の残りの部分より凹んだ状態にもなり得る。
しかし、プローブカード４３２は、プローブ先端４４２の底部が、ウエハ４１０の上部から所望の距離だけ離れるようなものでなければならない。

プローブカード４３２を用いたプロービングオペレーションでは、初めにプローバがウエハ４１０及び／またはプローブカード４３２を駆動して、プローブ先端４４２が対応するバンプ４２０の少なくとも一部に接触し、かつウエハ４１０の上側表面がプローブ先端４４２の底部からのおおよその距離がＨとなるようにする。次にプローバはウエハ４１０及び／またはプローブカード４３２をさらに駆動して、超過移動距離Ｚ２だけ接近させる。このプロセスによって、高さがＨ以上のバンプ４２０と、高さがＨ２以上（Ｈ２＝Ｈ−Ｚ２）のバンプ４２２とが平坦化される。こうして形成された変形したバンプ４２４及び４２６は、同じ高さＨ２を有するより均一なものである。従って、バンプ４２４及び４２６の上部は、バンプ４２０及び４２２自体より良好な平面性を有し、この改善された平面性によって、フリップチップパッケージやプロービングされたデバイスを備えるチップオンボードのアプリケーションにおける相互接続の結合の状態がより一層完全なものとなり得る。

本発明の或る実施形態では、プローブカード４３２は、試験後のデバイスのフリップチップパッケージングにおいて使用される相互接続基板（例えば、図２の相互接続基板２２０）と同一であり得る。またプローブ先端４４２は、例えばフリップチップパッケージの相互接続基板にデバイスを電気的に接続する従来のリフロー処理の間に、バンプ４２４及び４２６に半田付けされるコンタクトパッドと同一のものである。或いは、プローブカード４３２は、試験対象のデバイスと実質的に同一の、または少なくとも試験対象のデバイスのパターンにマッチング即ち一致するコンタクトパッドパターンを有する半導体プローブデバイスを備え得る。

超過移動距離Ｚ２は、少なくとも、デバイスの電気的試験が行えるように各端子４２４及び４２６における低い接触抵抗を達成するに十分な距離でなければならない。たとえ小さい超過移動距離Ｚ２（例えば、電気的試験に必要な最小超過移動距離）でも、最も大きいバンプが平坦化されて、複数のバンプ全体の状態が改善されて、その後形成されるフリップチップパッケージにおける相互接続の接触がより一層完全なものとなる。超過移動距離が大きい場合は、その超過移動距離Ｚ２が全てのバンプ４２０及び４２２がある程度平坦化する程度であれば平面性が改善され得ることになる。バンプ４２０及び４２２のそれぞれが少なくとも部分的に平坦化される点を過ぎた場合は、複数のバンプ４２４及び４２６のばらつきは、プローブ先端４４２の平面性やコンプライアンスのばらつきによって決まる。

図５Ａは、プロービングの前のバンプの高さの分布５１０並びにプロービングの後のバンプの高さの分布５２０の例を示す。この例では、製造プロセスによって、名目の高さ及び幅が約９０μｍのバンプが形成されるが、２、３のバンプは高さが約１０５μｍまたは約７５μｍであるようなばらつきを有している。この例では、次のプロービングプロセスにおいて、ウエハとプローブ先端の下側との間隔の平均が約８０μｍとなるようにウエハとプローブカードを駆動する。プローブカードが引き出されたとき、得られた分布５２０は８０μｍ内外のバンプを含むものとなる。このばらつきが生ずる原因は、許容誤差と、短めの端子４２２が弾性変形のみを受け得ることになる。

図５Ｂは、プロービングの前のバンプの高さの分布５３０並びにプロービングの後に得られたバンプの高さの分布５４０の別の例を示す。プロービングオペレーションの前に、バンプは概ね８８μｍの平均高さを有し、最も低いバンプ高さは約８２μｍである。図５Ｂの例では、プロービングオペレーションにおいて、ウエハとプローブ先端の下側との間隔の平均がプロービング前のバンプの最低の高さより短くなるようにウエハとプローブカードを駆動する。この結果、プローブカードが引き出されたとき、全てのバンプが得られた分布５２０は８０μｍ内外のバンプを含むものとなる。このばらつきが生ずる原因は、許容誤差と、短めの端子４２２が弾性変形のみを受け得ることになる。従って、分布５４０はバンプ高さは低くなっているが、分布５３０より非常に狭い範囲に収まっており、これはプロービング後のバンプの平面性が改善されていることを示している。

プロービングで使用される超過移動距離Ｚ２は、デバイスの損傷を回避でするべく規制される必要がある。バンプ４２０及び４２２の圧縮によりその下のデバイス４１０の部分にその部分を損なう応力が加わることがあるからである。加わる応力の大きさは、通常超過移動距離Ｚ２及びバンプ４２０の構造によって決まる。鉛ベース或いは共晶半田等の展延性の材料製のバンプ４２０及び４２２は、通常の半導体デバイスである下側の構造に損傷を与えるような応力を発生することなく非弾性的に変形され得る。展延性のより小さい半田及び／または銅（Ｃｕ）の柱状体等のより堅い構造を有するバンプは、下側の構造に損傷を与えるリスクが大きくなり過ぎないような小さい超過移動距離Ｚ２の許容範囲しか有していない。

プロービング／平坦化処理のための超過移動距離Ｚ２の決定の際に考慮すべき他の要素は、バンプの変形された形状をどのようなものとするかである。良好な電気的接触を提供するために必要な距離より長い超過移動距離とすることによって、より多くの平坦化がなされてバンプ４２４及び４２６の上側の平坦な領域が広くなり得る。デバイスの相互接続基板への取り付けのため、半田バンプの上側の平らな領域は相互接続基板上のコンタクトパッドまたはバンプに接触する。次にリフロープロセスによって前記半田の少なくとも一部が液化し、平坦化された半田バンプのそれぞれは、表面張力を最小にするべくそれ自身が球形に変形しようとする。従って、平坦化された半田ボールは、リフロープロセスの間におのずから相互接続基板に向かって伸びる。

プロービング中のバンプ４２０及び４２２の上部の形状調整は、バンプの上側表面の平坦化によって規制されない。代わりに、バンプ４２０及び４２２は、任意の選択された形状に押印処理、圧印処理され得る。図４Ｄは、バンプ４２０の直径より小さいプローブ先端４４４がその表面上に突出しているプローブカード４３４の一例を示す。例えば、プローブ先端４４４が約５０μｍの幅を有し、バンプ４２０は約９０μｍの直径を有する。そのようなプローブ先端４４４は、バンプ付きの相互接続基板又はプローブカード４３４のような半導体デバイスを用いるために使用され得る。

プロービングプロセスの間、プローブ先端４４４は、より小さいバンプ４２６の平坦化された上側表面を形成し、その上側表面ではバンプ４２６の平坦化された領域がプローブ先端４４４の面積より小さくなっている。しかし、プローブ先端４４４は、より大きいバンプ４２８の上側に凹面を形成する。そのような凹面は、形成される穴が、酸化物や半田フラックスのような汚染物質を捕捉するに十分なほど深くも狭くもないものである場合は許容される。その穴は、パッケージングプロセスにおいてデバイスとバンプ付き相互接続基板とを位置合わせする助けとなり得る。従って、半田付けによる接続は、前記の位置整合性の向上とリフロープロセス中での変形半田ボールの自然な伸びとによって、より完全なものとなり得る。

上述のように、図３の試験装置については、本発明によるプローブ先端を有するプローブカードは、プローブ先端を含む一体的な一個構造か、或いはプローブ先端を含む部分を容易に取り除き交換できる複合構造の何れかであり得る。

図６は、本発明のある実施形態による一体型プローブカード６００を示す。プローブカード６００は、基板６１０、導電性トレース６２０、及びプローブ先端６３０を備える。基板６１０は、プリント回路基板であり得、導電性トレース６２０がその上及び内部を通る形で設けられる絶縁性材料から形成される。図に示すように、導電性トレース６２０は、プローブ先端６３０をバイア６４０に電気的に接続する。バイア６４０は基板６１０のプローブヘッドに結合された側の電気的コンタクト（図示せず）に接続されている。プローブ先端６２０は、図６Ｂに詳細に示すように、導電性トレース６２０のパッド部上の平らな先端を有する金属バンプ或いは柱状体として精密に形成され得る。或いは、導電性トレース６２０のパッド部分が、上述のようにプローブ先端として機能する形態もあり得る。何れの場合も、プローブ先端は、ウエハプロービング中に使用され得る平坦で非弾性的な表面を提供し、デバイスの端子の平面性を向上させている。

プローブカード６００のような一体型プローブカードは、試験対象のデバイスとプローブヘッド（例えばプローブ先端６３０、導電性トレース６２０、及びバイア６４０）との間の接続を最適化して、ＲＦ回路や高周波試験において重要であり得る最小のインピーダンスを得ることができる点で有利である。しかし、プローブ先端６３０は、基板６１０に固定されて、プローブ先端６３０のパターンにマッチング即ち一致するパターンの端子を有するデバイスを試験するためにしか用いることができない。試験装置が別の種類のデバイスの試験を開始したとき、またはプローブ先端６３０が損傷を受けた場合には、プローブカード６００の全体が交換されなければならない。

図７Ａは、試験装置の休止時間を最小にするべくプローブ先端の速やかな交換を容易にした、本発明の或る実施形態によるプローブカード７００を示す。プローブカード７００は、第１の基板７１０、レセプタクル７５０、及び第２の基板７６０を備える。基板７６０は、レセプタクル７５０にぴったりと陥入即ちプラグ状に埋め込むことができ、貼着されたプローブ先端７３０を有する。レセプタクル７５０は基板７１０に取り付けられ、基板７６０がレセプタクル７５０内にあるとき、基板７１０の上及び内部に形成された導電性トレース７２０は、基板７６０をバイア７４０に接続し、バイア７４０はテストヘッドのための電気的接続部（図示せず）に接続されている。従って、プローブ先端７３０は、基板７６０、レセプタクル７５０、導電性トレース７２０、バイア７４０、及び基板７１０の裏側の電気的コンタクト（図示せず）を通して試験装置に電気的に接続される。

基板７１０及び７６０のそれぞれは、従来のプリント回路基板技術をもって作製され得、本発明の或る実施例では、基板７６０が、試験対象のデバイスのためのフリップチップパッケージに使用される相互接続基板と同形である。レセプタクル７５０は、基板７６０を収容、即ち基板への電気的接続を提供し得る任意の種類のレセプタクルであり得る。図７Ｂに示す実施形態では、レセプタクル７５０は、基板７６０の下側の端子（図示せず）に位置が整合し、電気的に接続する導電性トレース７２０の末端にあるパッド７２５を備える。そして蝶番式クランプが基板７６０を所定の位置に保持する。

図７Ｃは、レセプタクル７５０にクランプされ得る別種の基板７６５を用いる一実施例を示す。基板７６５は、その上にプローブ先端７３０が配設された半導体デバイス７７０を有する点で基板７６０と異なっている。半導体デバイス７７０は、さらにプリント回路基板７８０の上に配置され得、そのプリント基板７８０はレセプタクル７５０にぴったりと収まり、トレース７２０の末端のパッド７２５に接触する端子（図示せず）を有する。

プローブカード７００の利点は、基板７１０を試験装置に取り付けたままの状態で基板７６０または７６５を容易に交換できる点である。基板７６０または７６５は、例えばクランプを外したり抜き出したりした後、半田を取り除いたり複雑な分解を行う必要なくレセプタクル７５０から取り除くことができる。従って、基板７６０または７６５は、試験装置を異なる端子パターンを有するデバイス（例えばダイの収縮後）に切り換えるときや、プローブ先端７３０が損傷を受けたときには、速やかに新しい基板に交換することができる。そのような速やかな交換により、試験装置の休止時間が最小になる。

非常に高温でのウエハの電気的プロービングや試験は、信頼性の低いデバイスを特定し取り除くため、性能及び仕様の標準に基づいてデバイスをグループ分け・分類するため、または特定の動作温度や用途の条件の下でデバイスの適正を調べるために必要となることがある。一端が突出した形状またはばね式のピンでなくコンパクトなプローブ先端を有するプローブカードの利点は、プローブカードの熱安定性が向上することである。従来型の試験ピンのパターンは、高温試験のための加熱による温度変化によって大きな変化が生ずる。長いピンは温度が高くなるにつれて著しく伸びるからである。これに対して、プローブ先端のパターンは、比較的小さい相互接続基板や半導体ダイの伸縮ととみに熱で伸縮するにすぎない。さらに、プローブ先端が、試験対象のデバイスにおける材料と同一の材料または類似の材料を含む半導体ダイの上にあるとき、プローブパターンの熱による膨張は、デバイス上の接触する端子のパターンの熱による膨張と一致する。

プローブ先端が、試験対象のデバイスと異なる材料の上にある場合には、プローブ先端を、特定の試験温度においてデバイスの端子と機械的にマッチング即ち一致して伸縮するように設計することができる。そのような設計では、デバイスの物理的特性、例えばシリコンウエハの熱膨張係数（ＣＴＥ）、プローブカードのＣＴＥ、及び試験温度等を考慮に入れることになろう。しかし、或る一定の温度（例えば室温）でデバイスに位置が合うプローブカードは、著しく異なる試験温度（例えば１２０℃以上）ではデバイスと十分には位置が合わないことがある。この結果、試験対象のデバイスの材料とは異なる材料を使うことは、高温では接触抵抗が高くなり、極端な場合には接触が外れてしまうことがある。従って、第２のプローブ先端のパターンは、高温においてデバイスと位置が合うように設計され得る。

本発明の別の側面によれば、プローブが試験対象のデバイスの材料と同一の材料を有していない場合であっても、広い温度範囲にわたって、プローブ上のプローブ先端のパターン及びサイズが、デバイスの端子と適切な接触を維持可能となる。図８Ａ及び図８Ｂは、プローブ８１０の中心から離れるほどサイズが大きくなるプローブ先端８１１、８１２、及び８１３を有するプローブ８１０を示す。プロービングの際、プローブ８１０の中心はデバイス８２０の中心に位置合わせされる。図８Ａは、第１の温度（例えば室温）において、デバイス８２０の端子８２２がどのようにプローブ先端８１１、８１２、及び８１３と位置が整合しているかを示す。「温度試験」は、高温（例えば１２０℃）で行われる。この結果、デバイス８２０の熱膨張はプローブ８１０の膨張とは、それぞれの熱膨張係数の差（例えば、シリコンウエハのＣＴＥとプリント回路基板のＣＴＥの差）のために異なったものとなり得る。通常は、デバイス８２０の異なった膨張により、各端子８２２が対応する先端８１１、８１２、または８１３に対して移動することになり、その移動量は、端子８２２とデバイス８２０の間の距離に比例する。この異なった膨張を補償するために、パッド８１１、８１２、及び８１３は、高温にあってもそれらが図８Ｂに示すように対応する端子８２２と位置の合った状態を維持するように端子８２２の位置する範囲に延在している。

異なる熱膨張の問題は、そのプローブ先端が試験対象のデバイスと同じ熱膨張係数を有する半導体プローブデバイス上にあるときに、軽減または除去され得る。図９Ａは、好ましくはプロービング対象のデバイスと同一の材料からなる半導体ダイ９１０を含むプローブ９００の平面図を示す。半導体ダイ９１０上のコンタクトパッドは、試験対象のデバイス上のコンタクトパッドのパターンと同一のパターンを有する。選択に応じて、半導体ダイ９１０は、プローブカードの残りの部分（図９Ａには示されていない）への電気的接続のための追加のコンタクトパッドまたはトレースを含み得る。本発明の或る実施形態では、コンタクトパッド９２０は、試験対象のデバイス上にコンタクトパッドを形成する際に用いたプロセスと実質的に同一のマスク及び／または製造プロセスを用いて形成される。ダイ９１０は、試験対象のデバイスと導電型であり得る。次に、必要ならば別のプロセシングステップの間に形成された１以上の追加のパターン形成された層を用いて追加のトレースまたはコンタクトパッド９２２をダイ９１０に追加することができる。或いは、コンタクトパッド９２０及びトレース９２２は、同一のパターン形成された層または相互接続構造の一部であり得る。

プローブ先端９３０はコンタクトパッド９２０上にある。プローブ先端９３０は、フリップチップボンディング用のバンプ即ち柱状体形成のためによく知られた従来のバンプ形成技術を用いて形成することができる。或いは、パッド９２０にプローブ先端としての役目を果たさせ、バンプ９３０をなくすこともできる。上述のように、プローブ先端は、試験対象のデバイス端子上の表面の材料より弾力性のある銅のような材料からなるのが好ましい。ラッピング（粗研磨）プロセス、化学的機械的研磨（ＣＭＰ）、または他の精密加工プロセスにより、バンプの有無に関わらず、高い精度をもって（例えばミクロン未満の精密度で）プローブ先端を平坦化することができる。

プローブ９００は、図９Ｂに示すようにプローブカード上に着脱可能に取り付けられ得る。図９Ｂでは、プローブカード９５０上のレセプタクル９１０が、ダイ９１０がレセプタクル９４０に保持されているときにパッド９２２に接触する電気的コンタクト９４２を有する。レセプタクル９４０は、ダイ９１０の除去及び交換のために開いたり、分解できるのが好ましい。試験のために、ダイ９１０上のプローブ先端９３０はパッド９２０及び９２２を介してコンタクト９４２に電気的に接続され、コンタクト９４２はレセプタクル９４０を介してプローブカード９５０に電気的接続される。次にプローブカード９５０は、前に説明した図３の関連説明の場合と同様に試験装置に接続され得る。

図９Ｃは別の形態を示しており、ここではダイ９１０がプリント回路基板または相互接続基板９６０の上側表面上にあり、ダイ９１０及び基板９６０を含むプローブアセンブリがレセプタクル９４２に着脱可能に取り付けられる。図示された実施形態では、ワイヤボンディング９２４によって、ダイ９１０の上側表面上のコンタクトパッド９２２が相互接続基板９６０上の各パッド９６２に接続されている。別形態として、パッド９２２を基板９６０に電気的に接続するためにテープボンディングやフレックス基板ボンディングを同様に用いることも可能である。基板９６０の表面及び内部に形成されたトレース（図示せず）が、パッド９６２を基板９６０の下側表面上の端子９６４に電気的に接続し、端子９３４プローブカード９５２上のパッドまたはトレース（図示せず）に電気的に接触して、プローブ先端９３０からプローブカード９５２への電気的接続を形成している。図９Ｃの実施形態の利点は、レセプタクル９４２が電気的接続を必要とせず、通常は半導体ダイ９１０より大きくなる相互接続基板９６０を収容できるサイズとされる点である。さらに、基板９６０はプローブデバイス９１０を、プローブカード９５２に対して高い温度の下に置く。これらの特徴により、レセプタクル９２４は、図９Ｂのレセプタクル９４０より容易に製造することが可能となる。

図９Ｄは、半導体プローブデバイス９１５を含む本発明の別実施例を示す。プローブデバイス９１５は、電気的端子９３４がその下側表面上にある点で図９Ａのプローブデバイス９００と異なっている。詳述すると、プローブデバイス９１５は、上側表面上にコンタクトパッド９２０とプローブ先端９３０を有する。導電性バイア９３４は、コンタクトパッド９２０に接続されており、半導体ダイを貫通して、コンタクトパッド９２０をプローブデバイス９１５の下側表面上の各コンタクトパッド９２６に接続する。

プローブデバイス９１５を形成するプロセスの１つでは、レーザー穿孔や、深いイオンエッチングのような方向性エッチングや、その他の高アスペクト比のエッチングプロセスを実施して、コンタクト９２０の領域で半導体ダイを貫通する孔を形成する。この孔には、アルミニウム、銅、タングステン、または導電性エポキシ等の導電性充填材を充填し得る。或いは、深いイオン注入や他のドーピングプロセスによってバイア９３４を形成し得る。こうして、導電性バイア９３４の上側にコンタクトパッド９２０及びプローブ先端９３０を形成し、次いで導電性バイア９３４の下側にコンタクトパッド９２６及び端子９３６を形成することが可能となる。コンタクトパッド９２０は、通常コンタクトパッド９２６及び試験対象のデバイス上のコンタクトパッドと同一のパターンを有する。同様に、プローブ先端９３０と端子９３６を、類似のバンプ形成プロセスを用いて形成し得る。

レセプタクル９４４は、プローブデバイス９１５を、端子９３６がプローブカード９５４上の位置の整合したコンタクトパッド（図示せず）に接触する状態で保持する。レセプタクル９４４は、半導体プローブ９１５が損傷したときや、異なる種類のデバイスの検査のために試験装置を再構成する際に半導体プローブ９１５を除去・交換可能なものが好ましい。

図９Ｅは、プローブデバイス９１５がプローブカード９５２に直接接触するのでなくプローブ回路基板や相互接続基板９６６に接続された、本発明の一実施形態を示す。この実施形態では、端子９３６が、半田や、プローブデバイス９１５を基板９６６に取り付ける半田リフロープロセスにおいて使用され得る他の材料を含むのが好ましい。レセプタクル９４２は、基板９６６を着脱可能に保持するようなサイズとされる。プローブデバイス９１５上の端子９３６が、通常は試験対象のデバイス上のコンタクトと同一のパターンを有していることから、基板９６６は、試験対象のデバイスのフリップチップパッケージングのために使用される基板と実質的に同形のものであり得る。

本発明を、特定の実施形態を参照して説明してきたが、この説明は本発明の応用例を示したものに過ぎず、本発明を限定するものと解してはならない。ここに開示された実施形態の特徴をさまざまな形で適用したり組合せたりすることも、特許請求の範囲で定められた本発明の範囲内に包含される。

従来型のウエハプロービングのための試験装置を示す図。試験や不均一な半田バンプによって生ずる欠陥を含む従来型のフリップチップパッケージを示す図。本発明の一実施例によるウエハプロービング装置を示す図。ウエハプロービングの前の金属バンプの組を示す図。本発明の別の実施例によるプローブ先端部を用いてウエハプロービングを行った後の図４Ａの金属バンプを示す図。本発明の別の実施例によるプローブ先端部を用いてウエハプロービングを行った後の図４Ａの金属バンプを示す図。本発明の別の実施例によるプローブ先端部を用いてウエハプロービングを行った後の図４Ａの金属バンプを示す図。本発明の一実施例によるウエハプロービングプロセスの前のデバイスのバンプの高さの分布を示すグラフ。本発明の一実施例によるウエハプロービングプロセスの後のデバイスのバンプの高さの分布を示すグラフ。本発明の一実施例によるプローブ上に一体的に形成された金属パッドを有するプローブカードの斜視図。本発明の一実施例によるプローブ上に一体的に形成された金属パッドを有するプローブカードの斜視図。プローブ先端が交換可能なプローブアセンブリ上にある本発明の一実施例によるプローブカードの斜視図。プローブ先端が交換可能なプローブアセンブリ上にある本発明の一実施例によるプローブカードの斜視図。プローブ先端が交換可能なプローブアセンブリ上にある本発明の一実施例によるプローブカードの斜視図。ある温度範囲全体にわたって、試験されるデバイスとの位置の合った条田９位を維持するプローブカードを示す図。ある温度範囲全体にわたって、試験されるデバイスとの位置の合った条田９位を維持するプローブカードを示す図。本発明の別の実施例による半導体プローブデバイスを用いたプロービングシステムを示す図。本発明の別の実施例による半導体プローブデバイスを用いたプロービングシステムを示す図。本発明の別の実施例による半導体プローブデバイスを用いたプロービングシステムを示す図。本発明の別の実施例による半導体プローブデバイスを用いたプロービングシステムを示す図。本発明の別の実施例による半導体プローブデバイスを用いたプロービングシステムを示す図。

Claims

プロービング処理を行うための方法であって、
プローブ先端とデバイス上の端子とを接触させる過程と、
前記プローブ先端を用いて、複数の前記端子を改善するべく前記端子を変形させる過程と、
前記プローブ先端と前記端子との電気的接続によって前記デバイスを電気的に試験する過程とを有することを特徴とする方法。
各プローブ先端が平坦なコンタクト領域を有し、複数の前記端子の対応するものを平坦化すると同時に、その端子への電気的接続をなすことを特徴とする請求項１に記載の方法。
前記平坦なコンタクト領域が、複数の前記端子の１つの幅の２分の１以上の大きさの幅を有することを特徴とする請求項２に記載の方法。
前記プローブ先端と前記デバイス上の端子とを接触させる前記過程が、前記プローブ先端が固定された基板に対して、前記デバイスを含むウエハの位置を動かす過程を含むことを特徴とする請求項１乃至３の何れかに記載の方法。
前記基板が、プリント回路基板であることを特徴とする請求項４に記載の方法。
前記基板が、半導体ダイを含むことを特徴とする請求項４若しくは５に記載の方法。
前記プローブ先端が、前記基板の表面上に配設されたボンディングパッドを含むことを特徴とする請求項４乃至６の何れかに記載の方法。
前記プローブ先端が、前記プリント回路基板の表面上に配設されたバンプを含むことを特徴とする請求項４乃至７の何れかに記載の方法。
前記デバイスをフリップチップパッケージにパッケージングする過程を更に有し、
前記フリップチップパッケージは、その上にプローブ先端が固定される基板と実質的に同形の相互接続基板を有することを特徴とする請求項４若しくは５に記載の方法。
前記プローブ先端は、一定の温度範囲にわたって前記端子と接触するべく位置を合わせられるように、中心点からの距離に応じて決まるサイズを有することを特徴とする請求項１乃至９の何れかに記載の方法。
プロービング処理を行うための方法であって、
プリント回路基板と試験装置とを接続する過程であって、前記プリント回路基板は試験対象のデバイス上の突出した端子と一致するパターンを有する１組のコンパクトパッドを有する、該過程と、
前記デバイス上の突出した端子が前記プリント回路基板上の前記コンタクトパッドと電気的に接続するように前記プリント回路基板と前記デバイスとを接触させる過程と、
前記プリント回路基板と前記デバイスとの電気的接続を介して前記デバイスを試験するべく前記試験装置を使用する過程とをすることを特徴とする方法。
前記プリント回路基板上の前記コンタクトパッドは、前記デバイスの前記突出した端子に直接接触して電気的接続をなすことを特徴とする請求項１１に記載の方法。
前記プリント回路基板上の前記コンタクトパッドは、前記デバイスの前記突出した端子に直接接触して電気的接続をなすバンプを有することを特徴とする請求項１１に記載の方法。
前記デバイスをフリップチップパッケージにパッケージングする過程を更に有し、
前記フリップチップパッケージは、前記プリント回路基板と実質的に同形の相互接続基板を有することを特徴とする請求項１１乃至１３の何れかに記載の方法。
前記突出した端子が、半田ボールを含むことを特徴とする請求項１１乃至１４の何れかに記載の方法。
前記プリント回路基板は、ウエハ上の複数のデバイスに同時に接触し、前記試験装置は前記複数のデバイスの同時並行の試験を行うことを特徴とする請求項１１乃至１５の何れかに記載の方法。
ウエハプロービングシステムであって、
平坦なコンタクト表面を備えたプローブ先端を有するプローブ構造と、
前記プローブ構造に電気的に接続されたテスタと、
前記平坦なコンタクト表面が前記ウエハ上の端子に接触するように前記プローブ構造に対してウエハを位置付けるプローバとを有することを特徴とするウエハプロービングシステム。
各コンタクト表面は、対応する端子の１つの幅の２分の１以上の大きさの幅を有することを特徴とする請求項１７に記載のシステム。
前記プローブ構造は、前記ウエハに含められたデバイスのフリップチップパッケージングに適合した相互接続カードを有することを特徴とする請求項１７に記載のシステム。
前記プローブ先端が、前記相互接続カードのコンタクトパッドであることを特徴とする請求項１９に記載のシステム。
前記プローブ先端は、前記相互接続カードのコンタクトバンプであることを特徴とする請求項１９に記載のシステム。
前記プローブ構造は、その上に前記プローブ先端が形成された半導体ダイを含むことを特徴とする請求項１７に記載のシステム。
前記プローブ構造は、前記プローブ先端を形成するコンタクトパッドを有するプリント回路基板を含むことを特徴とする請求項１７に記載のシステム。
前記プリント回路基板の前記コンタクトパッドは、金属バンプを含むことを特徴とする請求項２３に記載
前記プリント回路基板は、同時並行試験のため、前記ウエハに含められた複数のデバイスに同時に接触することを特徴とする請求項２３に記載のシステム。
前記プローブ先端が、非弾性的であることを特徴とする請求項１７に記載のシステム。
前記プローブ構造は、
プローブカードと、
テストヘッドと、
前記プローブカードをテストヘッドに取り付ける取り付け手段とを有することを特徴とする請求項１７に記載のシステム。
前記取り付け手段が、非弾性的であることを特徴とする請求項２７に記載のシステム。
前記取り付け手段が、弾性的であることを特徴とする請求項２７に記載のシステム。
前記プローブカードは、デバイスに対応する前記ウエハ上の端子のパターンに一致するパターンのコンタクトパッドを有するプリント回路基板を含むことを特徴とする請求項２７に記載のシステム。
前記プローブカードは、デバイスに対応する前記ウエハ上の端子のパターンに一致するパターンのコンタクトパッドを有する半導体ダイを含むことを特徴とする請求項２７に記載のシステム。
前記プローブカードが、第１の基板と、前記第１の基板の上に取り付けられたレセプタクルと、前記レセプタクルにおける第２の基板とを有し、
前記プローブ先端は、前記第２の基板の上に設けられることを特徴とする請求項２７に記載のシステム。
前記プローブ先端は、一定の温度範囲にわたって前記端子と接触するべく位置を合わせられるように中心点からの距離に応じて決まるサイズを有することを特徴とする請求項１乃至９の何れかに記載の方法。
前記プローブ先端が、前記テスタを前記端子に電気的に接続し、かつフリップチップパッケージングのために前記端子を形状調整することを特徴とする請求項１７乃至３３の何れかに記載のシステム。
前記テスタは、フリップチップパッケージングのために前記端子を形状調整する際に、各端子を平坦化して端子の平面性を改善することを特徴とする請求項３４に記載のシステム。
デバイスの電気的試験のためのプローブカードであって、
試験装置に取り付けるべく適合された第１の基板と、
前記第１の基板に取り付けられたレセプタクルと、
前記レセプタクルにおける第２の基板とを有し、
前記第２の基板は、前記デバイスの端子のパターンに一致するパターンのプローブ先端を有することを特徴とするプローブカード。
前記第２の基板は、前記デバイスを含むフリップチップパッケージに適合した相互接続基板を含むことを特徴とする請求項３６に記載のプローブカード。
前記第２の基板は、その上にプローブ先端が存在する半導体ダイを含むことを特徴とする請求項３６に記載のプローブカード。
前記レセプタクルは、前記第２の基板を、前記第２の基板上のプローブ先端のパターンとは異なるパターンのプローブ先端を有する第３の基板に交換可能とすることを特徴とする請求項３５に記載のプローブカード。
デバイスを試験するためのプロービングシステムであって、
半導体ダイであって、前記半導体ダイ上にプローブ先端が前記デバイス上の端子のパターンに一致するパターンに配設された、該半導体ダイと、
前記プローブ先端に電気的に接続されたテスタとを有することを特徴とするプロービングシステム。
前記デバイスが、前記半導体ダイの材料と実質的に同一の半導体材料を含むことを特徴とする請求項４０に記載のシステム。
前記プローブが着脱可能に取り付けられるレセプタクルを有するプローブカードをさらに有することを特徴とし、
前記テスタは、前記プローブカードを介して前記プローブ先端への電気的接続をなすことを特徴とする請求項４０若しくは４１に記載のシステム。
前記プローブは、前記半導体ダイが取り付けられる基板を更に有し、前記レセプタクルは、前記基板を保持するサイズであることを特徴とする請求項４２に記載のシステム。
前記半導体ダイは各プローブ先端が接触するコンタクトパッドを有し、前記コンタクトパッドと前記基板とはワイヤボンディングによって電気的に接続されていることを特徴とする請求項４３に記載のシステム。
前記半導体ダイは、
前記半導体ダイの下側表面上の端子と、
前記半導体ダイを貫通し、前記ダイの上側表面上の前記プローブ先端と前記下側表面上の端子との電気的接続をなす導電性バイアとを有することを特徴とする請求項４０に記載のシステム。
半導体デバイスの電気的試験のためのプローブを形成する方法であって、
半導体ダイ上に前記半導体デバイス上の端子のパターンに一致するパターンにプローブ先端を形成する過程と、
前記プローブ先端を試験装置に電気的に接続するための相互接続構造を形成する過程とを有することを特徴とする半導体デバイスの電気的試験のためのプローブを形成する方法。
前記プローブ先端を形成する前記過程が、
前記半導体ダイの上にコンタクトパッドを形成する過程と、
前記コンタクトパッドの表面上に導電性バンプを形成する過程とを有することを特徴とする請求項４６に記載の方法。
前記相互接続構造を形成する前記過程が、
前記プローブ先端が存在する前記半導体ダイの表面上に導電性トレースを形成する過程を含むことを特徴とする請求項４６若しくは４７に記載の方法。
前記導電性トレースを基板にワイヤボンディングする過程を更に有することを特徴とする請求項４８に記載の方法。
前記相互接続構造を形成する前記過程が、前記半導体ダイを貫通する導電性バイアを形成する過程であって、前記バイアのそれぞれが前記プローブ先端に電気的に接触している、該過程を含むことを特徴とする請求項４６に記載の方法。