JP2006525515A - Bgaパッケージの平坦化及び検査方法ならびに装置 - Google Patents

Bgaパッケージの平坦化及び検査方法ならびに装置 Download PDF

Info

Publication number
JP2006525515A
JP2006525515A JP2006513407A JP2006513407A JP2006525515A JP 2006525515 A JP2006525515 A JP 2006525515A JP 2006513407 A JP2006513407 A JP 2006513407A JP 2006513407 A JP2006513407 A JP 2006513407A JP 2006525515 A JP2006525515 A JP 2006525515A
Authority
JP
Japan
Prior art keywords
package
probe tip
terminal
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006513407A
Other languages
English (en)
Inventor
ディオリオ,マーク・エル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Celerity Research Inc
Original Assignee
Celerity Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/428,572 external-priority patent/US6984996B2/en
Application filed by Celerity Research Inc filed Critical Celerity Research Inc
Publication of JP2006525515A publication Critical patent/JP2006525515A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】デバイスパッケージのボール・グリッド・アレイまたはその他の外部端子の平坦性を改善して、より大きなシステムのパッケージを接続する場合に、形成される電気的接続を良質のものに改善することができる方法及び装置を提供する。
【解決手段】デバイスを含むパッケージの検査方法は、パッケージの外部端子とプローブ・チップとを接触させる過程と、前記プローブ・チップを使用して前記外部端子を変形し、前記外部端子の平坦性を向上する過程と、前記プローブ・チップと前記外部端子との電気的接続によって前記デバイスを電気検査する過程とを含む。

Description

ボール・グリッド・アレイ(BGA:ball grid array)パッケージは、端子密度の高いパッケージを備えた集積回路装置を提供し得る。図1Aは、相互接続基板140上の半導体デバイス110を収容する従来のBGAパッケージ100の例を示す。デバイス110は、どんな種類の半導体デバイスであってもよく、一般的に、相互接続基板140上の導体パッドまたは導体トレースに電気的に接続される電気接触パッドを有する。図1Aは、ワイヤーボンド120が半導体デバイス110を相互接続基板140に電気的に接続し、封止材130がワイヤーボンド120を保護し、絶縁する例を示す。相互接続基板140への電気的な接続を提供するのに、代わりに、フリップチップパッケージング技術のようなその他の電気的接続技術を用いてもよい。相互接続基板140は、一般に、電気信号の経路を提供する導体トレース(図示せず)を含む絶縁体で作られる。デバイス110の導体パッドまたは端子は、相互接続基板140の中及び上の導体トレースに接続され、導体トレースを経て外部端子150に接続される。
外部端子150は、一般にボール・グリッド・アレイ(BGA)と呼ばれる配列にされればよく、通常、ハンダ・ボールのような金属バンプである。外部端子のハンダは、プリント回路基板またはその他の電気システムにパッケージ100を取付けるためにリフローされ得る。電気システムにパッケージ100を接続するときには、端子150の高さが不均一となるという不具合が起こり得る。特に、製造工程において、平均より大きい端子150’及び平均より小さい端子150”が製造される。小さい端子150”は、リフローもしくはその他のハンダ付けの際に、下にあるプリント回路基板もしくはシステムへ良好に接触しない可能性があり、接続の信頼性が低くなる。
同様に、相互接続基板のそりは電気的な接続を信頼性の低いものにする。図1Bは、デバイス110を含むフリップチップパッケージ102を示す。フリップチップパッケージ102では、デバイス110の導体パッドにある金属バンプ122は、相互接続基板142上の導体パッドまたはトレースに接触する。デバイス110と相互接続基板142との間の絶縁充填材料132は、パッケージ102の熱的性質もしくは機械的性質を改善するために使用される。
相互接続基板142の製造方法、あるいはデバイス110に相互接続基板142を取付ける方法は、基板142のそりを生じる。特に、デバイス110と基板142との間の充填材132は、相互接続基板142上の厚さまたは形状が異なっており、そりが生じる応力を発生する。基板142が薄型(low profile)パッケージにとって比較的薄い場合(例えば、厚さがおよそ2mm未満である場合)には、そのようなそりは特に発生し易い。基板142のそりは、原因に関係なくパッケージ102が取付けられるプリント回路基板の平坦な表面からいくつかの外部端子150'''を動かし、端子150の位置を変えることがある。このように、そりは非平面アレイ(non-planar array)の端子150を生成し、電気的接続信の頼性は低くなる。
デバイスパッケージのボール・グリッド・アレイまたはその他の外部端子の平坦性を改善する方法により、より大きなシステムのパッケージを接続する場合に、形成される電気的接続を良質のものに改善することができる。
本発明の一態様によると、デバイスパッケージ中の外部端子またはボール・グリッド・アレイの平坦性は、検査装置の使用によりデバイス検査中に改善される。検査装置はパッケージ検査のための電気的な接触を形成すると同時に、電気端子を平坦化する。検査後、パッケージの外部端子の平坦性は改善され、この平坦性により、パッケージを含むシステムの組立時において、形成される電気的接続が改善される。
本発明の一実施形態は、デバイスを含むパッケージを検査する方法である。この方法は、例えば、電気的接触用のプローブ・チップを有する検査ソケットにパッケージを差し込むことにより、テスタのプローブ・チップとパッケージの外部端子を接触させる。装置における圧縮力により、プローブ・チップの外部端子への電気的な接続を通じて、デバイスの電気検査に優れた電気的接触が提供され、外部端子の平坦性を改善するように外部端子が変形される。
プローブ・チップはプリント回路基板またはソケット基板のような基板に取付けられ、これらは検査されるパッケージの相互接続基板と同じ材料で作られる。別の実施態様では、プローブ・チップは基板上に形成されたパッドまたはバンプである。外部端子に電気的な接続を同時に提供すると同時に、各プローブ・チップは平面接触面を含み、対応する外部端子の1つを平坦にする。一般的に、1つの端子の幅の少なくとも2分の1の幅を有する平面接触面は、端子の上部に凹部を形成せずに、端子(例えば、ハンダ・ボール)を適切に平坦化する。プローブ基板の熱特性がパッケージの熱特性と異なる場合に、広い温度範囲に渡って検査できるように、中心点から遠いプローブ・チップは中心点に近いプローブ・チップより大きな面積を有してもよい。
本発明の別の実施形態は検査方法である。検査方法は一般に、デバイスを含むパッケージ上の高くされた端子と一致するパターンをした1セットの導体パッドを含むプリント回路基板を検査装置に接続することを含む。デバイス上の高い端子がプリント回路基板上の導体パッドと電気的に接続するように、その方法はパッケージとプリント回路基板とを接触させる。その後、検査装置は、プリント回路基板のパッケージへの電気的な接続によって、デバイスを検査することができる。
また、本発明の他の実施形態はパッケージ検査装置である。検査装置は次のものを含む。すなわち、平坦な接触表面を備えたプローブ・チップを有する接触構造体と、接触構造体に電気的に接続されたテスタと、平坦な接触表面及び、パッケージ上の端子もしくはBGAをともに押圧するためのメカニズムである。ある実施態様では、プローブ・チップはプリント回路基板上の導体パッドまたは導体バンプであり、各接触表面は、対応する1つの端子の幅の少なくとも2分の1の幅を有している。
本発明の態様によると、検査方法は、BGAを有する半導体デバイスパッケージの外部端子または似たような外部端子の平坦性を改善する。検査方法は、パッケージの少なくとも最も高い端子を変形するプローブ・チップを有する接触構造体を採用する。その結果、パッケージの端子の高さにおける全面的な変化は縮小される。
図2は、パッケージの端子の平坦性を改善する本発明の実施形態による検査装置200のブロック図である。検査装置200は、自動検査装置(ATE:automatic test equipment)210と、検査ボード225を備えた検査ヘッド220と、ソケット基板232を含むソケット230と、ソケット蓋236とを含んでいる。検査装置200は、外部端子255を有するパッケージ250の電気検査を行う。
パッケージ250は、あらゆるタイプのデバイスまたは、メモリー・チップ、コントローラー、プロセッサー、特定用途向けIC(ASIC)、その他あらゆるタイプの集積回路もしくは個別のデバイスを含み、これらに限定されないデバイスを含む。図1Aに示すようなワイヤー・ボンディング、または図1Bに示すようなフリップチップパッケージングを含み、これらに限定されない好適な技術によって、デバイスは外部端子255に接続されている。パッケージ250は、外部端子255として金属バンプを有しており、これは、例えば、ハンダ・リフロー方法によるプリント回路基板またはその他の電気システムへの取付けに適している。本発明の典型的実施形態では、外部端子255はボール・グリッド・アレイ(BGA)を形成する。デバイスパッケージについては、端子150は、アレイのピッチに依存し、一般的に、約500μmから約1000μmの平均高さを有していいる。端子150は、例えば積み重ねられたハンダ・ボールのような複数の金属層を含むハンダ・ボールまたは合成構造体、あるいはハンダ層、ハンダ・ボール、金で覆われた銅またはその他の金属の柱もしくは金びょうであってもよい。
パッケージの検査については、プローブ・チップ234(これらはソケット基板232の一部である)が、パッケージ250上の端子255のパターンと一致するパターンに形成される。プローブ・チップ234は、ソケット基板232上に直接形成される金属プローブであってよいが、ソケット基板232は、プローブ・チップ234と検査ヘッド220との間の電気的接続を提供する1つ以上の別の相互接続基板またはデバイスをさらに含んでよい。
検査については、パッケージ250がソケット230に差し込まれ、外部端子255はプローブ・チップ234に接触する。その後、ソケット蓋236は、端子255を弾力的に変形するのに十分な力で、パッケージ250をプローブ・チップ234の方へ押すために固定され、あるいは操作される。その後、ATE210は、検査ヘッド220及びソケット基板232を通じて端子255へ電気入力信号を印加し、パッケージ200の1つのデバイスまたは複数のデバイスが機能的であるかどうか、必要な性能を提供するかどうか決めるために生じる出力信号を測定する。
ATE210、検査ヘッド220及び検査ボード225は、アジレント・テクノロジー社(Agilent Technologies, Inc.,)、テラダイン社(Teradyne,Inc.,)、及びLTX株式会社(LTX Corporation)を含む様々な製造元から市場で入手可能な標準検査装置であってよい。一般的に、ATE210は、パッケージ250の1つのデバイスまたは複数のデバイスのタイプに依存する従来の方法で、パッケージ250の複数のデバイスの電気検査を行なう。
本発明の態様によると、プローブ・チップ234は、パッケージの検査中に端子255の変形を促進するために制限されたコンプライアンスを有している。ソケット基板232は、例えば、バンプされたもしくはバンプされていない相互接続基板または回路基板であってよい。そのような相互接続基板は、一般的にポリアミドのような有機物質またはその他の絶縁材料で作られており、相互接続基板の一方のバンプもしくは接触パッドを、相互接続基板の反対側の接触パッド及び/またはBGAに電気的に接続する伝導性のトレースを含んでいる。プローブ・チップ234から相互接続基板の一方面のバンプまたはパッドは、電気検査のためにパッケージ250の端子255と接触し、端子255の変形を引き起こすのに十分な圧力を加えることができる。相互接続基板の反対側のBGAまたはその他の端子は、検査ボード225を通って検査ヘッド220及びATE210へ、電気的な接続を提供する。
プローブ・チップ234を含むソケット230及びソケット基板232は、1つの均質の/統合された構造あるいは分離可能な要素であってよい。一実施形態において、プローブ・チップ234は、ソケット230の取外し可能な部品として付属され、別の基板の上にある。これは、異なるパッケージの検査のために、異なるプローブ・チップ234を備えたソケット230の使用を可能とする。置換可能なプローブ・チップ234を備えたソケット230は、ATE210のダウンタイムが最小限にされるように、ダメージを受けたプローブ・チップ234の迅速な置換を許容するという利点をさらに有する。
ソケット基板232は、堅く装着され、あるいは、全体としてプローブ・チップ240のコンプライアンスを制限するために、ソケット230にばね式装着される。コンプライアンス量は、ノンコンプライアンスまたは堅固な装着用の0から、ばね式装着用の15milもしくはそれ以上の範囲に渡る。固定またはコンプライアンスな装着、コンプライアンスな装着の最大の駆動距離、ばねまたはその他の圧縮可能な構造体の数、及び、ソケット基板232のコンプライアンスな装着におけるばね定数あるいは圧縮可能な構造体の係数の選択は、一般に、後述するような検査中の端子255の所望の変形または平面化により制御される。
プローブ・チップ234は、プリント回路基板技術を用いて作成することができ、特定のパッケージと一致するために容易に形成されるという利点を有する。針、ばねまたは片持ちプローブと比較すると、コンパクトでノンコンプライアンスなプローブ・チップ234は、耐久性において利点を有する。さらに下に記述されるように、プローブ・チップ234は比較的大きな平面接触面を持してもよい。平面接触面は、使用及び清掃中に破損されることもないのにも関わらず、粒子を受け取り保持する突出部あるいは尖った点を有していない。その結果、掃除することなく延長して使用した後でさえ、プローブ・チップ234は、検査においてパッケージに低い接触抵抗を提供し続けることができる。
検査装置200では、ソケット蓋236上のクランプのような機械システムが、パッケージ250がソケット230に手動で差し込まれた後に、良好な電気的な接続を提供し、かつプローブ・チップ232に端子255を変形させる圧力を生成する。検査取り扱い装置は、代わりに、自動化された機械式アーム、あるいはパッケージ250及びプラグパッケージ250をソケット230に取り込む装置を含んでもよい。同時に、自動装置は、非弾力的に変形して端子255の平坦性を改善するために、パッケージ250に圧力を加えることができる。検査後、検査取り扱い装置は、問題のないパッケージを後の輸送のためにシッピングトレーまたはシッピング媒体に移動させる。
図3Aから3Dは、本発明の実施形態に従った検査及び平坦化方法を示す。図3Aは、検査前のパッケージ300の一部を示す。パッケージ300は、1つのデバイスまたは複数のデバイス(図示せず)が装着される相互接続基板310を含んでいる。パッケージ300の外部端子320、322及び324は、ハンダ・ボール、金属柱もしくはその他の伝導性の構造であってよい。そのような端子は、一般にボール・グリッド・アレイ(BGA)とされる。理想としては、全ての外部端子320、322及び324は、基準面から相対的に同じ高さとされている。しかしながら、図示されたパッケージ300では、生産時におけるばらつきによって、端子322が最も高い端子320より低くなっている。さらに、相互接続基板310のそりは、端子320、322及び324の相対的な高さを変える。図3Aの例では、端子322及び324の上部は、最も高い端子320の上部の平面からそれぞれZ1及びZ2だけオフセットされている。オフセットZ1またはZ2が大きすぎれば、プリント回路基板またはその他の平面電気システムにパッケージ300を取付ける場合に、接続が弱くまたは可不完全なものとなる。
図3Bは、平坦なプローブ・チップ332を有する本発明の一実施態様に従って、検査基板330を含むシステムを図示する。平坦なプローブ・チップ332は、端子320、322及び324の直径の少なくとも2分の1の幅を有することが望ましい。本発明の一実施形態では、検査基板330はプリント回路基板であり、プローブ・チップ332は、プリント回路基板の表面の導体パッドまたは金属トレースである。プローブ・チップ332は、端子320、322及び324の非弾力的な変形に必要な力を加えると同時に、非弾力的な変形をしない金属で作られる。デバイスの端子がハンダのような可鍛性のある材料を含んでいる場合、銅のような材料がプローブ・チップ332に適している。
図3Bは、基板330の表面と水平であるプローブ・チップ332を示すが、プローブ・チップ332が、検査基板330の表面から突出してもよく、あるいは、基板330の表面の他の部分と比較して凹んでもよい。しかしながら、検査基板330は、パッケージ300の検査あるいは調整の間に、プローブ・チップ332の底部が相互接続基板310の表面からの所望の分離をできるようにする。
検査については、プローブ・チップ332の底部が少なくとも対応する電気端子320、322、及び324のうちのいくつかと接触するように(例えば、プローブ・チップ332が最も高い外部端子320の上部を含む平面に達するまで)、検査装置はパッケージ300及び/または基板330を駆動する。図3Bでは、基板330は、最も高さがある端子320の頂部を含む平面に相当する高さH1にあり、プローブ・チップ332は、パッケージのそれぞれの外部端子322及び324と良好な電気的な接触をしていない。
その後、検査装置は、図3Cに示すような分離H2になるように、さらに過駆動(overtravel)距離Z3だけ駆動して、基板310及び330をより近くする。この方法は、高い外部端子320を平坦にし、パッケージ300の端子320、322及び324に良好な電気的な接続を提供する。標準的な検査装置350は、基板330のプローブ・チップ332及びトレース334を介して送信された電気的信号を用いて、パッケージ300を検査する。
検査方法は、端子320、322及び324を非弾力的に変形する。従って、検査基板330が図3Dに示すようなパッケージ300との接触を終えている場合、平坦になった端子340、342、344は、同じ高さH3に一様となっている。端子340、342及び344の上部はこのように、端子320、322及び324より良好な平坦性及び改善された平坦性を有し、プリント回路基板に検査されたパッケージを取付ける場合に、改善された平坦性は完全性を増す。
一般に、過駆動距離Z3は、パッケージの電気検査をするために、各端子320、322及び324で低い接触抵抗を提供するのに十分なものでなければならない。一般に、小さな過駆動距離Z3(例えば、電気検査に必要な最小の過駆動)でさえ、端子の全面的な平坦性を改善して、端子に最大の平坦化をもたらす。またパッケージ300を使用して、続いて組立てられるシステムの相互連結ジョイントの完全性を改善する。過駆動距離Z3により全ての端子320、322及び324の平坦化が非弾力的なものとなるまで、大きな過駆動は平坦性に更なる改良を与える。各端子が少なくとも部分的に平坦になった後、端子340、342及び344の平坦性におけるばらつきは、プローブ・チップ332の平坦性のばらつき及びコンプライアンスに依存する。プローブ・チップ332は、CMP(chemical mechanical polishing)ような正確な方法を用いて、製造中に平面にされ得る。その結果、検査後の端子の平坦性のばらつきは小さくなる。
図4は、本発明の一実施態様による、プリント回路基板410の導体パッド414またはトレースの上に形成されたプローブ・チップ412を有するソケット基板の400の斜視図である。トレースもしくはバイアス(図示せず)は、プリント回路基板410の反対側のそれぞれの端子416に導体パッド414を接続する。端子416は、検査装置(例えば標準検査ボードまたは標準検査ヘッド)への接続用のものである。
本発明の典型的な実施形態では、プリント回路基板410は、銅またはアルミニウムのような金属で作られる伝導性のトレースを含むポリイミドのような絶縁材料で作られている。ボード410は検査装置の容器に適合するサイズであってよいが、検査されるパッケージ上の端子(例えばBGA)と一致するパターンの導体パッド414を有する。このようなBGAは、現在、1mmか2mm(例えば1.7mm)の一般的なグリッドスペースを有している。プローブ・チップ412は、アルミニウム、銅、プラチナ、ロジウムもしくは錫鉛、あるいは0から約250μmの高さを有する伝導性のエポキシ樹脂あるいは有機物質のような金属柱として形成すればよい。上述するように、CMPのような方法は、プローブ・チップ412の上部を平坦にすることができる。一般に、各プローブ・チップ412の面積または直径は、検査されるパッケージの外部端子のサイズに依存する。約800μmの直径のハンダ・ボールを含むBGAについては、400μmあるいはそれ以上の直径をしたプローブ・チップ412が望ましい。
本発明の態様によると、ボード410の材料は、検査されるパッケージの相互接続基板の熱特性と一致するように選択する。従って、1つの温度で検査されるパッケージ上の外部端子のパターンと一致する基板400上のプローブ・チップ412のパターンは、さらに高い温度で外部端子のパターンと一致することとなる。ボード410の材料及び相互接続基板が異なる場合には、代わりに、プローブ・チップ412(及びパッド414)のパターンが、どんな希望検査温度でもパッケージの端子パターンと一致するように設計してもよい。
本発明のさらなる態様によると、パッケージ及びプローブが異なる熱特性を有していても、プローブ・カード上のプローブ・チップのパターンまたはサイズは、広範囲の温度に渡ってパッケージの端子と適切な接触をする。図5A及び図5Bは、プローブ510の中心からの距離にしたがいサイズが大きくなる、プローブ・チップ511、512及び513を有するプローブ510を示す。プローブ・チップについては、プローブ510の中心がパッケージ520の中心と整合する。図5Aは、パッケージ520の外部端子522がどのように最初の温度(例えば室温)でプローブ・チップ511、512及び513と整合するのかを図示する。「温度内」検査は、高い温度(例えば120℃)で実施することができる。その結果、パッケージ520の熱膨張は、熱膨張のそれぞれの係数の差のためにプローブ510の膨張と異なるかもしれない。通常は、パッケージ520の異なる膨張は、端子522とパッケージ520の中心との間の距離に比例する移動量にしたがって、対応するプローブ・チップ511、512、または513に関連する各端子522を移動させるであろう。差異が拡張するのを補うために、パッド511、512及び513は、対応する端子522の位置の範囲に渡って伸び、その結果プローブ・チップ511、512及び513の部分は、図5Bで図示される高い温度でさえそれぞれの端子522と整合したままである。
図5A及び図5Bは、プローブ510の中心からの距離にしたがってパッドの面積が増加する実施態様を示す。代わりに、パッド511、512及び513が全て、最も大きなパッド513と同じサイズに作られてもよい。
特定の実施態様について本発明を説明してきたが、記述は本発明の出願の一例を示すものであって、これに制限されるものではない。特許請求の範囲によって定義される本発明の範囲内において、示された実施態様の特徴の様々な改変及び組み合わせがかのうである。
従来の半導体デバイスパッケージの非平面の外部端子を示す。 従来の半導体デバイスパッケージの非平面の外部端子を示す。 本発明の一実施形態によるパッケージ検査装置のブロック図である。 パッケージ上の外部端子の平坦性を改善する検査方法を示す。 パッケージ上の外部端子の平坦性を改善する検査方法を示す。 パッケージ上の外部端子の平坦性を改善する検査方法を示す。 パッケージ上の外部端子の平坦性を改善する検査方法を示す。 検査されるパッケージの外部端子の検査及び平坦化のためのプローブの斜視図である。 検査中に温度が変わるパッケージとの整合を維持するプローブを示す。 検査中に温度が変わるパッケージとの整合を維持するプローブを示す。

Claims (21)

  1. デバイスを含むパッケージの検査方法であって、
    パッケージの外部端子とプローブ・チップとを接触させる過程と、
    前記プローブ・チップを使用して前記外部端子を変形し、前記外部端子の平坦性を向上する過程と、
    前記プローブ・チップと前記外部端子との電気的接続によって前記デバイスを電気検査する過程と
    を含むことを特徴とする方法。
  2. 前記プローブ・チップを接触させる過程が、前記パッケージをソケットへ差し込む過程を含むことを特徴とする請求項1に記載の方法。
  3. 前記プローブ・チップを使用する過程が、前記プローブ・チップが前記ソケットに差し込まれている間、前記外部端子を変形するように前記パッケージに圧力をかける過程を含むことを特徴とする請求項2に記載の方法。
  4. 前記プローブ・チップのそれぞれが、平坦なコンタクト面を有し、前記外部端子に同時に電気的に接続されている間、前記外部端子のうち対応する1つを平坦化することを特徴とする請求項1〜請求項3のいずれか一項に記載の方法。
  5. 前記平坦なコンタクト面が、前記1つの端子幅の少なくとも2分の1の幅を有することを特徴とする請求項4に記載の方法。
  6. 前記プローブ・チップが、基板に取付けられたことを特徴とする請求項1〜請求項5のいずれか一項に記載の方法。
  7. 前記基板が、プリント基板であることを特徴とする請求項6に記載の方法。
  8. 前記プローブ・チップが、前記プリント基板の表面に配置されたボンディングパッドを含むことを特徴とする請求項6または請求項7に記載の方法。
  9. 前記プローブ・チップが、前記プリント基板の表面に配置されたバンプを含むことを特徴とする請求項7に記載の方法。
  10. 前記プローブ・チップが、前記外部端子のパターンの熱膨張に対応する大きさにされたことを特徴とする請求項1〜請求項9のいずれか一項に記載の方法。
  11. 前記外部端子が、ボール・グリッド・アレイを形成することを特徴とする請求項1〜請求項10のいずれか一項に記載の方法。
  12. プロービング方法であって、
    デバイスを含むパッケージの端子に一致するパターンを有する1組の導体パッドを含むプリント基板を、検査装置に接続する過程と、
    前記端子が前記導体パッドと電気的に接続されるように、前記プリント基板と前記パッケージとを接触させる過程と、
    前記プリント基板と前記パッケージとの前記電気的な接続により、前記デバイスを検査する前記検査装置を使用する過程と
    を含むことを特徴とする方法。
  13. 前記導体パッドが、前記電気的接続をするために前記端子に直接接触することを特徴とする請求項12に記載の方法。
  14. 前記導体パッドが、前記電気的な接続をするために前記端子に直接接触するバンプを含むことを特徴とする請求項12に記載の方法。
  15. 前記端子がハンダ・ボールを含むことを特徴とする請求項12〜請求項14のいずれか一項に記載の方法。
  16. パッケージの検査装置であって、
    基板と、
    前記基板上にあって平坦な接触面を有するプローブ・チップと、
    前記プローブ・チップに電気的に接続されるテスタと、
    パッケージの外部端子を、非弾性的に変形させるのに十分な力で前記プローブ・チップに押圧することが可能な手段と
    を有することを特徴とする検査装置。
  17. 各接触面が、前記外部端子のうち対応する1つの端子幅の少なくとも2分の1の幅を有することを特徴とする請求項16に記載の方法。
  18. 前記基板が、前記パッケージの前記外部端子のパターンに一致するパターンをした導体パッドを有するプリント基板を含むことを特徴とする請求項16または請求項17に記載の検査装置。
  19. 前記プローブ・チップが、前記プリント基板の導体パッドを含むことを特徴とする請求項18に記載の検査装置。
  20. 前記プローブ・チップが、前記プリント基板のバンプを含むことを特徴とする請求項18に記載の検査装置。
  21. 前記プローブ・チップが、前記外部端子のパターンの熱膨張に対応する大きさであることを特徴とする請求項16〜請求項20のいずれか一項に記載の検査装置。
JP2006513407A 2003-05-01 2004-04-27 Bgaパッケージの平坦化及び検査方法ならびに装置 Pending JP2006525515A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/428,572 US6984996B2 (en) 2003-05-01 2003-05-01 Wafer probing that conditions devices for flip-chip bonding
US10/718,503 US6975127B2 (en) 2003-05-01 2003-11-19 Planarizing and testing of BGA packages
PCT/US2004/013135 WO2004099792A2 (en) 2003-05-01 2004-04-27 Planarizing and testing of bga packages

Publications (1)

Publication Number Publication Date
JP2006525515A true JP2006525515A (ja) 2006-11-09

Family

ID=33436680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006513407A Pending JP2006525515A (ja) 2003-05-01 2004-04-27 Bgaパッケージの平坦化及び検査方法ならびに装置

Country Status (4)

Country Link
EP (1) EP1625409A4 (ja)
JP (1) JP2006525515A (ja)
TW (1) TWI241669B (ja)
WO (1) WO2004099792A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039091A (ja) * 2010-08-10 2012-02-23 Samsung Electro-Mechanics Co Ltd 基板のコイニング電気検査装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933717B2 (en) 2012-06-21 2015-01-13 International Business Machines Corporation Probe-on-substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927524A (ja) * 1995-07-03 1997-01-28 Motorola Inc 検査基板とダイとを電気的に接続する接点構造および接続方法
JPH09297154A (ja) * 1996-05-07 1997-11-18 Matsushita Electric Ind Co Ltd 半導体ウエハの検査方法
JPH10260224A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 半導体検査装置及びこれを用いた検査方法
WO1999015908A1 (en) * 1997-09-19 1999-04-01 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
JP2000088883A (ja) * 1998-09-09 2000-03-31 Micronics Japan Co Ltd 電子部品用電気的接続装置及びその製造方法
JP2002373924A (ja) * 2001-06-15 2002-12-26 Kyocera Corp プローブカード

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055778A (en) * 1989-10-02 1991-10-08 Nihon Denshizairyo Kabushiki Kaisha Probe card in which contact pressure and relative position of each probe end are correctly maintained
JPH06232233A (ja) * 1992-12-23 1994-08-19 Honeywell Inc 裸ダイの試験装置
JPH0883825A (ja) * 1994-09-09 1996-03-26 Tokyo Electron Ltd プローブ装置
US6285201B1 (en) * 1997-10-06 2001-09-04 Micron Technology, Inc. Method and apparatus for capacitively testing a semiconductor die
US5967798A (en) * 1998-07-13 1999-10-19 Unisys Corporation Integrated circuit module having springy contacts of at least two different types for reduced stress
JP2000353579A (ja) * 1999-06-08 2000-12-19 Nec Corp 半導体装置用のソケット及び半導体装置と基板との接続方法
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint
JP2002164136A (ja) * 2000-11-28 2002-06-07 Nec Ibaraki Ltd Bga用icソケット

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927524A (ja) * 1995-07-03 1997-01-28 Motorola Inc 検査基板とダイとを電気的に接続する接点構造および接続方法
JPH09297154A (ja) * 1996-05-07 1997-11-18 Matsushita Electric Ind Co Ltd 半導体ウエハの検査方法
JPH10260224A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 半導体検査装置及びこれを用いた検査方法
WO1999015908A1 (en) * 1997-09-19 1999-04-01 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
JP2000088883A (ja) * 1998-09-09 2000-03-31 Micronics Japan Co Ltd 電子部品用電気的接続装置及びその製造方法
JP2002373924A (ja) * 2001-06-15 2002-12-26 Kyocera Corp プローブカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039091A (ja) * 2010-08-10 2012-02-23 Samsung Electro-Mechanics Co Ltd 基板のコイニング電気検査装置

Also Published As

Publication number Publication date
TW200425373A (en) 2004-11-16
EP1625409A4 (en) 2006-06-14
WO2004099792A2 (en) 2004-11-18
WO2004099792A3 (en) 2005-09-09
EP1625409A2 (en) 2006-02-15
TWI241669B (en) 2005-10-11

Similar Documents

Publication Publication Date Title
US6975127B2 (en) Planarizing and testing of BGA packages
US7423439B2 (en) Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
US5949242A (en) Method and apparatus for testing unpackaged semiconductor dice
US5534784A (en) Method for probing a semiconductor wafer
TWI537565B (zh) 探針卡
JPH0922929A (ja) Bgaパッケージ半導体素子及びその検査方法
WO2006009061A1 (ja) プローブカセット、半導体検査装置および半導体装置の製造方法
US7342409B2 (en) System for testing semiconductor components
US20010040464A1 (en) Electric contact device for testing semiconductor device
JP4343256B1 (ja) 半導体装置の製造方法
US6759860B1 (en) Semiconductor device package substrate probe fixture
US20110031990A1 (en) Socketless Integrated Circuit Contact Connector
US20060033515A1 (en) Test fixture with movable pin contacts
JP2006525516A (ja) マッチングデバイスを利用するデバイスのプロービング
JP2004015030A (ja) 半導体装置の製造方法
JP2006525515A (ja) Bgaパッケージの平坦化及び検査方法ならびに装置
US20040124507A1 (en) Contact structure and production method thereof
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
WO2021039898A1 (ja) 検査治具、及び検査装置
JP3218484U (ja) 弾力のあるプローブ装置
JPH10104301A (ja) パッケージ基板の検査方法
JPH09264918A (ja) パッケージ基板の検査方法
JP2000294670A (ja) バンプグリッドアレイデバイス
JP2003084039A (ja) 半導体検査装置の製造方法および半導体検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091014

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615