JPH0927524A - 検査基板とダイとを電気的に接続する接点構造および接続方法 - Google Patents
検査基板とダイとを電気的に接続する接点構造および接続方法Info
- Publication number
- JPH0927524A JPH0927524A JP8184232A JP18423296A JPH0927524A JP H0927524 A JPH0927524 A JP H0927524A JP 8184232 A JP8184232 A JP 8184232A JP 18423296 A JP18423296 A JP 18423296A JP H0927524 A JPH0927524 A JP H0927524A
- Authority
- JP
- Japan
- Prior art keywords
- die
- bump
- contact
- bumps
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Contacts (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 検査中に導電性バンプと接点との整合を維持
し、バンプの変形を最少に抑えて良好な電気的接触を与
え、検査基板およびダイの非平面性および非平行度によ
る悪影響を減少させる、接点構造および検査方法を提供
する。 【解決手段】 集積回路検査基板（１０）は、その表面
（１８）から突出する複数の環状接点（１６）を有す
る。各接点は開口（２４）を有し、その中に変形可能な
導電性はんだバンプ（２０）が据え込まれる。バンプ
は、集積回路を含むダイ（２２）上に配置されている。
バンプの据え込みによって、コンプライアンスを増大さ
せ、ダイと検査基板との間の非平面性を吸収する。ある
いは、バンプを検査基板上に配置し、環状接点をダイ上
に配置する。
し、バンプの変形を最少に抑えて良好な電気的接触を与
え、検査基板およびダイの非平面性および非平行度によ
る悪影響を減少させる、接点構造および検査方法を提供
する。 【解決手段】 集積回路検査基板（１０）は、その表面
（１８）から突出する複数の環状接点（１６）を有す
る。各接点は開口（２４）を有し、その中に変形可能な
導電性はんだバンプ（２０）が据え込まれる。バンプ
は、集積回路を含むダイ（２２）上に配置されている。
バンプの据え込みによって、コンプライアンスを増大さ
せ、ダイと検査基板との間の非平面性を吸収する。ある
いは、バンプを検査基板上に配置し、環状接点をダイ上
に配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体素
子の検査に関し、更に特定すれば、ダイ・レベルまたは
ウエハ・レベルの検査基板用接点構造に関するものであ
る。
子の検査に関し、更に特定すれば、ダイ・レベルまたは
ウエハ・レベルの検査基板用接点構造に関するものであ
る。
【０００２】
【従来の技術】集積回路（ＩＣ）は、製造後、様々な種
類の検査が行われ、その信頼性および動作特性(operabi
lity)が確認される。この検査には、機能検査や、高温
および／または低温の極端な状態にＩＣを露出させる工
程を含む。高温で行われる検査の一種に、バーン・イン
検査(burn-in testing)として知られているものがあ
る。この検査では、高温ベーキング期間の間に、ＩＣに
電気バイアスまたはその他の信号を印加する必要があ
る。かかるバーン・イン検査の目的は、ふつうであれば
長時間ＩＣを使用して初めて現われる可能性がある潜在
的欠陥の出現を加速させることである。
類の検査が行われ、その信頼性および動作特性(operabi
lity)が確認される。この検査には、機能検査や、高温
および／または低温の極端な状態にＩＣを露出させる工
程を含む。高温で行われる検査の一種に、バーン・イン
検査(burn-in testing)として知られているものがあ
る。この検査では、高温ベーキング期間の間に、ＩＣに
電気バイアスまたはその他の信号を印加する必要があ
る。かかるバーン・イン検査の目的は、ふつうであれば
長時間ＩＣを使用して初めて現われる可能性がある潜在
的欠陥の出現を加速させることである。
【０００３】過去において、バーン・イン検査は、最終
パッケージに既に組み込まれたＩＣに対して行われる場
合が多かった。しかしながら、バーン・イン検査は、か
かる検査を半導体ウエハ・レベルで行う傾向にある。こ
れを可能にするには、処理されたウエハからＩＣダイを
分離する前に検査するか、あるいはウエハから分離した
後でパッケージングの前に個々のＩＣダイを検査すれば
よい。かかる検査の利点の１つは、介在物、即ち、過去
においてバーン・イン検査回路をウエハ上のＩＣに接続
するために必要であった、中間接触アセンブリが不要と
なることによる、検査コストの低減である。ウエハ・レ
ベル検査の他の利点は、ウエハ生産ラインの最後に行わ
れる機能検査およびバーン・イン検査の結果に基づい
て、生産ラインへのフィードバックの迅速化を可能にす
ることである。
パッケージに既に組み込まれたＩＣに対して行われる場
合が多かった。しかしながら、バーン・イン検査は、か
かる検査を半導体ウエハ・レベルで行う傾向にある。こ
れを可能にするには、処理されたウエハからＩＣダイを
分離する前に検査するか、あるいはウエハから分離した
後でパッケージングの前に個々のＩＣダイを検査すれば
よい。かかる検査の利点の１つは、介在物、即ち、過去
においてバーン・イン検査回路をウエハ上のＩＣに接続
するために必要であった、中間接触アセンブリが不要と
なることによる、検査コストの低減である。ウエハ・レ
ベル検査の他の利点は、ウエハ生産ラインの最後に行わ
れる機能検査およびバーン・イン検査の結果に基づい
て、生産ラインへのフィードバックの迅速化を可能にす
ることである。
【０００４】例えば、所謂フリップ・チップ・ダイ上の
ＩＣを検査する場合、検査基板を用いる。この検査基板
は、その中の検査信号層をダイ上のはんだバンプに電気
的に接続するための多くの接点を有する。以前は、かか
る接点の上端は、典型的にバンプと接触するために平坦
な表面を有していた。かかる平坦な表面に伴う問題の１
つは、バンプを接点と整合させるのが困難なこと、そし
て部分的にバンプ表面上の薄い酸化物層を突き通すこと
によって、良好な電気的連続性を与えるために、バンプ
上に過剰な力を与える必要性があることである。この過
剰な力は、しばしば、はんだバンプをリフローし変形を
除去する製造工程の追加を必要とするまでに、バンプを
変形させてしまうこともある。
ＩＣを検査する場合、検査基板を用いる。この検査基板
は、その中の検査信号層をダイ上のはんだバンプに電気
的に接続するための多くの接点を有する。以前は、かか
る接点の上端は、典型的にバンプと接触するために平坦
な表面を有していた。かかる平坦な表面に伴う問題の１
つは、バンプを接点と整合させるのが困難なこと、そし
て部分的にバンプ表面上の薄い酸化物層を突き通すこと
によって、良好な電気的連続性を与えるために、バンプ
上に過剰な力を与える必要性があることである。この過
剰な力は、しばしば、はんだバンプをリフローし変形を
除去する製造工程の追加を必要とするまでに、バンプを
変形させてしまうこともある。
【０００５】表面が平坦な接点を用いる従来の検査基板
に伴う他の問題は、検査基板および半導体ウエハの双方
に良好な平面性を得ること、および検査のための接触中
に、検査基板とウエハとの間に良好な平行度(paralleli
sm)を得るのが困難なことである。検査回路は、ウエハ
上の多数の集積回路と接触することが望ましいので、検
査中に用いられる温度が高温や低温に変化する間でも、
基板とウエハが双方とも良好な平面性と平行度を保つこ
とは重要である。良好な平面性および平行度が保たれな
いと、はんだバンプと検査基板上の接点との間の電気的
接続が不十分となるため、ウエハ上の多くのＩＣは適正
に検査されないことになる。従来の平面接点の弱点は、
検査接触の間のはんだバンプの変形には限度があるため
に、検査基板およびウエハの非平面性および非平行度に
対する補償手段が欠けていることである。
に伴う他の問題は、検査基板および半導体ウエハの双方
に良好な平面性を得ること、および検査のための接触中
に、検査基板とウエハとの間に良好な平行度(paralleli
sm)を得るのが困難なことである。検査回路は、ウエハ
上の多数の集積回路と接触することが望ましいので、検
査中に用いられる温度が高温や低温に変化する間でも、
基板とウエハが双方とも良好な平面性と平行度を保つこ
とは重要である。良好な平面性および平行度が保たれな
いと、はんだバンプと検査基板上の接点との間の電気的
接続が不十分となるため、ウエハ上の多くのＩＣは適正
に検査されないことになる。従来の平面接点の弱点は、
検査接触の間のはんだバンプの変形には限度があるため
に、検査基板およびウエハの非平面性および非平行度に
対する補償手段が欠けていることである。
【０００６】
【発明が解決しようとする課題】したがって、検査中に
はんだバンプのような導電性バンプと接点との整合の維
持を補助し、バンプの変形を最少に抑えて良好な電気的
接触を与え、しかも検査基板およびウエハの非平面性お
よび非平行度による悪影響を減少させる検査基板のため
の、改良された接点構造および方法が必要とされてい
る。
はんだバンプのような導電性バンプと接点との整合の維
持を補助し、バンプの変形を最少に抑えて良好な電気的
接触を与え、しかも検査基板およびウエハの非平面性お
よび非平行度による悪影響を減少させる検査基板のため
の、改良された接点構造および方法が必要とされてい
る。
【０００７】
【課題を解決するための手段】本発明による集積回路検
査基板は、その表面から突出する複数の環状接点を有す
る。各接点は開口を有し、その中に変形可能な導電性は
んだバンプが据え込まれる。バンプは、集積回路を含む
ダイ上に配置されている。バンプの据え込みによって、
コンプライアンスを増大させ、ダイと検査基板との間の
非平面性を吸収する。あるいは、バンプを検査基板上に
配置し、環状接点をダイ上に配置してもよい。
査基板は、その表面から突出する複数の環状接点を有す
る。各接点は開口を有し、その中に変形可能な導電性は
んだバンプが据え込まれる。バンプは、集積回路を含む
ダイ上に配置されている。バンプの据え込みによって、
コンプライアンスを増大させ、ダイと検査基板との間の
非平面性を吸収する。あるいは、バンプを検査基板上に
配置し、環状接点をダイ上に配置してもよい。
【０００８】
【発明の実施の形態】図１は、検査基板１０の側断面図
であり、上面１８を有する基板１２と、基板１２内に配
された信号層１４とを含む。上面１８から突出している
環状接点１６は、縁２６と底面２８とを有する開口２４
を含む。環状接点１６の形状はほぼ円形が好ましいが、
矩形のような他の形状を用いてもよいことを、当業者は
認めよう。
であり、上面１８を有する基板１２と、基板１２内に配
された信号層１４とを含む。上面１８から突出している
環状接点１６は、縁２６と底面２８とを有する開口２４
を含む。環状接点１６の形状はほぼ円形が好ましいが、
矩形のような他の形状を用いてもよいことを、当業者は
認めよう。
【０００９】本発明によれば、環状接点１６の開口２４
は、ダイ２２の表面２１上に配置されている、変形可能
な導電性バンプ２０を収容するために設けられたもので
ある。典型的に、ダイ２２はＩＣを含み、導電性バンプ
２０は、例えば、従来のフリップ・チップ・ダイに用い
られているような、はんだバンプ（典型的に球状）であ
る。ここでは、具体例としてはんだバンプについて記載
するが、インディウムや導電性ポリマのような無鉛はん
だを含む、他の適切な物質を用いてもバンプ２０を形成
可能であることを当業者は認めよう。ダイ２２は、単体
あるいは一般的な半導体ウエハ（図示せず）上に共に接
合されている複数のダイの１つのいずれでもよい。
は、ダイ２２の表面２１上に配置されている、変形可能
な導電性バンプ２０を収容するために設けられたもので
ある。典型的に、ダイ２２はＩＣを含み、導電性バンプ
２０は、例えば、従来のフリップ・チップ・ダイに用い
られているような、はんだバンプ（典型的に球状）であ
る。ここでは、具体例としてはんだバンプについて記載
するが、インディウムや導電性ポリマのような無鉛はん
だを含む、他の適切な物質を用いてもバンプ２０を形成
可能であることを当業者は認めよう。ダイ２２は、単体
あるいは一般的な半導体ウエハ（図示せず）上に共に接
合されている複数のダイの１つのいずれでもよい。
【００１０】検査基板１０は、従来の多層構造を有し、
好ましくは、低価格および良好な平面性のためフルオロ
ポリマ(flouoropolymer)で形成される。しかしながら、
セラミクスや有機物（ポリイミドのような）を含む他の
物質を用いることも可能である。検査基板１０および環
状接点１６は双方とも、プリント配線基板を形成するた
めに用いられる、既知の技法を用いて製造することがで
きる。好適実施例では、検査基板１０は、上面１８上に
複数の環状接点１６が配置されており、一方ダイ２２
は、接点１６が接触する複数の導電性バンプ２０を有す
る。
好ましくは、低価格および良好な平面性のためフルオロ
ポリマ(flouoropolymer)で形成される。しかしながら、
セラミクスや有機物（ポリイミドのような）を含む他の
物質を用いることも可能である。検査基板１０および環
状接点１６は双方とも、プリント配線基板を形成するた
めに用いられる、既知の技法を用いて製造することがで
きる。好適実施例では、検査基板１０は、上面１８上に
複数の環状接点１６が配置されており、一方ダイ２２
は、接点１６が接触する複数の導電性バンプ２０を有す
る。
【００１１】本発明の方法によれば、バンプ２０は、物
理的接触の前に、ほぼ開口２４の中央と整合される。次
に、接触力を印加して、ダイ２２と基板１２とを共に押
圧し、バンプ２０を開口２４に据え込み(swage)、縁２
６で少なくとも多少変形させる。バンプ２０の接点１６
への整合は、従来の接点程の精度を必要としない。その
理由は、バンプを据え込んでいるときの初期変形の前お
よびその最中に、開口２４にはバンプ２０と自己整合す
る傾向があるからである。この自己整合の結果として、
典型的に画像整合システムを含む、高精度組み立て機器
の簡略化または除去が可能となる。加えて、操作者がバ
ンプ２０と開口２４とがほぼ整合する点を検出すること
ができるので、手作業による整合も場合によっては可能
である。上述の据え込みの結果、ダイ２２は接点１６に
おいて検査基板１０に機械的に固定され、電気的に接続
されることになる。
理的接触の前に、ほぼ開口２４の中央と整合される。次
に、接触力を印加して、ダイ２２と基板１２とを共に押
圧し、バンプ２０を開口２４に据え込み(swage)、縁２
６で少なくとも多少変形させる。バンプ２０の接点１６
への整合は、従来の接点程の精度を必要としない。その
理由は、バンプを据え込んでいるときの初期変形の前お
よびその最中に、開口２４にはバンプ２０と自己整合す
る傾向があるからである。この自己整合の結果として、
典型的に画像整合システムを含む、高精度組み立て機器
の簡略化または除去が可能となる。加えて、操作者がバ
ンプ２０と開口２４とがほぼ整合する点を検出すること
ができるので、手作業による整合も場合によっては可能
である。上述の据え込みの結果、ダイ２２は接点１６に
おいて検査基板１０に機械的に固定され、電気的に接続
されることになる。
【００１２】バンプ２０が環状接点１６に据え込められ
る度合いは、用いられる接触力の大きさによって決定さ
れ、この据え込みには横方向運動または回転運動を全く
必要としないことは注記すべきであろう。好ましくは、
バンプ２０が後続の組み立てに適した限度を超えて変形
しないように、接触力の大きさは十分に小さなものとす
る。例えば、はんだバンプを用いる場合、検査基板１０
による検査に続いて、バンプをリフローしてその形状を
復元する必要がないように、接触力を十分に小さくす
る。
る度合いは、用いられる接触力の大きさによって決定さ
れ、この据え込みには横方向運動または回転運動を全く
必要としないことは注記すべきであろう。好ましくは、
バンプ２０が後続の組み立てに適した限度を超えて変形
しないように、接触力の大きさは十分に小さなものとす
る。例えば、はんだバンプを用いる場合、検査基板１０
による検査に続いて、バンプをリフローしてその形状を
復元する必要がないように、接触力を十分に小さくす
る。
【００１３】しかしながら、望ましければ、より大きな
接触力を用いてバンプ２０を開口２４内のかなり深くま
で据え込むことも可能である。後続の組み立てに適した
限度を超えてバンプが変形した場合、再整形が可能であ
る。例えば、はんだバンプの場合、この再整形は既知の
リフロー技法によって行うことができる。また、据え込
みの後、バンプ２０が底面２８に接触する必要はない
が、それが望ましければ、そうすることも可能である。
従来の検査は、バンプ２０が据え込まれた後に行われて
いた。
接触力を用いてバンプ２０を開口２４内のかなり深くま
で据え込むことも可能である。後続の組み立てに適した
限度を超えてバンプが変形した場合、再整形が可能であ
る。例えば、はんだバンプの場合、この再整形は既知の
リフロー技法によって行うことができる。また、据え込
みの後、バンプ２０が底面２８に接触する必要はない
が、それが望ましければ、そうすることも可能である。
従来の検査は、バンプ２０が据え込まれた後に行われて
いた。
【００１４】本発明の据え込みを達成するためには、開
口２４の直径がバンプ２０の直径より小さいことが好ま
しい。従来のはんだバンプを用いるときの開口２４の典
型的な直径は、約５０ミクロンである。加えて、環状接
点１６は、バンプ２０を形成するために用いた物質より
も硬い物質で形成することが好ましい。限定する訳では
ないが、具体例として、接点１６は約１０５kg/m2 より
大きい弾性係数を有し、バンプ２０は約２８kg/m2より
小さい弾性係数を有することが好ましい。また、接点１
６は、少なくともバンプ２０の約４倍の降伏強度(yield
strength)を有することが好ましい。接点１６は、例え
ば、銅またはアルミニウムで形成することができ、オプ
ションとして、ローディウム、パラディウム、プラチナ
またはニッケル／金合金のような金属層でめっきするこ
とができる。バンプ２０は、９５％鉛／５％錫、４０％
鉛／６０％錫の共晶はんだのような物質、またはフリッ
プ・チップ・オンボード（ＦＣＯＢ:flip-chip on boar
d）や直接チップ接着（ＤＣＡ:direct chip attach)に
従来から用いられているその他のはんだ物質で形成し
た、従来のはんだバンプとすることができる。
口２４の直径がバンプ２０の直径より小さいことが好ま
しい。従来のはんだバンプを用いるときの開口２４の典
型的な直径は、約５０ミクロンである。加えて、環状接
点１６は、バンプ２０を形成するために用いた物質より
も硬い物質で形成することが好ましい。限定する訳では
ないが、具体例として、接点１６は約１０５kg/m2 より
大きい弾性係数を有し、バンプ２０は約２８kg/m2より
小さい弾性係数を有することが好ましい。また、接点１
６は、少なくともバンプ２０の約４倍の降伏強度(yield
strength)を有することが好ましい。接点１６は、例え
ば、銅またはアルミニウムで形成することができ、オプ
ションとして、ローディウム、パラディウム、プラチナ
またはニッケル／金合金のような金属層でめっきするこ
とができる。バンプ２０は、９５％鉛／５％錫、４０％
鉛／６０％錫の共晶はんだのような物質、またはフリッ
プ・チップ・オンボード（ＦＣＯＢ:flip-chip on boar
d）や直接チップ接着（ＤＣＡ:direct chip attach)に
従来から用いられているその他のはんだ物質で形成し
た、従来のはんだバンプとすることができる。
【００１５】本発明の利点は、バンプ２０を接点１６に
据え込むことによって、バンプ２０の摩擦嵌合(frictio
nal fit)が得られ、検査の間ダイ２２が適所にほぼ固定
された状態を保持することである。この嵌合を与える摩
擦力の大きさは、バンプ２０および接点１６を形成する
のに用いられる物質によって異なる。具体的には、接点
１６にパラディウムをめっきした場合、はんだバンプ２
０は比較的小さな摩擦力で保持される。対照的に、接点
１６にニッケルと金の合金をめっきした場合、バンプ２
０を適所に保持するには、より大きな摩擦力が必要とな
る。摩擦嵌合力は、据え込みの度合いおよびバンプ２０
に対する開口２４の大きさによっても異なる。更に、受
容可能な摩擦力の範囲は、検査のためにダイ１つ当たり
（または、ダイが切り出されていない場合は、ウエハ１
枚当たり）に形成される接点の数に左右される。この摩
擦力は、ダイ（またはウエハ）が検査の間適所にほぼ固
定された状態を保持するように十分強く、しかしバンプ
２０に受け入れられない程の損傷を与えることなく検査
基板から取り外すことができるように十分に弱くなけれ
ばならない。
据え込むことによって、バンプ２０の摩擦嵌合(frictio
nal fit)が得られ、検査の間ダイ２２が適所にほぼ固定
された状態を保持することである。この嵌合を与える摩
擦力の大きさは、バンプ２０および接点１６を形成する
のに用いられる物質によって異なる。具体的には、接点
１６にパラディウムをめっきした場合、はんだバンプ２
０は比較的小さな摩擦力で保持される。対照的に、接点
１６にニッケルと金の合金をめっきした場合、バンプ２
０を適所に保持するには、より大きな摩擦力が必要とな
る。摩擦嵌合力は、据え込みの度合いおよびバンプ２０
に対する開口２４の大きさによっても異なる。更に、受
容可能な摩擦力の範囲は、検査のためにダイ１つ当たり
（または、ダイが切り出されていない場合は、ウエハ１
枚当たり）に形成される接点の数に左右される。この摩
擦力は、ダイ（またはウエハ）が検査の間適所にほぼ固
定された状態を保持するように十分強く、しかしバンプ
２０に受け入れられない程の損傷を与えることなく検査
基板から取り外すことができるように十分に弱くなけれ
ばならない。
【００１６】本発明の他の利点は、接点１６の縁２６が
バンプ２０の表面を十分変形させるので、バンプ２０の
導電性物質上に電気的に存在するいかなる自然酸化物層
(native oxide layer)をも突き破ることである。これに
よって、ダイ２２全体に行き渡る、典型的に多数のバン
プ２０の全てに、良好で均一な電気的接触が確保され
る。
バンプ２０の表面を十分変形させるので、バンプ２０の
導電性物質上に電気的に存在するいかなる自然酸化物層
(native oxide layer)をも突き破ることである。これに
よって、ダイ２２全体に行き渡る、典型的に多数のバン
プ２０の全てに、良好で均一な電気的接触が確保され
る。
【００１７】多数の導電性バンプ２０を同様の数の環状
接点１６に据え込む際に観察される本発明の更に他の利
点は、ダイ２２の表面全体にわたる、バンプ２０と接点
１６との間の接触のコンプライアンス(compliance)の改
善である。この付加的なコンプライアンスは、部分的
に、検査基板１０の表面上の各接点１６に生じ得る異な
る度合いの据え込みの結果得られるものである。言い換
えれば、バンプ２０と底面２８との間に僅かな隙間(nom
inal clearance)を設けることによって、ダイ２２また
は検査基板１０の所望の平面または平行状態からのばら
つきに応じて、バンプ２０を異なる度合いで据え込むこ
とを可能とするのである。
接点１６に据え込む際に観察される本発明の更に他の利
点は、ダイ２２の表面全体にわたる、バンプ２０と接点
１６との間の接触のコンプライアンス(compliance)の改
善である。この付加的なコンプライアンスは、部分的
に、検査基板１０の表面上の各接点１６に生じ得る異な
る度合いの据え込みの結果得られるものである。言い換
えれば、バンプ２０と底面２８との間に僅かな隙間(nom
inal clearance)を設けることによって、ダイ２２また
は検査基板１０の所望の平面または平行状態からのばら
つきに応じて、バンプ２０を異なる度合いで据え込むこ
とを可能とするのである。
【００１８】多くのバンプ２０を接触させる場合の具体
例として、ダイ２２の第１領域内の表面２１が、非平面
性のために、検査基板１０の表面１８から比較的大きな
距離のところにある場合、据え込まれる度合いは比較的
小さい。しかしながら、ダイ２２の第２領域内の表面２
１が表面１８から比較的小さな距離にある場合、据え込
まれる度合いは比較的大きい。これらバンプ２０の据え
込み度合いの相違によって、非平面性および／または非
平行度に対してコンプライアンスが得られる。また、フ
ルオロポリマ自体、必要に応じて異なる度合いに圧縮
し、据え込みプロセスの間に非平面性を吸収(accommoda
te)することができるので、フルオロポリマを検査基板
１０に使用した結果としても、付加的なコンプライアン
スが得られる。
例として、ダイ２２の第１領域内の表面２１が、非平面
性のために、検査基板１０の表面１８から比較的大きな
距離のところにある場合、据え込まれる度合いは比較的
小さい。しかしながら、ダイ２２の第２領域内の表面２
１が表面１８から比較的小さな距離にある場合、据え込
まれる度合いは比較的大きい。これらバンプ２０の据え
込み度合いの相違によって、非平面性および／または非
平行度に対してコンプライアンスが得られる。また、フ
ルオロポリマ自体、必要に応じて異なる度合いに圧縮
し、据え込みプロセスの間に非平面性を吸収(accommoda
te)することができるので、フルオロポリマを検査基板
１０に使用した結果としても、付加的なコンプライアン
スが得られる。
【００１９】図２および図３は、完全に中心同士を整合
させた理想的な場合の、本発明の他の実施例による環状
接点構造および方法を示す側断面図である。これらの図
では、共通の参照番号が同様の素子に用いられている。
図２は、環状接点１６から突出する据え込み限定部３０
を示す。据え込み限定部３０は、バンプ２０を開口２４
に据え込む範囲を限定するために用いられ、先の実施例
について既に論じたように、従来の技法を用いて製造す
ることができる。接点１６の第１部分３２は限定部３０
を含み、第２部分３４の内径よりも大きな内径を有する
ので、接点１６は、先の実施例について既に論じたよう
に、縁２６を有する。
させた理想的な場合の、本発明の他の実施例による環状
接点構造および方法を示す側断面図である。これらの図
では、共通の参照番号が同様の素子に用いられている。
図２は、環状接点１６から突出する据え込み限定部３０
を示す。据え込み限定部３０は、バンプ２０を開口２４
に据え込む範囲を限定するために用いられ、先の実施例
について既に論じたように、従来の技法を用いて製造す
ることができる。接点１６の第１部分３２は限定部３０
を含み、第２部分３４の内径よりも大きな内径を有する
ので、接点１６は、先の実施例について既に論じたよう
に、縁２６を有する。
【００２０】完全に中心同士を整合された場合では、第
１部分３２の内径がバンプ２０の最大外径よりも大きく
ない場合、接点１６はバンプ２０全体に大きな変形を起
こす原因となり得る。かかる変形は、後続の組み立てに
おいてバンプに損傷を与えるという悪影響があるので望
ましくない。また、場合によっては、据え込み限定部３
０に付加的な余裕を与え、バンプ２０と接点１６との間
の僅かな不整合を許容することも望ましい。
１部分３２の内径がバンプ２０の最大外径よりも大きく
ない場合、接点１６はバンプ２０全体に大きな変形を起
こす原因となり得る。かかる変形は、後続の組み立てに
おいてバンプに損傷を与えるという悪影響があるので望
ましくない。また、場合によっては、据え込み限定部３
０に付加的な余裕を与え、バンプ２０と接点１６との間
の僅かな不整合を許容することも望ましい。
【００２１】本実施例の環状接点１６は、実質的に、既
に上述したように用いられる。具体的には、据え込み限
定部３０の上面３８は、ダイ２２に接触したとき、開口
２４によるいかなる据え込みをも停止させる。したがっ
て、据え込みの範囲は、既に述べた先の実施例のよう
に、用いられる接触力ではなく、据え込み限定部３０の
寸法によって主として決定される。
に上述したように用いられる。具体的には、据え込み限
定部３０の上面３８は、ダイ２２に接触したとき、開口
２４によるいかなる据え込みをも停止させる。したがっ
て、据え込みの範囲は、既に述べた先の実施例のよう
に、用いられる接触力ではなく、据え込み限定部３０の
寸法によって主として決定される。
【００２２】図３は、本発明にしたがってバンプ２０を
接点１６に据え込んだ後の様子を示す。好ましくは、縁
２６はバンプ２０を十分に変形させ、いかなる自然酸化
物層をも突き破ることを注記しておく。また、この特定
の例示では、バンプ２０は実質的に底面２８と接触状態
にある。しかしながら、他の実施例では、かかる接触は
不要であり、これらが分離されている方が好ましい場合
もある。図３では、上面３８はダイ２２と接触している
様子が示されている。
接点１６に据え込んだ後の様子を示す。好ましくは、縁
２６はバンプ２０を十分に変形させ、いかなる自然酸化
物層をも突き破ることを注記しておく。また、この特定
の例示では、バンプ２０は実質的に底面２８と接触状態
にある。しかしながら、他の実施例では、かかる接触は
不要であり、これらが分離されている方が好ましい場合
もある。図３では、上面３８はダイ２２と接触している
様子が示されている。
【００２３】上述のように、据え込み限定部３０の寸法
は、部分的に据え込みの度合いを決定する。据え込み限
定部の高さ４０はバンプ２０の導電性バンプの高さ３６
（図２参照）にほぼ等しいことが望ましい。これは、検
査およびバーン・イン処理の間に据え込まれるバンプ、
リフローされるバンプ、または据え込まれないバンプ
の、均一で予測可能な最終的なバンプの高さを得るため
には好ましいことである。均一なバンプの高さは、バン
プされたダイを回路基板に信頼性高く組み付けることが
できるので望ましい。最終組み立ては、典型的に、回路
基板表面からダイまでのギャップを一貫して均一とし、
適正な流体流を得るために必要な、アンダーフィル処理
(underfill operation)を含む。加えて、半導体フォト
リソグラフィ・プロセスを用いて接点１６および据え込
み限定部３０を形成することも可能であるので、用いら
れるバンピング・プロセスによっては、据え込み限定部
の高さ４０の精度および再現性は、バンプ２０の元の高
さに対する精度および再現性よりも、容易に達成できる
場合が多い。据え込み限定部３０は、バンプ２０および
接点１６に大きな接触力が印加された場合に起こり得
る、過剰な据え込みも防止する。
は、部分的に据え込みの度合いを決定する。据え込み限
定部の高さ４０はバンプ２０の導電性バンプの高さ３６
（図２参照）にほぼ等しいことが望ましい。これは、検
査およびバーン・イン処理の間に据え込まれるバンプ、
リフローされるバンプ、または据え込まれないバンプ
の、均一で予測可能な最終的なバンプの高さを得るため
には好ましいことである。均一なバンプの高さは、バン
プされたダイを回路基板に信頼性高く組み付けることが
できるので望ましい。最終組み立ては、典型的に、回路
基板表面からダイまでのギャップを一貫して均一とし、
適正な流体流を得るために必要な、アンダーフィル処理
(underfill operation)を含む。加えて、半導体フォト
リソグラフィ・プロセスを用いて接点１６および据え込
み限定部３０を形成することも可能であるので、用いら
れるバンピング・プロセスによっては、据え込み限定部
の高さ４０の精度および再現性は、バンプ２０の元の高
さに対する精度および再現性よりも、容易に達成できる
場合が多い。据え込み限定部３０は、バンプ２０および
接点１６に大きな接触力が印加された場合に起こり得
る、過剰な据え込みも防止する。
【００２４】図４は、本発明の更に他の実施例による接
点構造の側断面図である。図４は、バンプ２０がここで
は検査基板１０の接点ベース１５上に配置されているこ
と、および環状接点１６がダイ２２の表面２１上に配置
されていることを除いて、図１の接点構造と、構造およ
び用いる方法は同様である。同様の素子には図１からの
共通参照番号が用いられている。ここでも再度、本実施
例の環状接点１６と検査基板１０は、従来の技法を用い
て形成される。また、オプションの据え込み限定部３０
は本実施例でも用いることができる。
点構造の側断面図である。図４は、バンプ２０がここで
は検査基板１０の接点ベース１５上に配置されているこ
と、および環状接点１６がダイ２２の表面２１上に配置
されていることを除いて、図１の接点構造と、構造およ
び用いる方法は同様である。同様の素子には図１からの
共通参照番号が用いられている。ここでも再度、本実施
例の環状接点１６と検査基板１０は、従来の技法を用い
て形成される。また、オプションの据え込み限定部３０
は本実施例でも用いることができる。
【００２５】この場合、バンプ２０はダイ２２上の集積
回路の最終組み立てには用いられないので、本実施例に
はバンプ２０の変形を回避するための注意が少なくて済
むという利点がある。典型的に１回以上の使用の後、は
んだ、導電性ポリマ、またはその他の適切な物質で形成
されたバンプ２０は再整形され、それらの元の形状を再
現する。最終組み立てでは、単一チップ・パッケージ、
多チップ・パッケージ上のバンプに、または回路基板上
にはんだまたは導電性ポリマで形成されたパッドに直
接、環状接点１６がフリップ・チップによって組み付け
られる。フリップ・チップ・アセンブリの場合、環状接
点１６に使用される物質は、最終組み立てに用いられる
バンプを形成する物質と適合性があり、かかるバンプに
信頼性が高く抵抗が低い接点を与えるものでなければな
らない。他の利点は、はんだで濡らすことができる物質
で作られた環状接点１６を用いることによって、最終組
み立てのコストが抑えられることである。
回路の最終組み立てには用いられないので、本実施例に
はバンプ２０の変形を回避するための注意が少なくて済
むという利点がある。典型的に１回以上の使用の後、は
んだ、導電性ポリマ、またはその他の適切な物質で形成
されたバンプ２０は再整形され、それらの元の形状を再
現する。最終組み立てでは、単一チップ・パッケージ、
多チップ・パッケージ上のバンプに、または回路基板上
にはんだまたは導電性ポリマで形成されたパッドに直
接、環状接点１６がフリップ・チップによって組み付け
られる。フリップ・チップ・アセンブリの場合、環状接
点１６に使用される物質は、最終組み立てに用いられる
バンプを形成する物質と適合性があり、かかるバンプに
信頼性が高く抵抗が低い接点を与えるものでなければな
らない。他の利点は、はんだで濡らすことができる物質
で作られた環状接点１６を用いることによって、最終組
み立てのコストが抑えられることである。
【００２６】以上の説明から、検査基板を用いてダイ上
に配置された電子素子に接触する新規な構造および方法
が提供されたことが認められよう。本発明の検査基板１
０は、従来の検査基板に用いられている平面接点と比較
して、改良された接点構造を提供し、バンプ２０と開口
２４との自己整合、変形を最少に抑えたバンプ２０への
良好な電気的接触、および検査基板および半導体ウエハ
の非平面性および非平行度に対する余裕の拡大等の利点
を含む。
に配置された電子素子に接触する新規な構造および方法
が提供されたことが認められよう。本発明の検査基板１
０は、従来の検査基板に用いられている平面接点と比較
して、改良された接点構造を提供し、バンプ２０と開口
２４との自己整合、変形を最少に抑えたバンプ２０への
良好な電気的接触、および検査基板および半導体ウエハ
の非平面性および非平行度に対する余裕の拡大等の利点
を含む。
【００２７】ダイ上の導電性バンプと検査基板回路との
間に信頼性の高い電気的接触を得るという課題は、ここ
に開示した環状接点構造を適用することによって達成さ
れる。バンプ上の表面酸化物層は、据え込みの間に突き
破られて、新鮮なバンプ物質が露出されることになり、
検査基板上の検査接点金属に対して押圧され、低抵抗の
電気的接触が得られる。バンプ間の局所的なばらつき、
および単一ダイ、数個のダイ群、または１枚のウエハ全
域にわたる全体的なばらつきは、本発明の据え込みプロ
セスによって与えられるコンプライアンスによって吸収
することができ、接点の高さによって制限されるのみで
ある。
間に信頼性の高い電気的接触を得るという課題は、ここ
に開示した環状接点構造を適用することによって達成さ
れる。バンプ上の表面酸化物層は、据え込みの間に突き
破られて、新鮮なバンプ物質が露出されることになり、
検査基板上の検査接点金属に対して押圧され、低抵抗の
電気的接触が得られる。バンプ間の局所的なばらつき、
および単一ダイ、数個のダイ群、または１枚のウエハ全
域にわたる全体的なばらつきは、本発明の据え込みプロ
セスによって与えられるコンプライアンスによって吸収
することができ、接点の高さによって制限されるのみで
ある。
【００２８】従来の平面接点系とは対照的に、据え込み
量は、元のバンプ・サイズの分散(variance)、検査基板
およびＩＣ基板の平面性、およびバンプを据え込むため
に印加される力に応じてバンプ毎に異なるので、より大
きなコンプライアンスの範囲が得られる。望ましけれ
ば、オプションとして、上述の据え込み高さ制限構造に
よって据え込み量を制御することもできる。加えて、こ
の環状接点構造では、検査基板とダイとの間の機械的接
触は、据え込まれたバンプ表面が環状接点金属に対抗し
て歪むことによって得られる摩擦力によって支持される
ため、かかる機械的接触が一時的であるといる利点も得
られる。
量は、元のバンプ・サイズの分散(variance)、検査基板
およびＩＣ基板の平面性、およびバンプを据え込むため
に印加される力に応じてバンプ毎に異なるので、より大
きなコンプライアンスの範囲が得られる。望ましけれ
ば、オプションとして、上述の据え込み高さ制限構造に
よって据え込み量を制御することもできる。加えて、こ
の環状接点構造では、検査基板とダイとの間の機械的接
触は、据え込まれたバンプ表面が環状接点金属に対抗し
て歪むことによって得られる摩擦力によって支持される
ため、かかる機械的接触が一時的であるといる利点も得
られる。
【図１】本発明による検査基板上に配置された環状接点
を有する接点構造の側断面図。
を有する接点構造の側断面図。
【図２】本発明の他の実施例による、据え込み限定部を
用いた検査基板接触方法を示す側断面図。
用いた検査基板接触方法を示す側断面図。
【図３】本発明の他の実施例による、据え込み限定部を
用いた検査基板接触方法を示す側断面図。
用いた検査基板接触方法を示す側断面図。
【図４】本発明の更に他の実施例による、検査基板上に
配置された環状接点を有する接点構造の側断面図。
配置された環状接点を有する接点構造の側断面図。
１０ 検査基板 １２ 基板 １４ 信号層 １６ 環状接点 ２０ 導電性バンプ ２２ ダイ ２４ 開口 ３０ 据え込み限定部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０１Ｒ 1/06 Ｇ０１Ｒ 1/06 Ｆ (72)発明者 バーバラ・バスケツ アメリカ合衆国テキサス州オースチン、ナ ンバー112、ファルコン・レッジ・ドライ ブ1314 (72)発明者 ウィリアム・エム・ウィリアムス アメリカ合衆国アリゾナ州ギルバート、イ ースト・ページ・アベニュー444
Claims (5)
- 【請求項１】表面（２１）上に複数の導電性バンプ（２
０）が配置されたダイ（２２）において、当該ダイ（２
２）上に配置された電子素子に接触する検査基板（１
０）であって：基板（１２）；前記基板によって支持さ
れた信号層（１４）；および前記基板上に配置され、前
記信号層に電気的に接続された環状接点（１６）であっ
て、前記複数の導電性バンプの１つに対応する開口（２
４）を有する前記環状接点（１６）；から成ることを特
徴とする検査基板。 - 【請求項２】前記環状接点は、パラディウム、プラチ
ナ、またはローディウムから成る群から選択された少な
くとも１つの物質でめっきされていることを特徴とする
請求項１記載の検査基板。 - 【請求項３】前記環状接点は、更に、前記ダイに接触す
るための上面（３８）を有する据え込み限定部（３０）
を含むことを特徴とする、請求項１記載の検査基板。 - 【請求項４】ダイ上に導電性バンプ（２０）が配置され
たダイ（２２）において、当該ダイ（２２）上に配置さ
れた電子素子を検査する方法であって：基板（１２）
と、該基板の上面（１８）から突出した環状接点（１
６）とを有し、前記環状接点は前記導電性バンプに対応
する開口（２４）を有する、検査基板（１０）を用意す
る段階；および前記導電性バンプの一部が前記開口内に
達するように、前記導電性バンプを据え込む段階；から
成ることを特徴とする方法。 - 【請求項５】検査基板（１０）とダイ（２２）上に配置
された電気回路との間に電気的接続を与える方法であっ
て：開口（２４）を有する環状接点（１６）を設ける段
階；導電性バンプ（２０）を前記開口に整合させる段
階；および前記導電性バンプを前記開口内に据え込み、
前記電気的接続を与える段階；から成ることを特徴とす
る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49731595A | 1995-07-03 | 1995-07-03 | |
| US497315 | 1995-07-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927524A true JPH0927524A (ja) | 1997-01-28 |
Family
ID=23976359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8184232A Pending JPH0927524A (ja) | 1995-07-03 | 1996-06-26 | 検査基板とダイとを電気的に接続する接点構造および接続方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0752594B1 (ja) |
| JP (1) | JPH0927524A (ja) |
| KR (1) | KR970007386A (ja) |
| DE (1) | DE69608355T2 (ja) |
| TW (1) | TW308724B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006028238A1 (ja) * | 2004-09-06 | 2006-03-16 | Nec Corporation | テストキャリア |
| JP2006525515A (ja) * | 2003-05-01 | 2006-11-09 | セレリティー・リサーチ・インコーポレイテッド | Ｂｇａパッケージの平坦化及び検査方法ならびに装置 |
| JP2010050105A (ja) * | 2009-10-29 | 2010-03-04 | Hokuriku Electric Ind Co Ltd | プッシュオンスイッチ |
| WO2011071082A1 (ja) * | 2009-12-11 | 2011-06-16 | 日本発條株式会社 | コンタクトプローブ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003056346A1 (fr) * | 2001-12-25 | 2003-07-10 | Sumitomo Electric Industries, Ltd. | Sonde de contact |
| KR100436878B1 (ko) * | 2002-06-18 | 2004-06-23 | 건양씨앤이 주식회사 | 강관압입 추진공법시 사용되는 추진강관의 수평유지방법및 그 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975079A (en) * | 1990-02-23 | 1990-12-04 | International Business Machines Corp. | Connector assembly for chip testing |
| GB2247565B (en) * | 1990-08-22 | 1994-07-06 | Gen Electric Co Plc | A method of testing a semiconductor device |
| JP2591348B2 (ja) * | 1993-06-28 | 1997-03-19 | 日本電気株式会社 | 半導体素子の検査治具及び検査方法 |
| GB2279805B (en) * | 1993-07-02 | 1997-09-17 | Plessey Semiconductors Ltd | Bare die testing |
-
1996
- 1996-04-24 TW TW085104899A patent/TW308724B/zh active
- 1996-06-20 DE DE69608355T patent/DE69608355T2/de not_active Expired - Fee Related
- 1996-06-20 EP EP96109960A patent/EP0752594B1/en not_active Expired - Lifetime
- 1996-06-26 JP JP8184232A patent/JPH0927524A/ja active Pending
- 1996-06-28 KR KR1019960024827A patent/KR970007386A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006525515A (ja) * | 2003-05-01 | 2006-11-09 | セレリティー・リサーチ・インコーポレイテッド | Ｂｇａパッケージの平坦化及び検査方法ならびに装置 |
| WO2006028238A1 (ja) * | 2004-09-06 | 2006-03-16 | Nec Corporation | テストキャリア |
| JP2010050105A (ja) * | 2009-10-29 | 2010-03-04 | Hokuriku Electric Ind Co Ltd | プッシュオンスイッチ |
| JP4647700B2 (ja) * | 2009-10-29 | 2011-03-09 | 北陸電気工業株式会社 | プッシュオンスイッチ |
| WO2011071082A1 (ja) * | 2009-12-11 | 2011-06-16 | 日本発條株式会社 | コンタクトプローブ |
| JP5406310B2 (ja) * | 2009-12-11 | 2014-02-05 | 日本発條株式会社 | コンタクトプローブ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69608355T2 (de) | 2001-01-04 |
| EP0752594B1 (en) | 2000-05-17 |
| EP0752594A3 (en) | 1997-08-06 |
| EP0752594A2 (en) | 1997-01-08 |
| DE69608355D1 (de) | 2000-06-21 |
| TW308724B (ja) | 1997-06-21 |
| KR970007386A (ko) | 1997-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801446A (en) | Microelectronic connections with solid core joining units | |
| US5726502A (en) | Bumped semiconductor device with alignment features and method for making the same | |
| US7211901B2 (en) | Self-coplanarity bumping shape for flip chip | |
| US7176043B2 (en) | Microelectronic packages and methods therefor | |
| JP5306224B2 (ja) | コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法 | |
| US5764486A (en) | Cost effective structure and method for interconnecting a flip chip with a substrate | |
| US6486552B2 (en) | Method and apparatus for testing bumped die | |
| US5985682A (en) | Method for testing a bumped semiconductor die | |
| US9182443B2 (en) | Testing device and testing method thereof | |
| JPH0927524A (ja) | 検査基板とダイとを電気的に接続する接点構造および接続方法 | |
| US7102372B2 (en) | Apparatus and method for testing conductive bumps | |
| US20060033515A1 (en) | Test fixture with movable pin contacts | |
| Zama et al. | Flip chip interconnect systems using copper wire stud bump and lead free solder | |
| JPH04296723A (ja) | 半導体素子の製造方法 | |
| US20090038823A1 (en) | Wiring substrate with lead pin and lead pin | |
| Liu et al. | Development of Flip‐chip Joining Technology on Flexible Circuitry UsingAnistropically Conductive Adhesives and Eutectic Solder | |
| JPH09172021A (ja) | 半導体装置、半導体装置の製造方法及び実装方法 | |
| Goldstein et al. | Fluxless flip-chip for multichip modules | |
| JP2000150559A (ja) | バンプとその形成方法、および半導体チップの接続方法 | |
| JPH0645397A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2001176906A (ja) | 半導体装置 |