JP2591348B2 - 半導体素子の検査治具及び検査方法 - Google Patents
半導体素子の検査治具及び検査方法Info
- Publication number
- JP2591348B2 JP2591348B2 JP5156499A JP15649993A JP2591348B2 JP 2591348 B2 JP2591348 B2 JP 2591348B2 JP 5156499 A JP5156499 A JP 5156499A JP 15649993 A JP15649993 A JP 15649993A JP 2591348 B2 JP2591348 B2 JP 2591348B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- inspection
- jig
- inspection jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の検査治具及
び検査方法、特に、バーンインテスト（加速寿命試験）
治具及び検査方法に関する。
び検査方法、特に、バーンインテスト（加速寿命試験）
治具及び検査方法に関する。
【０００２】
【従来の技術】従来より、フリップチップ実装用の半導
体素子は検査用基板を用いて、半導体素子の高温状態に
おける電気的動作の検査を行っている。
体素子は検査用基板を用いて、半導体素子の高温状態に
おける電気的動作の検査を行っている。
【０００３】図４は従来の一例を示す断面図である。実
装する回路基板と同じ配線構造を有する検査治具１０の
接続電極２０ははんだ濡れ性の悪い金属を使用し、はん
だバンプ８０が電極２０と反応させずに機械的圧力によ
り半導体素子５０を固定している。上述の検査方法は特
開昭６２−２５０６４７号公報等でも示されている。ま
た特開閉３−１３１０４８号公報では図５及図６のよう
に半導体素子に形成された金属突起と基板電極の間に異
方導電性ゴム１００、またはポリイミド層１３上に形成
した電極を配置し、半導体素子５０が基板に押圧される
構造の治具がある。
装する回路基板と同じ配線構造を有する検査治具１０の
接続電極２０ははんだ濡れ性の悪い金属を使用し、はん
だバンプ８０が電極２０と反応させずに機械的圧力によ
り半導体素子５０を固定している。上述の検査方法は特
開昭６２−２５０６４７号公報等でも示されている。ま
た特開閉３−１３１０４８号公報では図５及図６のよう
に半導体素子に形成された金属突起と基板電極の間に異
方導電性ゴム１００、またはポリイミド層１３上に形成
した電極を配置し、半導体素子５０が基板に押圧される
構造の治具がある。
【０００４】
【発明が解決しようとする課題】上述した従来の検査用
治具は半導体素子と治具の接続において導通不良部の発
生を防ぐため常時、平行に押圧しなければならない。検
査中に半導体素子を固定するため荷重が掛かり、半導体
素子を破壊する恐れがある。さらに、半導体素子を固定
する力が不均一であると、未導通部や接触抵抗の不均一
によって検査の信頼性が低下する。さらに異方導電性ゴ
ム及びポリイミド層を用いる場合、検査時に高温にさら
され、加圧、接触しているため異方導電性ゴム及びポリ
イミド層の塑性変形が発生するため治具の寿命が短か
く、半導体素子に形成されている金属突起が硬い材料で
なければならないという欠点がある。
治具は半導体素子と治具の接続において導通不良部の発
生を防ぐため常時、平行に押圧しなければならない。検
査中に半導体素子を固定するため荷重が掛かり、半導体
素子を破壊する恐れがある。さらに、半導体素子を固定
する力が不均一であると、未導通部や接触抵抗の不均一
によって検査の信頼性が低下する。さらに異方導電性ゴ
ム及びポリイミド層を用いる場合、検査時に高温にさら
され、加圧、接触しているため異方導電性ゴム及びポリ
イミド層の塑性変形が発生するため治具の寿命が短か
く、半導体素子に形成されている金属突起が硬い材料で
なければならないという欠点がある。
【０００５】
【課題を解決するための手段】 上記問題点を解決する
ために、本発明の半導体素子の検査治具は、検査用回路
基板上にはんだ濡れ性の悪い金属で形成された電極が直
接的に固定配置されるとともに、前記検査用回路基板上
に前記電極の外周部より中心方向に向って前記電極の一
部を上方よりこの電極と接触することなく遮蔽し、かつ
前記電極上に半導体素子に設けられたはんだバンプが塑
性変形して充填される中空部を設けるように絶縁物が形
成された構造を備えるものである。また、上記問題点を
解決するために、本発明の半導体素子の検査方法は、検
査用回路基板上に電極がはんだ濡れ性の悪い金属で形成
され、前記電極の外周部より中心方向に向って前記電極
の一部を前記電極の上方より遮蔽し、かつ前記電極上に
中空部を設けるように絶縁物が形成された構造を備える
半導体素子の検査治具に、はんだバンプを形成した半導
体素子を位置決めし、前記半導体素子の検査治具と前記
半導体素子とを前記はんだバンプの融点以下の温度で加
熱し、前記半導体素子の前記はんだバンプと前記半導体
素子の検査治具の前記電極とを接触させ、かつ、前記電
極上の前記中空部が前記はんだバンプの塑性変形により
充填された状態にし、前記半導体素子の検査治具及び前
記半導体素子に対する前記加熱を中止し、前記半導体素
子について指定された検査仕様を満足する周囲温度中
で、前記半導体素子の電気的特性を検査するものであ
る。
ために、本発明の半導体素子の検査治具は、検査用回路
基板上にはんだ濡れ性の悪い金属で形成された電極が直
接的に固定配置されるとともに、前記検査用回路基板上
に前記電極の外周部より中心方向に向って前記電極の一
部を上方よりこの電極と接触することなく遮蔽し、かつ
前記電極上に半導体素子に設けられたはんだバンプが塑
性変形して充填される中空部を設けるように絶縁物が形
成された構造を備えるものである。また、上記問題点を
解決するために、本発明の半導体素子の検査方法は、検
査用回路基板上に電極がはんだ濡れ性の悪い金属で形成
され、前記電極の外周部より中心方向に向って前記電極
の一部を前記電極の上方より遮蔽し、かつ前記電極上に
中空部を設けるように絶縁物が形成された構造を備える
半導体素子の検査治具に、はんだバンプを形成した半導
体素子を位置決めし、前記半導体素子の検査治具と前記
半導体素子とを前記はんだバンプの融点以下の温度で加
熱し、前記半導体素子の前記はんだバンプと前記半導体
素子の検査治具の前記電極とを接触させ、かつ、前記電
極上の前記中空部が前記はんだバンプの塑性変形により
充填された状態にし、前記半導体素子の検査治具及び前
記半導体素子に対する前記加熱を中止し、前記半導体素
子について指定された検査仕様を満足する周囲温度中
で、前記半導体素子の電気的特性を検査するものであ
る。
【０００６】
【実施例】本発明について図面を用いて詳細に説明す
る。
る。
【０００７】図１は本発明の第１の実施例を示す断面図
である。半導体素子と電気的導通を得る電極２は、タン
グステンにより形成し、回路基板９と電極２の一部を覆
う構造であり、電極２上に中空部を設けるように形成さ
れた絶縁物３はアルミナにより形成する。回路基板９と
絶縁物３の一体構造は機械加工が困難なため絶縁物３部
分のみ機械加工で作成し、回路基板９上の所定位置にろ
う付する事により作成する。電極２上にある中空部の形
状は絶縁物３の加工形状により決定されるが、本発明の
第２の実施例として、図２に示すような角度を付けた絶
縁物３ａを用いても良い。
である。半導体素子と電気的導通を得る電極２は、タン
グステンにより形成し、回路基板９と電極２の一部を覆
う構造であり、電極２上に中空部を設けるように形成さ
れた絶縁物３はアルミナにより形成する。回路基板９と
絶縁物３の一体構造は機械加工が困難なため絶縁物３部
分のみ機械加工で作成し、回路基板９上の所定位置にろ
う付する事により作成する。電極２上にある中空部の形
状は絶縁物３の加工形状により決定されるが、本発明の
第２の実施例として、図２に示すような角度を付けた絶
縁物３ａを用いても良い。
【０００８】図３（ａ）〜（ｃ）は本発明の検査治具に
半導体素子を接続する方法を工程順に示す断面図であ
る。高さ１００μｍの共晶塑性であるはんだバンプ８を
形成した半導体素子５をツール４により吸着、検査治具
１の電極２に位置決めし、検査治具１を半導体素子５の
電極２に形成されているはんだバンプ８の融点から２０
〜３０℃低い温度に加熱する。〔図３（Ａ）〕。ツール
４を下降させ、はんだバンプ８を検査治具１に接触させ
る〔図３（Ｂ）〕。はんだバンプ８が軟化する温度にな
った時点でツール４をさらに下降させるとはんだバンプ
８は塑性変形し、検査治具１の電極２上にある中空部６
に充填される〔図３（Ｃ）〕。
半導体素子を接続する方法を工程順に示す断面図であ
る。高さ１００μｍの共晶塑性であるはんだバンプ８を
形成した半導体素子５をツール４により吸着、検査治具
１の電極２に位置決めし、検査治具１を半導体素子５の
電極２に形成されているはんだバンプ８の融点から２０
〜３０℃低い温度に加熱する。〔図３（Ａ）〕。ツール
４を下降させ、はんだバンプ８を検査治具１に接触させ
る〔図３（Ｂ）〕。はんだバンプ８が軟化する温度にな
った時点でツール４をさらに下降させるとはんだバンプ
８は塑性変形し、検査治具１の電極２上にある中空部６
に充填される〔図３（Ｃ）〕。
【０００９】電極２から中空部を形成しているアルミナ
絶縁部３までははんだバンプ８の高さの１／３である３
０μｍである。この状態で冷却することにより検査治具
１と半導体素子５は外部からの圧力なしで電気的接続が
得られる。高温状態の電気的動作試験が終了した後、は
んだ融点以上に加熱すると、半導体素子５は簡単に検査
治具１より取り外すことができる。本実施例では検査治
具１の電極２にタングステンを用いたが、例えばはんだ
濡れ性の悪いチタン，クロムなどでも良い。また検査治
具への接続温度をはんだ融点以上で行なっても同様の効
果がえられる。
絶縁部３までははんだバンプ８の高さの１／３である３
０μｍである。この状態で冷却することにより検査治具
１と半導体素子５は外部からの圧力なしで電気的接続が
得られる。高温状態の電気的動作試験が終了した後、は
んだ融点以上に加熱すると、半導体素子５は簡単に検査
治具１より取り外すことができる。本実施例では検査治
具１の電極２にタングステンを用いたが、例えばはんだ
濡れ性の悪いチタン，クロムなどでも良い。また検査治
具への接続温度をはんだ融点以上で行なっても同様の効
果がえられる。
【００１０】
【発明の効果】本発明の検査用治具は半導体素子と治具
の接続時のみ半導体素子を平行に押圧する。検査中に半
導体素子を固定するための荷重は必要なく、半導体素子
を破壊する恐れがなくなる。さらに、電極が各々接触し
ているため、未導通部や接触抵抗の不均一などは発生し
ないため検査の信頼性が向上する。さらに半導体素子に
形成されている金属突起ははんだバンプなど軟らかい金
属に適する。また検査治具を構成する材料は検査時に塑
性変形する事はなく半永久的に使用できるという効果が
ある。
の接続時のみ半導体素子を平行に押圧する。検査中に半
導体素子を固定するための荷重は必要なく、半導体素子
を破壊する恐れがなくなる。さらに、電極が各々接触し
ているため、未導通部や接触抵抗の不均一などは発生し
ないため検査の信頼性が向上する。さらに半導体素子に
形成されている金属突起ははんだバンプなど軟らかい金
属に適する。また検査治具を構成する材料は検査時に塑
性変形する事はなく半永久的に使用できるという効果が
ある。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の一使用例を示す断面
図である。
図である。
【図４】従来の第１の例を示す断面図である。
【図５】従来の第２の例を示す断面図である。
【図６】従来の第３の例を示す断面図である。
１ 検査治具 ２ 電極 ３ 絶縁物 ４ ツール ５ 半導体素子 ６ 加熱ヒーター ７ 固定ガイド ８ はんだバンプ ９ 回路基板
Claims (3)
- 【請求項１】 検査用回路基板上にはんだ濡れ性の悪い
金属で形成された電極が直接的に固定配置されるととも
に、前記検査用回路基板上に前記電極の外周部より中心
方向に向って前記電極の一部を上方よりこの電極と接触
することなく遮蔽し、かつ前記電極上に半導体素子に設
けられたはんだバンプが塑性変形して充填される中空部
を設けるように絶縁物が形成された構造を備えることを
特徴とする半導体素子の検査治具。 - 【請求項２】 検査用回路基板上に電極がはんだ濡れ性
の悪い金属で形成され、前記電極の外周部より中心方向
に向って前記電極の一部を前記電極の上方より遮蔽し、
かつ前記電極上に中空部を設けるように絶縁物が形成さ
れた構造を備える半導体素子の検査治具に、はんだバン
プを形成した半導体素子を位置決めし、 前記半導体素子の検査治具と前記半導体素子とを前記は
んだバンプの融点以下の温度で加熱し、加圧をして、 前記半導体素子の前記はんだバンプと前記半導体素子の
検査治具の前記電極とを接触させ、かつ、前記電極上の
前記中空部が前記はんだバンプの塑性変形により充填さ
れた状態にし、 前記半導体素子の検査治具及び前記半導体素子に対する
前記加熱、加圧を中止し、 前記半導体素子について指定された検査仕様を満足する
周囲温度中で、前記半導体素子の電気的特性を検査す
る、 ことを特徴とする半導体素子の検査方法。 - 【請求項３】 検査用回路基板上に電極がはんだ濡れ性
の悪い金属で形成され、前記電極の外周部より中心方向
に向って前記電極の一部を前記電極の上方より遮蔽し、
かつ前記電極上に中空部を設けるように絶縁物が形成さ
れた構造を備える半導体素子の検査治具に、はんだバン
プを形成した半導体素子を位置決めし、 前記半導体素子の検査治具と前記半導体素子とを前記は
んだバンプの融点以下の温度で加熱をして、 前記半導体素子の前記はんだバンプと前記半導体素子の
検査治具の前記電極とを接触させ、かつ、前記電極上の
前記中空部が前記はんだバンプの塑性変形により充填さ
れた状態にし、 前記半導体素子の検査治具及び前記半導体素子に対する
前記加熱を中止し、 前記半導体素子について指定された検査仕様を満足する
周囲温度中で、前記半導体素子の電気的特性を検査す
る、 ことを特徴とする半導体素子の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156499A JP2591348B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体素子の検査治具及び検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156499A JP2591348B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体素子の検査治具及び検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0712892A JPH0712892A (ja) | 1995-01-17 |
| JP2591348B2 true JP2591348B2 (ja) | 1997-03-19 |
Family
ID=15629102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5156499A Expired - Fee Related JP2591348B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体素子の検査治具及び検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591348B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW308724B (ja) * | 1995-07-03 | 1997-06-21 | Motorola Inc | |
| JP4286182B2 (ja) | 2004-05-13 | 2009-06-24 | 富士通マイクロエレクトロニクス株式会社 | 電気的接続方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252447A (ja) * | 1988-08-17 | 1990-02-22 | Oki Electric Ind Co Ltd | プローブカード |
-
1993
- 1993-06-28 JP JP5156499A patent/JP2591348B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0712892A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337575B1 (en) | Methods of testing integrated circuitry, methods of forming tester substrates, and circuitry testing substrates | |
| US5414298A (en) | Semiconductor chip assemblies and components with pressure contact | |
| US5686353A (en) | Semiconductor device and manufacturing method thereof | |
| JP5918205B2 (ja) | 試験装置及びその試験方法 | |
| WO2005069019A1 (ja) | プローブカード | |
| JPH027180B2 (ja) | ||
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| JP2591348B2 (ja) | 半導体素子の検査治具及び検査方法 | |
| JPH05267393A (ja) | 半導体装置及びその製造方法 | |
| US6156635A (en) | Method of correcting solder bumps | |
| JP3050172B2 (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JP2885283B2 (ja) | フリップチップ接続用回路素子 | |
| JP3737886B2 (ja) | プローブ装置 | |
| JP3978889B2 (ja) | バンプ電極の接合強度試験装置と試験方法 | |
| JP2000012587A (ja) | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 | |
| JPH03228339A (ja) | ボンディングツール | |
| JPH0671026B2 (ja) | 半導体実装方法 | |
| JP3061017B2 (ja) | 集積回路装置の実装構造およびその実装方法 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 | |
| JPH1022342A (ja) | 半導体装置の製造方法 | |
| JPH11204590A (ja) | 電極板およびそれを用いた電子部品用通電検査装置 | |
| JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
| JPH11149969A (ja) | 半導体装置の検査装置用ソケット | |
| JP3596499B2 (ja) | 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法 | |
| JPH1012666A (ja) | 半導体素子の実装方法とその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960409 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961029 |
|
| LAPS | Cancellation because of no payment of annual fees |