JPH1012666A - 半導体素子の実装方法とその装置 - Google Patents
半導体素子の実装方法とその装置Info
- Publication number
- JPH1012666A JPH1012666A JP18015796A JP18015796A JPH1012666A JP H1012666 A JPH1012666 A JP H1012666A JP 18015796 A JP18015796 A JP 18015796A JP 18015796 A JP18015796 A JP 18015796A JP H1012666 A JPH1012666 A JP H1012666A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- chip
- pads
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 接続部に複雑な処理が不要で、短時間で低処
理コストで回路基板に半導体素子を実装可能な半導体素
子の実装方法を提供する。 【解決手段】 回路基板１に凸状の電極部２を形成し、
パッド５を備えた半導体のチップ３を、パッド５を電極
部２にシート状接着剤７を介して対接配置し、対接され
たパッド５と電極部２とを導通状態で接合配置し、加圧
下で２００℃で５秒間加熱し、回路基板１の電極部２に
チップ６のパッド５を接続し、パッド５と電極部２との
接合部以外の回路基板１とチップ３の対向間隙部に、光
硬化性樹脂８が充填され、回路基板１を裏面から照射し
光硬化性樹脂８を硬化させ、導電接続されたチップ３と
回路基板１とを互いに固定し、チップ３のパッド５に処
理が不要で、製造コストを低減して、パッド５と電極部
２とが導通接続され、回路基板１とチップ３とが互いに
固定装着された高品質の半導体素子の実装装置を製造す
ることが可能になる。
理コストで回路基板に半導体素子を実装可能な半導体素
子の実装方法を提供する。 【解決手段】 回路基板１に凸状の電極部２を形成し、
パッド５を備えた半導体のチップ３を、パッド５を電極
部２にシート状接着剤７を介して対接配置し、対接され
たパッド５と電極部２とを導通状態で接合配置し、加圧
下で２００℃で５秒間加熱し、回路基板１の電極部２に
チップ６のパッド５を接続し、パッド５と電極部２との
接合部以外の回路基板１とチップ３の対向間隙部に、光
硬化性樹脂８が充填され、回路基板１を裏面から照射し
光硬化性樹脂８を硬化させ、導電接続されたチップ３と
回路基板１とを互いに固定し、チップ３のパッド５に処
理が不要で、製造コストを低減して、パッド５と電極部
２とが導通接続され、回路基板１とチップ３とが互いに
固定装着された高品質の半導体素子の実装装置を製造す
ることが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板に半導体
素子を実装する半導体素子の実装方法と回路基板に半導
体素子が実装された半導体素子の実装装置とに関する。
素子を実装する半導体素子の実装方法と回路基板に半導
体素子が実装された半導体素子の実装装置とに関する。
【０００２】
【従来の技術】特開昭６４−３７０３８号公報には、ワ
イヤボンダのキャピラリに挿通された合金ワイヤの先端
を電気トーチで加熱しボール部を形成し、このボール部
を半導体チップの電極に接続し、キャピラリを引き上げ
てボール部に連続するワイヤ部を形成し、ワイヤの先端
を基板上の配線に接続されたボール部に接続することに
より、接合部の割れや剥がれのない半導体材料の接続方
法が開示されている。また、特開平２−７２６４２号公
報には、第１の導電材の突起を形成した基板と、第１の
導電材よりも低融点の第２の導電材が埋め込まれた凹部
を形成した基板とを、突起を凹部内に配置して両基板を
接続する基板の接続構造が開示されている。
イヤボンダのキャピラリに挿通された合金ワイヤの先端
を電気トーチで加熱しボール部を形成し、このボール部
を半導体チップの電極に接続し、キャピラリを引き上げ
てボール部に連続するワイヤ部を形成し、ワイヤの先端
を基板上の配線に接続されたボール部に接続することに
より、接合部の割れや剥がれのない半導体材料の接続方
法が開示されている。また、特開平２−７２６４２号公
報には、第１の導電材の突起を形成した基板と、第１の
導電材よりも低融点の第２の導電材が埋め込まれた凹部
を形成した基板とを、突起を凹部内に配置して両基板を
接続する基板の接続構造が開示されている。
【０００３】
【発明が解決しようとする課題】前述の各公報に開示さ
れている回路基板間の接続方法、或いは回路基板と半導
体素子との接続方法は、何れも接続部に複雑な処理を施
す必要があり、処理に長時間を要すると共に製造コスト
上でも問題があった。
れている回路基板間の接続方法、或いは回路基板と半導
体素子との接続方法は、何れも接続部に複雑な処理を施
す必要があり、処理に長時間を要すると共に製造コスト
上でも問題があった。
【０００４】本発明は、前述したようなこの種の半導体
素子の実装方法の現状に鑑みてなされたものであり、そ
の第１の目的は、接続部に複雑な処理が不要で、短時間
で低処理コストで回路基板に半導体素子を実装すること
が可能な半導体素子の実装方法を提供することにある。
素子の実装方法の現状に鑑みてなされたものであり、そ
の第１の目的は、接続部に複雑な処理が不要で、短時間
で低処理コストで回路基板に半導体素子を実装すること
が可能な半導体素子の実装方法を提供することにある。
【０００５】また、本発明の第２の目的は、接続部に複
雑な処理が不要で、短時間に製造コストを削減して製造
可能な半導体素子の実装装置を提供することにある。
雑な処理が不要で、短時間に製造コストを削減して製造
可能な半導体素子の実装装置を提供することにある。
【０００６】
【課題を解決するための手段】前記第１の目的を達成す
るために、請求項１記載の発明は、回路基板に半導体素
子を実装する半導体素子の実装方法であり、前記回路基
板の電極を凸状に形成する電極形成工程と、前記半導体
素子のパッド部に対して、前記電極を導通状態に対接配
置させる接合工程と、該接合工程で接合した前記パッド
部及び前記電極以外の前記回路基板と前記半導体素子と
の対向面間に、接着固定剤を充填し前記回路基板と前記
半導体素子とを互いに固定する固定工程とを有すること
を特徴とするものである。
るために、請求項１記載の発明は、回路基板に半導体素
子を実装する半導体素子の実装方法であり、前記回路基
板の電極を凸状に形成する電極形成工程と、前記半導体
素子のパッド部に対して、前記電極を導通状態に対接配
置させる接合工程と、該接合工程で接合した前記パッド
部及び前記電極以外の前記回路基板と前記半導体素子と
の対向面間に、接着固定剤を充填し前記回路基板と前記
半導体素子とを互いに固定する固定工程とを有すること
を特徴とするものである。
【０００７】同様に前記第１の目的を達成するために、
請求項２記載の発明は、請求項１記載の発明に対して、
前記接合工程に続いて実行され、前記半導体素子のパッ
ド部と前記回路基板の電極との導通状態を確認する導通
確認工程が設けられていることを特徴とするものであ
る。
請求項２記載の発明は、請求項１記載の発明に対して、
前記接合工程に続いて実行され、前記半導体素子のパッ
ド部と前記回路基板の電極との導通状態を確認する導通
確認工程が設けられていることを特徴とするものであ
る。
【０００８】前記第２の目的を達成するために、請求項
３記載の発明は、回路基板に半導体素子が実装された半
導体素子の実装装置であり、電極が凸状に形成された回
路基板と、前記電極にパッド部が導通状態に対接配置さ
れ、前記電極に前記パッド部が接合される半導体素子
と、互いに接合された前記パッド部及び前記電極以外の
前記回路基板と前記半導体素子の対向面間に充填される
接着固定剤とを有することを特徴とするものである。
３記載の発明は、回路基板に半導体素子が実装された半
導体素子の実装装置であり、電極が凸状に形成された回
路基板と、前記電極にパッド部が導通状態に対接配置さ
れ、前記電極に前記パッド部が接合される半導体素子
と、互いに接合された前記パッド部及び前記電極以外の
前記回路基板と前記半導体素子の対向面間に充填される
接着固定剤とを有することを特徴とするものである。
【０００９】
［第１の実施の形態］本発明の半導体素子の実装方法に
係る第１の実施の形態を、図１を参照して説明する。図
１は本実施の形態の構成を示す説明図である。
係る第１の実施の形態を、図１を参照して説明する。図
１は本実施の形態の構成を示す説明図である。
【００１０】本実施の形態では、図１（ａ）に示すよう
に、ＰＣＢ基板、ＭＣＭキャリア、ＦＣＢなどの回路基
板１には、電極形成工程において、Ｗ、Ｃｕ、Ａｇ、Ａ
ｕ、Ａｌなどで凸状の電極部２が形成されており、この
回路基板１に対して、接続対象の金属被膜のパッド５を
備えた半導体のチップ３が、パッド５を回路基板１の電
極部２に、ホットメルトタイプのシート状接着剤７を介
して対接して配置される。次いで、接合工程で、同図
（ｂ）に示すように、シート状接着剤７を挟んで、互い
に対接されたパッド５と電極部２とを導通状態で接合配
置し、加圧状態で２００℃で５秒間加熱することによ
り、回路基板１の電極部２に、シート状接着剤７によっ
て、チップ６のパッド５を接続する。
に、ＰＣＢ基板、ＭＣＭキャリア、ＦＣＢなどの回路基
板１には、電極形成工程において、Ｗ、Ｃｕ、Ａｇ、Ａ
ｕ、Ａｌなどで凸状の電極部２が形成されており、この
回路基板１に対して、接続対象の金属被膜のパッド５を
備えた半導体のチップ３が、パッド５を回路基板１の電
極部２に、ホットメルトタイプのシート状接着剤７を介
して対接して配置される。次いで、接合工程で、同図
（ｂ）に示すように、シート状接着剤７を挟んで、互い
に対接されたパッド５と電極部２とを導通状態で接合配
置し、加圧状態で２００℃で５秒間加熱することによ
り、回路基板１の電極部２に、シート状接着剤７によっ
て、チップ６のパッド５を接続する。
【００１１】そして、固定工程において、パッド５と電
極部２との接合部以外の回路基板１とチップ３との対向
間隙部に、エパキシやアクリルなどの光硬化性樹脂８が
充填され、回路基板１を裏面側から照射し、光硬化性樹
脂８を硬化させることにより、パッド５と電極部２とで
導電状態に接続されたチップ３と回路基板１とが互いに
固定される。
極部２との接合部以外の回路基板１とチップ３との対向
間隙部に、エパキシやアクリルなどの光硬化性樹脂８が
充填され、回路基板１を裏面側から照射し、光硬化性樹
脂８を硬化させることにより、パッド５と電極部２とで
導電状態に接続されたチップ３と回路基板１とが互いに
固定される。
【００１２】このような本実施の形態の半導体の実装方
法によって、図１（ｃ）に示すように、回路基板１の凸
状に形成された電極部２に、パッド５が導通状態で接合
されてチップ３が回路基板１に、光硬化性樹脂８により
固定された構成の半導体素子の実装装置が製造される。
法によって、図１（ｃ）に示すように、回路基板１の凸
状に形成された電極部２に、パッド５が導通状態で接合
されてチップ３が回路基板１に、光硬化性樹脂８により
固定された構成の半導体素子の実装装置が製造される。
【００１３】以上に説明したように、本実施の形態によ
ると、チップ３のパッド５に何らの処理を施す必要がな
く、製造コストを低減して、チップ３のパッド５と、回
路基板１の電極部２とが導通接続された状態で、回路基
板１とチップ３とを互いに固定装着された高品質の半導
体素子の実装装置を製造することが可能になる。
ると、チップ３のパッド５に何らの処理を施す必要がな
く、製造コストを低減して、チップ３のパッド５と、回
路基板１の電極部２とが導通接続された状態で、回路基
板１とチップ３とを互いに固定装着された高品質の半導
体素子の実装装置を製造することが可能になる。
【００１４】［第２の実施の形態］本発明の半導体素子
の実装方法に係る第２の実施の形態を、図２を参照して
説明する。図２は本実施の形態の主要部の構成を示す説
明図である。
の実装方法に係る第２の実施の形態を、図２を参照して
説明する。図２は本実施の形態の主要部の構成を示す説
明図である。
【００１５】本実施の形態では、すでに図１を参照して
説明した第１の実施の形態の接合工程に続いて、導通確
認工程が実行されるものであり、この導通確認工程で
は、図２に示すように、導通検出器１０が使用され、こ
の導通検出器１０は、コ字状のソケット１１の底面に、
テスタに接続されるリード線１３が取り付けられた複数
のプローバーピン１２が固定された構成を有している。
この導通確認工程では、導通検出器１０がソケット１１
部分で回路基板１に装着され、プローバーピン１２の端
部が、回路基板１の裏面において、電極部２に接続され
ている電極パッド１５に圧接され、リード線１３に接続
されたテスタによって、互いに接合されたチップ３のパ
ッド５と回路基板１の電極部２との導通が確認される。
本実施の形態のその他の工程は、すでに説明した第１の
実施の形態と同一なので、重複する説明は行わない。
説明した第１の実施の形態の接合工程に続いて、導通確
認工程が実行されるものであり、この導通確認工程で
は、図２に示すように、導通検出器１０が使用され、こ
の導通検出器１０は、コ字状のソケット１１の底面に、
テスタに接続されるリード線１３が取り付けられた複数
のプローバーピン１２が固定された構成を有している。
この導通確認工程では、導通検出器１０がソケット１１
部分で回路基板１に装着され、プローバーピン１２の端
部が、回路基板１の裏面において、電極部２に接続され
ている電極パッド１５に圧接され、リード線１３に接続
されたテスタによって、互いに接合されたチップ３のパ
ッド５と回路基板１の電極部２との導通が確認される。
本実施の形態のその他の工程は、すでに説明した第１の
実施の形態と同一なので、重複する説明は行わない。
【００１６】このような本実施の形態の半導体の実装方
法によって、第１の実施の形態と同様に、図１（ｃ）に
示すように、回路基板１の凸状に形成された電極部２
に、パッド５が導通状態で接合されてチップ３が回路基
板１に、光硬化性樹脂８により固定された構成の半導体
素子の実装装置が製造される。
法によって、第１の実施の形態と同様に、図１（ｃ）に
示すように、回路基板１の凸状に形成された電極部２
に、パッド５が導通状態で接合されてチップ３が回路基
板１に、光硬化性樹脂８により固定された構成の半導体
素子の実装装置が製造される。
【００１７】以上に説明したように、本実施の形態によ
ると、チップ３のパッド５に何らの処理を施す必要がな
く、製造コストを低減して、チップ３のパッド５が回路
基板１の電極部２に導通接続された状態で、チップ３と
回路基板１とが互いに固定装着された高品質の半導体素
子の実装装置を、導通接続をチェックしながら、必要に
応じて実装調整を行って高精度で製造することが可能に
なる。
ると、チップ３のパッド５に何らの処理を施す必要がな
く、製造コストを低減して、チップ３のパッド５が回路
基板１の電極部２に導通接続された状態で、チップ３と
回路基板１とが互いに固定装着された高品質の半導体素
子の実装装置を、導通接続をチェックしながら、必要に
応じて実装調整を行って高精度で製造することが可能に
なる。
【００１８】なお、以上の各実施の形態では、チップ３
のパッド５と回路基板１の電極部２とを、シート状接着
剤７を使用し加圧加熱の手段によって、互いに導通状態
で接続する場合を説明したが、本発明は、各実施の形態
に限定されるものではなく、ＵＶ硬化接着剤、瞬間接着
剤などを使用して、チップ３のパッド５と回路基板１の
電極部２とを互いに接続することも可能である。
のパッド５と回路基板１の電極部２とを、シート状接着
剤７を使用し加圧加熱の手段によって、互いに導通状態
で接続する場合を説明したが、本発明は、各実施の形態
に限定されるものではなく、ＵＶ硬化接着剤、瞬間接着
剤などを使用して、チップ３のパッド５と回路基板１の
電極部２とを互いに接続することも可能である。
【００１９】
【発明の効果】請求項１記載の発明によると、回路基板
に対する半導体素子の実装時に、電極形成工程で、回路
基板の電極が凸状に形成され、対接工程で、半導体素子
のパッド部に対して電極が導通状態で対接配置され、固
定工程では、互いに接合されたパッド部及び電極以外の
回路基板と半導体素子との対向面間に、接着固定剤が充
填され回路基板と半導体素子とが互いに固定されるの
で、半導体素子のパッド部に何らの処理を施す必要がな
く、製造コストを低減して高品質の半導体素子の実装装
置を製造することが可能になる。
に対する半導体素子の実装時に、電極形成工程で、回路
基板の電極が凸状に形成され、対接工程で、半導体素子
のパッド部に対して電極が導通状態で対接配置され、固
定工程では、互いに接合されたパッド部及び電極以外の
回路基板と半導体素子との対向面間に、接着固定剤が充
填され回路基板と半導体素子とが互いに固定されるの
で、半導体素子のパッド部に何らの処理を施す必要がな
く、製造コストを低減して高品質の半導体素子の実装装
置を製造することが可能になる。
【００２０】請求項２記載の発明によると、請求項１記
載の発明で得られる効果に加えて、接合工程に続いて、
半導体素子のパッド部と回路基板の電極との導通状態
が、導通確認工程で実行され、半導体素子のパッド部と
回路基板の電極との導通状態を確実に確認しながら、必
要に応じて実装調整を行って回路基板に対する半導体素
子の実装が行われるので、高品質の半導体素子の実装装
置をより精度よく製造することが可能になる。
載の発明で得られる効果に加えて、接合工程に続いて、
半導体素子のパッド部と回路基板の電極との導通状態
が、導通確認工程で実行され、半導体素子のパッド部と
回路基板の電極との導通状態を確実に確認しながら、必
要に応じて実装調整を行って回路基板に対する半導体素
子の実装が行われるので、高品質の半導体素子の実装装
置をより精度よく製造することが可能になる。
【００２１】請求項３記載の発明によると、回路基板に
電極が凸状に形成され、この電極に半導体素子のパッド
部が導通状態に対接配置され、該電極にパッド部が接合
され、互いに接合されたパッド部及び電極以外の回路基
板と半導体素子の対向面間に、接着固定剤が充填されて
いるので、低製造コストで製造可能で、高品質の回路基
板に半導体素子が実装された半導体素子の実装装置が提
供される。
電極が凸状に形成され、この電極に半導体素子のパッド
部が導通状態に対接配置され、該電極にパッド部が接合
され、互いに接合されたパッド部及び電極以外の回路基
板と半導体素子の対向面間に、接着固定剤が充填されて
いるので、低製造コストで製造可能で、高品質の回路基
板に半導体素子が実装された半導体素子の実装装置が提
供される。
【図１】本発明に係る半導体素子の実装方法の第１の実
施の形態の構成を示す説明図である。
施の形態の構成を示す説明図である。
【図２】本発明に係る半導体素子の実装方法の第２の実
施の形態の主要部の構成を示す説明図である。
施の形態の主要部の構成を示す説明図である。
１ 回路基板 ２ 電極部 ３ チップ ５ パッド ７ シート状接着剤 ８ 光硬化性樹脂
Claims (3)
- 【請求項１】 回路基板に半導体素子を実装する半導体
素子の実装方法であり、 前記回路基板の電極を凸状に形成する電極形成工程と、 前記半導体素子のパッド部に対して、前記電極を導通状
態に対接配置させる接合工程と、 該接合工程で接合した前記パッド部及び前記電極以外の
前記回路基板と前記半導体素子との対向面間に、接着固
定剤を充填し前記回路基板と前記半導体素子とを互いに
固定する固定工程とを有することを特徴とする半導体素
子の実装方法。 - 【請求項２】 請求項１記載の半導体素子の実装方法に
対して、 前記接合工程に続いて実行され、前記半導体素子のパッ
ド部と前記回路基板の電極との導通状態を確認する導通
確認工程が設けられていることを特徴とする半導体素子
の実装方法。 - 【請求項３】 回路基板に半導体素子が実装された半導
体素子の実装装置であり、 電極が凸状に形成された回路基板と、 前記電極にパッド部が導通状態に対接配置され、前記電
極に前記パッド部が接合される半導体素子と、 互いに接合された前記パッド部及び前記電極以外の前記
回路基板と前記半導体素子の対向面間に充填される接着
固定剤とを有することを特徴とする半導体素子の実装装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18015796A JPH1012666A (ja) | 1996-06-20 | 1996-06-20 | 半導体素子の実装方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18015796A JPH1012666A (ja) | 1996-06-20 | 1996-06-20 | 半導体素子の実装方法とその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012666A true JPH1012666A (ja) | 1998-01-16 |
Family
ID=16078401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18015796A Pending JPH1012666A (ja) | 1996-06-20 | 1996-06-20 | 半導体素子の実装方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012666A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6992721B1 (en) | 1999-08-31 | 2006-01-31 | Fujitsu Limited | Image pickup device attachable to electronic apparatus |
-
1996
- 1996-06-20 JP JP18015796A patent/JPH1012666A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6992721B1 (en) | 1999-08-31 | 2006-01-31 | Fujitsu Limited | Image pickup device attachable to electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0332098A (ja) | レーザーリフロー半田付け方法及びこれによる配線組立て体 | |
| US5511719A (en) | Process of joining metal members | |
| US7056767B2 (en) | Method and apparatus for flip chip device assembly by radiant heating | |
| JP2001308146A (ja) | チップキャリアに半導体チップを取り付けるための装置 | |
| US6369450B1 (en) | Method of producing mounting structure and mounting structure produced by the same | |
| JP3160175B2 (ja) | 電子部品の実装方法 | |
| JPH1012666A (ja) | 半導体素子の実装方法とその装置 | |
| JP4100685B2 (ja) | 半導体装置 | |
| JP3425531B2 (ja) | 電子回路装置及びその製造方法 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JP2002033349A (ja) | 半導体素子の実装方法、及び回路基板 | |
| JP2002280416A (ja) | フレキシブル配線板とｉｃチップとのマトリックス接合方法 | |
| JP2728230B2 (ja) | リードの接合法 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPH06216505A (ja) | プリント配線板への端子の接続方法 | |
| JP3255796B2 (ja) | 半導体装置の実装方法 | |
| JPH0491447A (ja) | 半導体素子の実装方法 | |
| JPH1022342A (ja) | 半導体装置の製造方法 | |
| JPH04359440A (ja) | 液晶表示装置の駆動電極接続方法 | |
| JPH0714966A (ja) | 多端子複合リードフレームとその製造方法 | |
| JP2002289644A (ja) | 半導体素子の接合方法及び接合装置 | |
| JP2001326245A (ja) | 半導体装置およびその製造方法 | |
| JPH10256306A (ja) | 回路板の製造法 | |
| JP3721614B2 (ja) | リードフレーム及び電子部品搭載用基板の製造方法 | |
| JPH0613748A (ja) | 電子部品の組立方法 |