JP3425531B2 - 電子回路装置及びその製造方法 - Google Patents
電子回路装置及びその製造方法Info
- Publication number
- JP3425531B2 JP3425531B2 JP02561299A JP2561299A JP3425531B2 JP 3425531 B2 JP3425531 B2 JP 3425531B2 JP 02561299 A JP02561299 A JP 02561299A JP 2561299 A JP2561299 A JP 2561299A JP 3425531 B2 JP3425531 B2 JP 3425531B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- mounting
- circuit board
- electronic circuit
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Description
導体が配置された部品実装個所を回路基板に設け、実装
部品の電極を部品実装個所の前記配線導体に導通させて
実装した電子回路装置およびその製造方法に関するもの
である。
れとなっており、この動向に対応して電気製品の電子回
路も小型軽量化、高放熱化が求められている。
実現を目的として、シリコンでできた半導体素子そのも
のを直接に電子回路基板に実装するベアIC実装技術が
使用されている。
品実装面には銅箔からなる配線導体6が配置され、部品
実装個所の形成された電子回路基板14aが構成され
る。
素子1の位置合わせに使用する認識マーク13が配置さ
れている。
カメラで読み取り、電子回路基板14aの配線導体6の
上面に接着シート12を貼り付ける。
aの上面には、半導体素子1を吸着したツール11が移
動し、認識マーク13を利用して半導体素子1が所定の
実装位置に位置合わせされる。
せしたツール11を降下させて半導体素子1の突起電極
2を接着シート12に接触させ、突起電極2の1個当た
りにつき50gの圧力で押圧する。
60℃まで昇温し、接着シート12を硬化して突起電極
2と配線導体6を接触させることにより電子回路装置が
形成される。
来の電子回路装置では、電子回路基板14aの材料であ
る成形樹脂7と接着シート12の温度による膨張率の違
いにより、信頼性試験の時に接着シート12と成形樹脂
7との間にすきまが発生し、突起電極2と配線導体6と
が離れるいわゆるオープン不良が発生するという問題が
ある。
着シート12を経て電子回路基板14aへと放熱される
が、接着シート12の密着状況により熱伝導が大きく変
化するだけでなく、接着シート12の材料の熱伝導が金
属と比較して悪いという問題がある。
においては、上述のように、電子回路基板14bの実装
面に配置した認識マーク13の位置を位置合わせ用カメ
ラで読み取り、その位置データを用いてツール11のヘ
ッドを動かし、半導体素子1を位置合わせする必要があ
る。
4bの実装面に貼り付けるためには、接着シート12を
所定の長さにカットし、片面のカバーテープをはがし、
カバーテープをはがした面を電子回路基板の実装面に向
かい合わせて所定の配線導体6の上に置き、電子回路基
板14bと平行な加熱ツール11で接着シート12を押
圧して電子回路基板14bとの密着率を向上させ、さら
に接着シート12の半導体素子1を押圧する面に付いて
いるカバーテープをはがすなど、複雑な工程が必要とな
る。
の電極と回路基板の配線導体の密着を維持することがで
き、信頼性の高い電気的接続が実現できる電子回路装置
を提供することを目的とする。
わせが容易に実現できる電子回路装置を提供することを
目的とする。
ッチ実装が実現できる電子回路装置の製造方法を提供す
ることを目的とする。
は、電子回路基板の部品実装個所の外周部に、実装部品
を配線導体の側に押圧する押圧ピン、あるいは実装部品
の実装位置を規定する位置合わせピンを設けて実装面の
形状を特殊な構成としたことを特徴とする。
路基板との電気的接続の信頼性が高い電子回路装置が実
現できる。
回路基板と半導体素子との位置合わせ工程を特殊な構成
としたことを特徴とする。
体素子との位置合わせを容易に行うことができ、電子回
路基板と半導体素子とを容易に接続することができる。
部品実装面に配線導体が配置された部品実装個所を回路
基板に設け、実装部品の電極を部品実装個所の前記配線
導体に導通させて実装した電子回路装置において、回路
基板には部品実装個所の外周部に、実装部品を部品実装
個所の前記配線導体の側に押圧する押圧ピンを設け、回
路基板に形成された配線パターンの一部が、押圧ピンと
実装部品の間に介装され、介装された前記配線パターン
が押圧ピンによって実装部品に押圧されて熱結合された
ことを特徴とする。
基板の配線導体の密着を維持することができ、信頼性の
高い電気的接続が実現できる。また、実装部品の放熱性
を高めることができる。
面に配線導体が配置された部品実装個所を回路基板に設
け、実装部品の電極を部品実装個所の前記配線導体に導
通させて実装した電子回路装置において、回路基板には
部品実装個所の外周部に、実装部品を部品実装個所の前
記配線導体の側に押圧する押圧ピンと、実装部品の外形
に接触して部品実装個所における実装部品の実装位置を
規定する位置合わせピンを設け、回路基板に形成された
配線パターンの一部が、押圧ピンと実装部品の間に介装
され、介装された前記配線パターンが押圧ピンによって
実装部品に押圧されて熱結合されたことを特徴とする。
は、部品実装面に配線導体が配置された部品実装個所を
回路基板に設け、実装部品の電極を部品実装個所の前記
配線導体に導通させて実装するに際し、部品実装個所の
外周部に、実装部品の外形に接触して部品実装個所にお
ける実装部品の実装位置を規定する位置合わせピンが形
成された回路基板を作製し、部品実装個所の前記位置合
わせピンの内側に実装部品を載置して、載置された実装
部品を前記位置合わせピンの部品実装個所の内側に形成
した下すぼまりの傾斜辺に沿って滑らせ、その後に前記
位置合わせピンの上端部を部品実装個所の内側に塑性変
形させて実装部品の位置を固定して実装することを特徴
とする。
板へのワンタッチ実装が実現できる。また、実装部品の
電子回路基板への実装と封止固定とを同時に行うことが
できる。
1〜図4を用いて説明する。
ものには同一の符号を付けて説明する。
(実施の形態1)を示す。
(b)は図1(a)のA−A′線に沿う断面図、図1
(c)は図1(a)のB−B′線に沿う断面図、図1
(d)は図1(a)のC−C′線に沿う断面図を示し、
図2は電子回路基板14aの製造工程を示す。
脂7に銅箔からなる配線導体6が配置されて部品実装個
所の形成された電子回路基板14aが構成される。
が載置され、半導体素子1の突起電極(バンプ)2と電
子回路基板14aの配線導体6とを導通させて実装する
ことにより電子回路装置が構成される。
個所の外周部には、図1(b)に示すように、半導体素
子1の外形に接触して半導体素子1の実装位置を規定す
る位置合わせピン4が成形樹脂7にて形成されている。
位置合わせピン4の部品実装個所の内側には、半導体素
子1を所定の実装位置に導く下すぼまりの傾斜辺15が
形成されている。
らなる突起電極2は、銀のペースト状からなる導電性接
着剤3を介して配線導体6と接続される。
基板14aには半導体素子1の実装個所の外周部に、半
導体素子1を配線導体6の側に押圧する成形樹脂7から
なる押圧ピン5が形成されている。この押圧ピン5は、
半導体素子1を吸着したツール11が半導体素子1を部
品実装個所に載置して半導体素子1の背面を押圧する
と、押圧ピン5の先端部が弾性変形して半導体素子1を
実装面の側に通過させ、通過した半導体素子1の背面を
電子回路基板14aの側に押圧して半導体素子1を固定
するよう構成されている。
6の一部は成形樹脂7の外部まで引出され、先端につな
ぎ部10の形成されたコネクター9が構成されている。
aの具体的な製造工程を図2に示す。
された銅箔を配線導体6として用い、この配線導体6の
所定位置を図2(b)に示すように折り曲げる。配線導
体6の先端部は、つなぎ部10となっている。
出成形機により金型内に成形樹脂を流し込むと、図2
(c)に示すように、配線導体6の周囲を成形樹脂7に
て覆った電子回路基板14aが得られる。
覆う際には、図1(b),(c)に示す位置合わせピン
4と押圧ピン5とを成形樹脂7にて同時に形成する。位
置合わせピン4は、半導体素子1の外形サイズに対し、
例えば、プラス0.2mmの精度で形成する。
持していたつなぎ部10を所定の長さにカットして、コ
ネクター9を形成する。この工程により配線導体6の絶
縁性が確保でき、電子回路基板14aの電子配線が完了
する。
実装部品は、図2(e)〜(h)の工程を経て作製され
る。
りダイシング工程により1つ1つカットされた半導体素
子1を準備する。
電極に突起電極2を形成する。
グ工法を応用したスタッドバンプボンディング工法によ
り、この突起電極2の寸法はおおよそ直径80μm、高
さ45μmになる。
の表面に導電性接着剤3を25μm厚にならし、突起電
極2の付いた半導体素子1を接触させ、突起電極2の先
端に導電性接着剤3を転写する。
半導体素子1を示し、この半導体素子1を上記の電子回
路基板14aに位置合わせして図2(i)に示すように
実装する。
装は、以下の手順にて行われる。
まで半導体素子1がツール(図示せず)により搬送され
る。
ン4の内側に半導体素子1を載置するとともに、半導体
素子1の実装面とは反対側の面を電子回路基板14aの
側へと押圧して押圧ピン5を弾性変形させて半導体素子
1を通過させる。
置合わせピン4に形成された下すぼまりの傾斜辺15に
沿って自重で滑り、所定の実装位置へ設置される。
3や位置合わせカメラを用いることなく、容易にかつ正
確に半導体素子1の位置合わせが実現できる。
体6への接続は、突起電極2に転写された導電性接着剤
3にて行われるため、上記従来例に示すように接着シー
ト12を用いることなく製造工程を簡略化することがで
きる。さらに、接着シート12の代りに導電性樹脂を使
用することで、電気的抵抗を減らすことができる。
された半導体素子1の実装面とは反対側の面は、押圧ピ
ン5により電子回路基板14aの側に押圧され、位置固
定した半導体素子1を電子回路基板14aに実装する。
導体6との接触が維持されて、オープン不良が解消され
る。
みが400μmで突起電極2の高さが45μmである場
合には、押圧ピン5の電子回路基板14aの表面から半
導体素子1の背面を押さえるまでの距離が410μmと
なるように設計され、実装後の突起電極2が20μmと
し、残り10μmは押圧ピン5自身が反る事により吸収
するよう構成される。
ることで、半導体素子1を押圧する際に、押圧ピン5自
身がある程度反り、温度変化や物理的変化が生じても突
起電極2と配線導体6が離れる事が無くなる。
電極2と配線導体6とを接続するに際し導電性樹脂3を
用いたが、本発明はこれに限定されるものではなく、例
えば半導体素子1を吸着して搬送するツール11のヘッ
ドから超音波を印加して突起電極2と配線導体6とを直
接に接続しても同様の効果が得られる。
14aに位置合わせピン4と押圧ピン5とをともに形成
した例を示したが、本発明はこれに限定されるものでは
なく、どちらか一方だけが形成された電子回路基板14
aを用いてもよい。
よび押圧ピン5をぞれぞれ半導体素子1の外周部の4辺
に設けたが、本発明はこれに限定されるものではなく、
外周部のそれぞれ対向する2辺に設けてもよい。
の形態2)を示す。
実装面とは反対側の裏面を押圧するツール11に加熱手
段を用いた点で異なるが、それ以外の基本的な構成は上
記(実施の形態1)とほぼ同様である。
記(実施の形態1)における図1(b)に示すものと同
様の形状のものであり、電子回路基板14aを樹脂成形
する際に成形樹脂7にて半導体素子1の外形より小さい
位置に形成される。
り、半導体素子1の裏面をツール11が吸着した状態で
ツール11のヘッドを加熱しながら電子回路基板14a
に半導体素子1を降下する。
熱可塑性樹脂であるため、ツール11が半導体素子1の
裏面を電子回路基板14aの側に押圧する際に位置合わ
せピン4の先端部が軟化して半導体素子1の裏面へと回
り込む。
ール11が半導体素子1の裏面を押圧した状態でヘッド
を冷却すると、位置合わせピン4を形成する成形樹脂7
が硬化して、位置合わせピン4の先端部は半導体素子1
の裏面を電子回路基板14aの側に押圧した状態で固定
される。
良好に維持されるだけでなく、半導体素子1の電子回路
基板14aへの実装と封止が同時に行える。
を加熱することにより位置合わせピン4を軟化して塑性
変形させたが、ヘッドを超音波により振動させて位置合
わせピン4を塑性変形させることによっても実現でき
る。
の形態3)を示す。
構成を特殊にした点で上記(実施の形態1)と異なる
が、それ以外の構成については上記(実施の形態1)と
ほぼ同様である。
形成された配線パターン20の一部は、押圧ピン5と半
導体素子1の間に介装されている。
た配線パターン20は、銅箔6aを所定の形状に折り曲
げて得られる。
ットし、射出成形機により金型内に成形樹脂を流し込ん
で樹脂成形し、同時に押圧ピン5を成形樹脂で形成す
る。
を得られた電子回路基板14aに載置し、半導体素子1
の裏面を電子回路基板14aの側に押圧すると、押圧ピ
ン5が弾性変形して半導体素子1が押圧ピン5の間を通
り抜けて所定位置に配置され、半導体素子1の裏面と押
圧ピン5との間に配線パターン20の一部が介装された
形状となる。
面との間に銅箔6aを介装して銅箔6aを、押圧ピン5
によって半導体素子1に押圧されて熱結合させると、熱
伝導が良好な銅箔6aが放熱器として作用して、半導体
素子1より発生した熱が放熱される。
基板14aとすることができ、熱抵抗として1ワット当
たりの温度上昇が従来70℃が50℃になる効果を得
た。
ると、回路基板の部品実装個所の外周部に、実装部品を
部品実装個所の配線導体の側に押圧する押圧ピンを設け
ることで、実装部品の電極と回路基板の配線導体の密着
を維持することができ、オープン不良がなく、半導体素
子1と電子回路基板14aとの信頼性の高い電気的接続
が実現できる。
の外形に接触して部品実装個所における実装部品の実装
位置を規定する位置合わせピンを設けることで、実装部
品と電子回路基板との位置あわせを容易に実現できる。
の一部が押圧ピンと実装部品の間に介装され、介装され
た前記配線パターンが押圧ピンによって実装部品に押圧
されて熱結合された構成とすることで、実装部品の放熱
性を高めることができる。
と、部品実装個所の外周部に実装部品を部品実装個所の
配線導体の側に押圧する押圧ピンが形成された回路基板
を作製し、部品実装個所への実装部品の押圧によって前
記押圧ピンを弾性変形させて押圧ピンを通過させて実装
部品を回路基板に実装することで、実装部品の実装と固
定が同時に行えるワンタッチ実装が実現できる。
の内側に実装部品を載置して、載置された実装部品を前
記位置合わせピンの部品実装個所の内側に形成した下す
ぼまりの傾斜辺に沿って自重で滑らせ、その後に部品実
装個所における実装部品の位置を固定して実装すること
で、人間の手で簡単に実装部品の電子回路基板への位置
合わせが実現できる。
図及び平面図
工程を示す図
程を示す図
態を示す断面図
Claims (3)
- 【請求項1】部品実装面に配線導体が配置された部品実
装個所を回路基板に設け、実装部品の電極を部品実装個
所の前記配線導体に導通させて実装した電子回路装置に
おいて、回路基板には部品実装個所の外周部に、実装部
品を部品実装個所の前記配線導体の側に押圧する押圧ピ
ンを設け、回路基板に形成された配線パターンの一部
が、押圧ピンと実装部品の間に介装され、介装された前
記配線パターンが押圧ピンによって実装部品に押圧され
て熱結合された電子回路装置。 - 【請求項2】部品実装面に配線導体が配置された部品実
装個所を回路基板に設け、実装部品の電極を部品実装個
所の前記配線導体に導通させて実装した電子回路装置に
おいて、回路基板には部品実装個所の外周部に、実装部
品を部品実装個所の前記配線導体の側に押圧する押圧ピ
ンと、実装部品の外形に接触して部品実装個所における
実装部品の実装位置を規定する位置合わせピンを設け、
回路基板に形成された配線パターンの一部が、押圧ピン
と実装部品の間に介装され、介装された前記配線パター
ンが押圧ピンによって実装部品に押圧されて熱結合され
た電子回路装置。 - 【請求項3】部品実装面に配線導体が配置された部品実
装個所を回路基板に設け、実装部品の電極を部品実装個
所の前記配線導体に導通させて実装するに際し、部品実
装個所の外周部に、実装部品の外形に接触して部品実装
個所における実装部品の実装位置を規定する位置合わせ
ピンが形成された回路基板を作製し、部品実装個所の前
記位置合わせピンの内側に実装部品を載置して、載置さ
れた実装部品を前記位置合わせピンの部品実装個所の内
側に形成した下すぼまりの傾斜辺に沿って滑らせ、その
後に前記位置合わせピンの上端部を部品実装個所の内側
に塑性変形させて実装部品の位置を固定して実装する電
子回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02561299A JP3425531B2 (ja) | 1999-02-03 | 1999-02-03 | 電子回路装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02561299A JP3425531B2 (ja) | 1999-02-03 | 1999-02-03 | 電子回路装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000223529A JP2000223529A (ja) | 2000-08-11 |
JP3425531B2 true JP3425531B2 (ja) | 2003-07-14 |
Family
ID=12170722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02561299A Expired - Fee Related JP3425531B2 (ja) | 1999-02-03 | 1999-02-03 | 電子回路装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3425531B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888072B2 (en) * | 2000-03-24 | 2005-05-03 | Matsushita Electric Industrial Co., Ltd. | Fixture, circuit board with fixture, and electronic-component mounted body and method of manufacturing the same |
JP4542763B2 (ja) * | 2003-10-20 | 2010-09-15 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | Ic検査用配線基板とその製造法 |
JP4636412B2 (ja) * | 2005-10-20 | 2011-02-23 | Smk株式会社 | 電子部品用ソケット |
-
1999
- 1999-02-03 JP JP02561299A patent/JP3425531B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000223529A (ja) | 2000-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
US7875499B2 (en) | Method of manufacturing a stacked semiconductor apparatus | |
TW512498B (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
TW538661B (en) | Method for making a hybrid integated circuit device | |
JPH1070362A (ja) | 基板を結合する方法および構造 | |
JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
US6177730B1 (en) | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip | |
JP3425531B2 (ja) | 電子回路装置及びその製造方法 | |
TW506003B (en) | Manufacturing method of a semiconductor device | |
JP2001308146A (ja) | チップキャリアに半導体チップを取り付けるための装置 | |
JP3160175B2 (ja) | 電子部品の実装方法 | |
JP2931477B2 (ja) | 薄膜磁気ヘッド構造体およびその製造方法 | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
JP3084648B2 (ja) | 半導体装置 | |
JP4081309B2 (ja) | 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造 | |
JP3827978B2 (ja) | 半導体装置の製造方法 | |
JP2810130B2 (ja) | 半導体パッケージ | |
JP3331146B2 (ja) | Bga型半導体装置の製造方法 | |
JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
JP3527589B2 (ja) | 半導体装置用パッケージ及びその製造方法 | |
JP3639125B2 (ja) | 半導体装置の製造方法 | |
JP3051617B2 (ja) | 半導体装置の製造方法 | |
JP3598058B2 (ja) | 回路基板 | |
JP3019899B2 (ja) | マルチチップモジュールの製造方法 | |
JP2004062634A (ja) | 非接触通信媒体の接合方法および非接触通信媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |