JP2001326245A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001326245A
JP2001326245A JP2000143163A JP2000143163A JP2001326245A JP 2001326245 A JP2001326245 A JP 2001326245A JP 2000143163 A JP2000143163 A JP 2000143163A JP 2000143163 A JP2000143163 A JP 2000143163A JP 2001326245 A JP2001326245 A JP 2001326245A
Authority
JP
Japan
Prior art keywords
chip
supporting substrate
semiconductor chip
wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000143163A
Other languages
English (en)
Inventor
Tsukio Funaki
月夫 船木
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000143163A priority Critical patent/JP2001326245A/ja
Publication of JP2001326245A publication Critical patent/JP2001326245A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Abstract

(57)【要約】 【課題】 ＦＣＡ実装において半導体チップとチップ支
持基板の位置合わせ精度の緩和化を図るとともに、半導
体チップに設けられた突起状電極とチップ支持基板の配
線との接続位置精度の向上を図る。 【解決手段】 半導体チップ１のパッドに接続されるワ
イヤバンプ２と、複数の配線３ａと配線３ａにこれの延
在方向を横切るスリット３ｄとが形成され、かつ半導体
チップ１の主面と対向して半導体チップ１をワイヤバン
プ２を介してフリップチップ実装によって支持するチッ
プ支持基板３と、半導体チップ１とチップ支持基板３と
の間に配置され、かつワイヤバンプ２とチップ支持基板
３の配線３ａとの接続を保持するＡＣＦとからなり、ワ
イヤバンプ２の先端部がチップ支持基板３の配線３ａの
スリット３ｄに配置されることにより、スリット３ｄに
よってワイヤバンプ２を位置決めできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ワイヤバンプが形成された半導体チップの
フリップチップ実装に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体チップの実装密度を向上させるため
の実装方法として、半導体チップの主面とチップ支持基
板のチップ支持面とを対向させてフェイスダウンによっ
て実装を行うフリップチップ実装が知られている。
【０００４】フリップチップ実装の一例として、半導体
チップの主面に形成された表面電極にワイヤボンディン
グ技術を利用して突起状電極であるワイヤバンプ（スタ
ッドバンプともいう）を形成し、一方、チップ支持基板
には、半導体チップの表面電極に対応させた配置で配線
（基板側端子）を形成しておき、ワイヤバンプとチップ
支持基板の配線とを異方性導電樹脂などによって接続保
持する技術がある。
【０００５】なお、前記異方性導電樹脂は、半導体チッ
プとチップ支持基板との間に介在され、その樹脂の状態
などによって、異方性導電フィルム、異方性導電シー
ト、異方性導電膜あるいはＡＣＦ（Anisotropic Conduc
tive Film)などと呼ばれている。
【０００６】異方性導電樹脂を用いた接続では、異方性
導電樹脂に含まれる導電性粒子を介して半導体チップの
表面電極上の突起状電極とチップ支持基板の配線とを接
触させ、この接触状態を異方性導電樹脂中の樹脂によっ
て固めて保持し、これにより、半導体チップの表面電極
上の突起状電極とチップ支持基板の配線との接続を保っ
ている。
【０００７】このような半導体チップの実装方法をＦＣ
Ａ（Flip Chip Attach) 実装と呼び、半田などを溶融し
た金属的接合による接続とは異なり、機械的な接触を樹
脂などによって保持して接続させるものである。
【０００８】なお、種々のフリップチップ実装技術につ
いては、例えば、特開昭６２−４９６３６号公報、特開
平１０−１０７０７７号公報および特開平５−１２９３
７０号公報にその記載があり、また、半導体チップをフ
ェイスダウン実装する構造については、例えば、特開平
３−６２５３８号公報にその記載がある。
【０００９】
【発明が解決しようとする課題】ところが、前記した技
術において、ワイヤバンプによってフリップチップ実装
を行う際に、ワイヤバンプとして金線を用いて半導体チ
ップのパッド（表面電極）上に金（Ａｕ）バンプを形成
し、この金バンプと異方性導電樹脂とによってＦＣＡ実
装を行うことになるが、金バンプは半田バンプとは異な
り接続時のセルフアライメント作用がない。
【００１０】したがって、ファインピッチ（狭パッドピ
ッチ）になると、これに応じて半導体チップのパッドに
設けられた金バンプと接続するチップ支持基板の配線の
設置ピッチが狭くなるため、チップマウント時の位置合
わせ精度を高めないと、電気的ショートや未接続などの
現象が起こる。
【００１１】すなわち、チップマウント時の半導体チッ
プとチップ支持基板との位置合わせ精度を高めなければ
ならないという問題が起こる。
【００１２】本発明の目的は、ＦＣＡ実装において半導
体チップとチップ支持基板の位置合わせ精度の緩和化を
図るとともに、半導体チップの突起状電極とチップ支持
基板の配線との接続位置精度の向上を図る半導体装置お
よびその製造方法を提供することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１５】すなわち、本発明による半導体装置は、半
導体チップの表面電極に接続される突起状電極と、複数
の配線と前記配線にこれの延在方向を横切るスリットと
が形成され、前記半導体チップの主面と対向して前記半
導体チップを前記突起状電極を介してフリップチップ実
装によって支持するチップ支持基板と、前記半導体チッ
プと前記チップ支持基板との間に配置され、前記突起状
電極と前記チップ支持基板の前記配線との接続を保持す
る異方性導電樹脂とを有し、前記突起状電極の先端部が
前記チップ支持基板の前記配線の前記スリットに配置さ
れて前記突起状電極が前記スリットによって位置決めさ
れているものである。
【００１６】本発明によれば、表面電極に突起状電極が
設けられた半導体チップのチップマウント時に、チップ
支持基板の配線のスリットによって突起状電極の先端部
を案内してスリットに突起状電極を入り込ませることが
できる。
【００１７】したがって、ＦＣＡ実装におけるチップマ
ウント時の半導体チップとチップ支持基板の位置合わせ
精度を緩和化することができ、その結果、ＦＣＡ実装に
おけるスループットを向上できる。
【００１８】また、本発明の半導体装置の製造方法は、
複数の配線と前記配線にこれの延在方向を横切るスリッ
トとが形成されたチップ支持基板を準備する工程と、主
面に表面電極が形成された半導体チップの前記表面電極
に突起状電極を設ける工程と、前記チップ支持基板のチ
ップ支持面に異方性導電樹脂を配置する工程と、前記半
導体チップの前記主面と前記チップ支持基板の前記チッ
プ支持面とを対向させて前記半導体チップの前記表面電
極に設けられた前記突起状電極とこれに対応する前記チ
ップ支持基板の前記配線の前記スリットとの位置を合わ
せる工程と、前記スリットによって前記突起状電極の先
端部を案内して前記スリットに前記突起状電極を配置し
て前記スリットにより前記突起状電極を位置決めする工
程と、前記異方性導電樹脂により、前記半導体チップの
前記表面電極に設けられた前記突起状電極と前記チップ
支持基板の前記配線との接続を保持して前記突起状電極
と前記配線とを接続した状態に保って前記チップ支持基
板に前記半導体チップをフリップチップ実装する工程と
を有するものである。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２０】図１は本発明の実施の形態の半導体装置に
おけるＦＣＡ実装の実装状態の一例を示す図であり、
（ａ）は部分平面図、（ｂ）は（ａ）のチップ支持基板
の配線とスリットを示す部分平面図、図２は図１に示す
ＦＣＡ実装によって製造された半導体装置の一例である
ＭＣＭの構造を示す図であり、（ａ）は平面図、（ｂ）
は側面図、図３（ａ),（ｂ),（ｃ),（ｄ）は本発明の実
施の形態の半導体装置の製造方法におけるＦＣＡ実装の
主要工程に応じた実装構造の一例を示す拡大部分断面
図、図４（ａ),（ｂ) は図３に示すＦＣＡ実装における
チップ熱圧着時のセルフアライメント動作の一例を示す
拡大部分断面図である。
【００２１】本実施の形態の半導体装置は、フェイスダ
ウンによってフリップチップ実装が行われて組み立てら
れたものであり、その一例として５つの半導体チップ１
がそれぞれ図４に示すＦＣＡ（Flip Chip Attachment)
実装によってチップ支持基板３に実装された図２に示す
ＭＣＭ（Multi-Chip-Module)６を取り上げて説明する。
【００２２】したがって、チップ支持基板３のチップ支
持面３ｂ上に搭載される５つの半導体チップ１は、マイ
コン、ＣＰＵ（Central Processing Unit)、メモリなど
の機能の異なった複数種類のものであり、ＭＣＭ６は、
モジュール製品である。
【００２３】図１〜図４を用いてＭＣＭ６の構成につい
て説明すると、半導体チップ１のパッド（表面電極）１
ｃに接続される突起状電極であるワイヤバンプ２と、複
数の配線３ａと配線３ａにこれの延在方向を横切るスリ
ット３ｄとが形成され、かつ半導体チップ１の主面１ａ
と対向して半導体チップ１をワイヤバンプ２を介してフ
リップチップ実装によって支持するチップ支持基板３
と、半導体チップ１とチップ支持基板３との間に配置さ
れ、かつワイヤバンプ２とチップ支持基板３の配線３ａ
との接続を保持する異方性導電樹脂であるＡＣＦ７（異
方性導電フィルム）と、抵抗などの小形の電子部品５
と、外部装置と電気的信号の受け渡しを行う外部端子で
あるソケット４とからなり、図４に示すように、ワイヤ
バンプ２の先端部２ａがチップ支持基板３の配線３ａの
スリット３ｄに配置されてワイヤバンプ２がスリット３
ｄによって位置決めされているものである。
【００２４】なお、ＭＣＭ６は、フリップチップ実装の
うち、半導体チップ１のみがＦＣＡ実装されたものであ
る。
【００２５】ここで、ＦＣＡ実装は、半田などを溶融し
た金属的接合とは異なり、半導体チップ１のパッド１ｃ
に設けられたワイヤバンプ２とチップ支持基板３の配線
３ａとを機械的に接触させて、この機械的な接触状態を
異方性導電樹脂であるＡＣＦ７によって固めて保持し、
これにより、半導体チップ１のパッド１ｃとチップ支持
基板３の配線３ａとの接続を保つ実装方法である。
【００２６】その際、本実施の形態のＭＣＭ６における
ＦＣＡ実装では、図１（ｂ）に示すように、チップ支持
基板３の配線３ａに、これの延在方向を横切る切り欠き
であるスリット３ｄが設けられ、このスリット３ｄに、
図１（ａ）に示すように、ワイヤバンプ２の先端部２ａ
（図３（ｃ）参照）が配置され、これによって、ワイヤ
バンプ２がこのスリット３ｄに位置決めされている。
【００２７】その結果、ＦＣＡ実装時の半導体チップ１
のパッド１ｃに設けられたワイヤバンプ２とチップ支持
基板３の配線３ａとの接続位置の精度の向上が図られて
いる。
【００２８】つまり、本実施の形態のＭＣＭ６のチップ
支持基板３には、半導体チップ１のパッド１ｃと接続す
るための配線３ａが、半導体チップ１の各パッド１ｃに
対応した図１（ｂ）に示すチップ搭載領域３ｅに設けら
れ、さらに、各配線３ａは、チップ搭載領域３ｅの外方
に向けて延在して設けられているとともに、各配線３ａ
のチップ搭載領域３ｅにおける半導体チップ１のパッド
１ｃに対応した箇所には、各配線３ａの延在方向を横切
るスリット３ｄが設けられている。
【００２９】このスリット３ｄは、例えば、幅３０μｍ
程度のものであり、図４（ｂ）に示すように、半導体チ
ップ１のパッド１ｃに設けられたワイヤバンプ２の先端
部２ａを配置可能な程度の大きさのものである。
【００３０】したがって、ＦＣＡ実装の際の半導体チッ
プ１の熱圧着時に、半導体チップ１のパッド１ｃに設け
られたワイヤバンプ２のスリット３ｄへの配置を、ま
ず、ワイヤバンプ２の先端部２ａをスリット３ｄに入り
込ませ、これによってワイヤバンプ２の先端部２ａをス
リット３ｄ内に徐々に案内してスリット３ｄによるワイ
ヤバンプ２の位置決めを行うことができる。
【００３１】すなわち、スリット３ｄは、半導体チップ
１に設けられたワイヤバンプ２のスリット３ｄへの案内
すなわちセルフアライメント作用と、ワイヤバンプ２と
配線３ａとの接続位置の高精度化を図るものである。
【００３２】なお、本実施の形態のＭＣＭ６に搭載され
ている半導体チップ１は、その四角形の主面１ａの周縁
部にパッド１ｃが配置された外周パッド配列のものであ
るため、図１（ｂ）に示すように、チップ支持基板３の
配線３ａもこれに応じてチップ搭載領域３ｅから４方向
にそれぞれ延在しており、また、それぞれの配線３ａに
設けられたスリット３ｄも四角形を成すように配列され
ている。
【００３３】なお、本実施の形態のＭＣＭ６では、前記
突起状電極としてワイヤバンプ２（スタッドバンプとも
いう）を用いている。
【００３４】これは、ワイヤボンディング技術を利用し
て、フリップチップ実装を行う前に半導体チップ１のパ
ッド１ｃ上に金線などからワイヤバンプ２を形成し、こ
の半導体チップ１を搭載して組み立てを行ったものであ
る。
【００３５】さらに、本実施の形態のＭＣＭ６は、異方
性導電樹脂としてフィルムシートのＡＣＦ７を用いた場
合であり、したがって、ＡＣＦ７が半導体チップ１とチ
ップ支持基板３との間に配置され、ＡＣＦ７に含まれる
導電性粒子を介して半導体チップ１のパッド１ｃ上のワ
イヤバンプ２とチップ支持基板３の配線３ａとが接触し
ており、ワイヤバンプ２およびこれとチップ支持基板３
の配線３ａとの接触部が、ＡＣＦ７中の樹脂材（熱硬化
性あるいは熱可塑性の樹脂接着材）によって固められて
いる。
【００３６】また、本実施の形態のＭＣＭ６では、半導
体チップ１のパッド１ｃの表面およびワイヤバンプ２の
表面が、金（Ａｕ）、Ｐｔ（白金）またはＰｄ（パラジ
ウム）などの貴金属によって覆われている。
【００３７】これは、パッド１ｃやワイヤバンプ２の表
面の酸化を防ぐものであり、メッキなどによってその表
面を覆うものである。
【００３８】ただし、貴金属によるメッキは、パッド１
ｃとワイヤバンプ２のうち、何れか一方のみに行われて
いてもよいし、両者とも行われていなくてもよいが、酸
化による接続不良を防ぐためには、両者に行われている
ことが好ましい。
【００３９】また、ワイヤバンプ２は、金線以外の、例
えば、Ｐｄ（パラジウム）などの貴金属の細線によって
形成してもよい。
【００４０】また、本実施の形態のＭＣＭ６は、図２に
示すように、５つの半導体チップ１を搭載したモジュー
ルであるが、搭載される半導体チップ１の数やその機能
は、特に限定されるものではない。
【００４１】すなわち、５つの半導体チップ１が、それ
ぞれにベアチップで、かつＡＣＦ７を介してチップ支持
基板３にＦＣＡ実装によるフリップチップ実装がなされ
ている。
【００４２】また、フリップチップ実装の際には、図示
しない加熱ブロックなどによって半導体チップ１とチッ
プ支持基板３とに所定の熱および荷重が加えられると、
半導体チップ１のパッド１ｃ上に設けられたワイヤバン
プ２がＡＣＦ７中の熱硬化性の樹脂材（樹脂接着材）を
押し退けてチップ支持基板３の配線３ａに向かい、その
後、ワイヤバンプ２が導電性粒子を介して配線３ａに接
触する。
【００４３】これにより、ＭＣＭ６においては、半導体
チップ１のパッド１ｃとチップ支持基板３の配線３ａと
が熱硬化性樹脂に含まれる導電性粒子によって接続され
ている。
【００４４】次に、図１から図４を用いて本実施の形態
によるＭＣＭ６（半導体装置）の製造方法を説明する。
【００４５】なお、図３および図４は、図２に示すＭＣ
Ｍ６において、チップ支持基板３のチップ支持面３ｂに
ＦＣＡ実装される５つの半導体チップ１のうちの１つの
半導体チップ１の実装例をその代表として示したもので
あるが、他の４つの半導体チップ１においてもそのＦＣ
Ａ実装の方法は、図３および図４に図示したものと同様
である。
【００４６】まず、半導体チップ１のパッド１ｃに対応
してこれと接続可能な複数の配線３ａがチップ搭載領域
３ｅに形成され、かつこの配線３ａにこれの延在方向を
横切るスリット３ｄが形成された図１（ｂ）、図３
（ａ）に示すチップ支持基板３を準備する。
【００４７】なお、チップ支持基板３の配線３ａの表面
は、Ａｕ、ＰｔもしくはＰｄなどの貴金属によるメッキ
によって覆われていることが好ましい。
【００４８】一方、主面１ａに複数のパッド１ｃが形成
された半導体チップ１を準備する。本実施の形態では、
複数のパッド１ｃが四角形の主面１ａの各辺の周縁部に
設けられた外周パッド配列の半導体チップ１の場合を説
明する。
【００４９】なお、半導体チップ１のパッド１ｃの表面
は、Ａｕ、ＰｔもしくはＰｄなどの貴金属によるメッキ
によって覆われていることが好ましい。
【００５０】つまり、パッド１ｃの表面には、貴金属に
よるメッキ処理が行われていることが好ましい。
【００５１】その後、半導体チップ１のパッド１ｃ上に
ワイヤボンディング設備を用いて金線などによってワイ
ヤバンプ２（突起状電極）を設ける。
【００５２】なお、ワイヤバンプ２についても、Ａｕ以
外のＰｄなどの金属ワイヤを用いてもよく、あるいは、
例えば、銅ワイヤなどで形成した際には、その表面をＡ
ｕ、ＰｔもしくはＰｄなどの貴金属のメッキによって覆
うことが好ましい。
【００５３】続いて、図３（ｂ）に示すように、チップ
支持基板３のチップ支持面３ｂにおける図１（ｂ）に示
すチップ搭載領域３ｅに異方性導電樹脂であるフィルム
状のＡＣＦ７（異方性導電フィルム）を配置する。
【００５４】ここでは、チップ支持基板３のチップ支持
面３ｂのチップ搭載領域３ｅにＡＣＦ７を張り付ける。
つまり、ＡＣＦ７を所定の大きさに切断して形成し、こ
れをチップ支持基板３のチップ支持面３ｂのチップ搭載
領域３ｅに張り付ける。
【００５５】ただし、異方性導電樹脂としては、柔らか
なペースト（樹脂）状のものであってもよい。
【００５６】したがって、前記異方性導電樹脂が柔らか
なペースト状のものである場合には、チップ支持基板３
のチップ支持面３ｂのチップ搭載領域３ｅに、前記異方
性導電樹脂を所定量塗布する。
【００５７】その後、図３（ｃ）に示すように、半導体
チップ１の主面１ａと反対側の背面１ｂを上方に向け、
この状態でチップ支持基板３のチップ支持面３ｂに配置
したＡＣＦ７上に半導体チップ１を位置合わせして載置
する。
【００５８】その際、まず、半導体チップ１の主面１ａ
とチップ支持基板３のチップ支持面３ｂとを対向させ、
その後、半導体チップ１のパッド１ｃに設けられたワイ
ヤバンプ２とこれに対応するチップ支持基板３の配線３
ａのスリット３ｄとの位置を概略合わせてチップ支持基
板３のチップ支持面３ｂに貼り付けられたＡＣＦ７上に
フェイスダウン状態の半導体チップ１を載置する。
【００５９】この状態は、図４（ａ）に示すように、ワ
イヤバンプ２の先端部２ａが、配線３ａのスリット３ｄ
上に配置されるように半導体チップ１およびチップ支持
基板３のそれぞれの目印（マーク）などを利用して両者
の位置合わせを行って載置したものである。
【００６０】その後、半導体チップ１の背面１ｂとチッ
プ支持基板３の裏面３ｃとから図示しない加熱ブロック
および加熱ステージによって加熱・加圧して熱圧着し、
これにより、ＡＣＦ７を溶融および硬化させてフリップ
チップ実装によるＦＣＡ実装を行う。
【００６１】なお、半導体チップ１およびチップ支持基
板３に荷重を掛けると、半導体チップ１のパッド１ｃに
設けられたワイヤバンプ２がＡＣＦ７中の熱硬化性樹脂
を押し退けてチップ支持基板３の配線３ａに向かい、そ
の後、ワイヤバンプ２と配線３ａとの間にＡＣＦ７中の
導電性粒子を挟み込みながらワイヤバンプ２が配線３ａ
に接触する。
【００６２】すなわち、ワイヤバンプ２とチップ支持基
板３の配線３ａとが導電性粒子を介して機械的に接触す
る。
【００６３】その際、本実施の形態のＦＣＡ実装では、
配線３ａの半導体チップ１のパッド１ｃに対応する箇所
にスリット３ｄが設けられているため、半導体チップ１
の熱圧着時に、スリット３ｄによってワイヤバンプ２の
先端部２ａがスリット３ｄ内に徐々に案内され、これに
よって、図３（ｄ）および図４（ｂ）に示すように、ス
リット３ｄ内に完全にワイヤバンプ２の先端部２ａを配
置させる。
【００６４】その結果、スリット３ｄによってワイヤバ
ンプ２の位置決めを行うことができる。
【００６５】すなわち、配線３ａに設けられたスリット
３ｄは、半導体チップ１の熱圧着時のワイヤバンプ２の
スリット３ｄへの案内すなわちセルフアライメント作用
を作りだしている。
【００６６】なお、前記加熱ブロックおよび前記加熱ス
テージで、半導体チップ１およびチップ支持基板３を加
熱する（ＡＣＦ７が所定の温度（例えば、１８０℃程
度）に到達する程度に加熱する）と、ＡＣＦ７中の熱硬
化性樹脂が硬化し、これにより、前記熱硬化性樹脂によ
って半導体チップ１のパッド１ｃ上のワイヤバンプ２と
チップ支持基板３の配線３ａとの機械的接触を保持する
ことができ、その結果、両者の接続を保つことができ
る。
【００６７】つまり、半導体チップ１とチップ支持基板
３との間に配置したＡＣＦ７により、半導体チップ１の
パッド１ｃ上のワイヤバンプ２とチップ支持基板３の配
線３ａとの機械的接触を保持し、かつワイヤバンプ２と
配線３ａとを接続した状態に保ってチップ支持基板３に
半導体チップ１をフリップチップ実装（ＦＣＡ実装）す
ることができる。
【００６８】これにより、半導体チップ１のパッド１ｃ
とチップ支持基板３の配線３ａとの接続がワイヤバンプ
２を介して行われる。
【００６９】その後、図２に示すように、チップ支持基
板３の所定箇所に抵抗などの電子部品５や外部端子とな
るソケット４を取り付けてＭＣＭ６を完成させる。
【００７０】なお、チップ支持基板３を準備する際に、
予め、所定箇所に電子部品５やソケット４が取り付けら
れたチップ支持基板３を準備し、そのチップ支持基板３
に半導体チップ１を搭載してＭＣＭ６を組み立ててもよ
い。
【００７１】また、本実施の形態のＭＣＭ６は、ベアチ
ップ実装であるため、半導体チップ１の背面１ｂ側は露
出した状態であり、特に封止は行われていない。
【００７２】ただし、エポキシ系の樹脂またはキャップ
部材などによって半導体チップ１を封止してもよい。
【００７３】本実施の形態の半導体装置（ＭＣＭ６）お
よびその製造方法によれば、以下のような作用効果が得
られる。
【００７４】すなわち、チップ支持基板３の配線３ａに
これを横切るスリット３ｄが形成されていることによ
り、パッド１ｃにワイヤバンプ２が設けられた半導体チ
ップ１のチップ熱圧着（チップマウント）時に、配線３
ａのスリット３ｄによってワイヤバンプ２の先端部２ａ
を案内してスリット３ｄにワイヤバンプ２を入り込ませ
ることができる。
【００７５】すなわち、チップ支持基板３の配線３ａの
スリット３ｄによってチップマウント時の半導体チップ
１にセルフアライメント効果を付与することができる。
【００７６】したがって、ＦＣＡ実装におけるチップマ
ウント時の半導体チップ１とチップ支持基板３の位置合
わせ精度を緩和化することができ、その結果、ＦＣＡ実
装におけるスループットを向上できる。
【００７７】さらに、チップ支持基板３の配線３ａにこ
れを横切るスリット３ｄが形成されていることにより、
ＦＣＡ実装を行った際に、半導体チップ１のパッド１ｃ
に設けられたワイヤバンプ２がチップ支持基板３の配線
３ａのスリット３ｄに配置されて位置決めされるため、
半導体チップ１のパッド１ｃに設けられたワイヤバンプ
２とチップ支持基板３の配線３ａとの接続位置精度の向
上を図ることができる。
【００７８】これにより、ファインピッチ化が行われた
ＦＣＡ実装においても、電気的ショートや未接続などの
不具合を防止することができ、その結果、ＦＣＡ実装に
おける歩留りを向上できる。
【００７９】また、ＦＣＡ実装において、ＡＣＦ７を用
いていることにより、その実装手順を簡略化することが
できる。
【００８０】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００８１】例えば、前記実施の形態では、チップ支持
基板３の配線３ａに形成されたこれを横切るスリット３
ｄによって突起状電極であるワイヤバンプ２の接続位置
精度の向上を図る場合を説明したが、図５（ａ),（ｂ）
の他の実施の形態に示すように、チップ支持基板３に形
成された配線３ａの端部３ｆを利用してワイヤバンプ２
の接続位置精度の向上を図ってもよい。
【００８２】すなわち、図５（ａ）に示すように、チッ
プ支持基板３に形成された複数の配線３ａのそれぞれの
端部３ｆが半導体チップ１のパッド１ｃに対応してチッ
プ搭載領域３ｅに配置されているものであり、図５
（ｂ）に示すように、各ワイヤバンプ２の外側の側面２
ｂが、それぞれのワイヤバンプ２に対応する配線３ａの
チップ搭載領域３ｅに配置された端部３ｆと接続し、こ
れにより、各ワイヤバンプ２が配線３ａの端部３ｆによ
って位置決めされるとともに、ワイヤバンプ２と配線３
ａとの接続位置精度の向上を図ることが可能になる。
【００８３】また、前記実施の形態では、半導体チップ
１のパッド１ｃがその四角形の主面１ａの４つの辺の周
縁部に形成された４方向の外周パッド配列の場合につい
て説明したが、パッド１ｃが主面１ａの中央付近に２列
で配置されたセンタパッド配列の場合であっても、チッ
プ搭載領域３ｅにおける配線３ａを図６に示すように形
成し、かつこの配線３ａを横切るスリット３ｄを設ける
ことにより、外周パッド配列の半導体チップ１の場合と
同様にこのスリット３ｄによってワイヤバンプ２の位置
決め、かつ、配線３ａとの接続位置精度の向上を図るこ
とができる。
【００８４】また、前記実施の形態では、半導体装置が
ＭＣＭ６の場合について説明したが、前記半導体装置
は、図７の他の実施の形態に示すＭＣＰ（Multi-Chip-P
ackage) ９や図８の他の実施の形態に示すＳＣＰ（Sing
le-Chip-Package)１０などであってもよく、それぞれの
半導体装置において、複数もしくは１つの半導体チップ
１が、チップ支持面３ｂに設けられた突起状電極を介し
てＦＣＡ実装されていればよい。
【００８５】なお、図７（ａ),（ｂ）に示すＭＣＰ９お
よび図８（ａ),（ｂ）に示すＳＣＰ１０は、両者とも外
部端子として複数の外部バンプ８が設けられているもの
である。
【００８６】ただし、半導体装置の外部端子は、ソケッ
ト４（図２参照）や外部バンプ８に限定されるものでは
なく、例えば、ピン部材などであってもよく、外部装置
と電気的信号の受け渡しが可能な端子部材であればよ
い。
【００８７】また、前記実施の形態では、異方性導電樹
脂としてフィルム状のＡＣＦ７の場合を説明したが、前
記異方性導電樹脂は、例えば、導電性粒子を含有した樹
脂材などからなるペースト状のものであってもよい。
【００８８】つまり、半導体チップ１のパッド１ｃとチ
ップ支持基板３に設けられたワイヤバンプ２などの突起
状電極との機械的接触を保持してかつ電気的に接続した
状態に保つことが可能な接合材であれば、フィルム状の
ものであってもよく、あるいはペースト状のものなどで
あってもよい。
【００８９】また、前記実施の形態では、半導体チップ
１の封止は、特に行わず、その背面１ｂを露出させた場
合を説明したが、前記半導体装置は、モールドまたはポ
ッティングなどによってそれぞれの半導体チップ１を封
止した構造のものとしてもよい。
【００９０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００９１】（１）．チップ支持基板の配線にこれを横
切るスリットが形成されていることにより、表面電極に
突起状電極が設けられた半導体チップのチップマウント
時に、スリットによって突起状電極の先端部を案内して
突起状電極を入り込ませることができ、セルフアライメ
ント効果を付与することができる。したがって、ＦＣＡ
実装におけるチップマウント時の半導体チップとチップ
支持基板の位置合わせ精度を緩和化することができ、そ
の結果、ＦＣＡ実装におけるスループットを向上でき
る。
【００９２】（２）．チップ支持基板の配線にこれを横
切るスリットが形成されていることにより、ＦＣＡ実装
を行った際に、半導体チップの表面電極に設けられた突
起状電極がスリットに配置されて位置決めされるため、
突起状電極とチップ支持基板の配線との接続位置精度の
向上を図ることができる。これにより、ファインピッチ
化が行われたＦＣＡ実装においても、電気的ショートや
未接続などの不具合を防止することができ、その結果、
ＦＣＡ実装における歩留りを向上できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置におけるＦＣ
Ａ実装の実装状態の一例を示す図であり、（ａ）は部分
平面図、（ｂ）は（ａ）のチップ支持基板の配線とスリ
ットを示す部分平面図である。
【図２】（ａ),（ｂ）は図１に示すＦＣＡ実装によって
製造された半導体装置の一例であるＭＣＭの構造を示す
図であり、（ａ）は平面図、（ｂ）は側面図である。
【図３】（ａ),（ｂ),（ｃ),（ｄ）は本発明の実施の形
態の半導体装置の製造方法におけるＦＣＡ実装の主要工
程に応じた実装構造の一例を示す拡大部分断面図であ
る。
【図４】（ａ),（ｂ) は図３に示すＦＣＡ実装における
チップ熱圧着時のセルフアライメント動作の一例を示す
拡大部分断面図である。
【図５】（ａ),（ｂ) は本発明の半導体装置のＦＣＡ実
装の変形例の実装構造を示す図であり、（ａ）は部分平
面図、（ｂ）は拡大部分断面図である。
【図６】本発明の半導体装置のＦＣＡ実装の変形例の実
装構造を示す部分平面図である。
【図７】（ａ),（ｂ）は本発明の他の実施の形態の半導
体装置であるＭＣＰの構造を示す図であり、（ａ）は平
面図、（ｂ）は側面図である。
【図８】（ａ),（ｂ）は本発明の他の実施の形態の半導
体装置であるＳＣＰの構造を示す図であり、（ａ）は平
面図、（ｂ）は側面図である。
【符号の説明】
１ 半導体チップ １ａ 主面 １ｂ 背面 １ｃ パッド（表面電極） ２ ワイヤバンプ（突起状電極） ２ａ 先端部 ２ｂ 側面 ３ チップ支持基板 ３ａ 配線 ３ｂ チップ支持面 ３ｃ 裏面 ３ｄ スリット ３ｅ チップ搭載領域 ３ｆ 端部 ４ ソケット ５ 電子部品 ６ ＭＣＭ（半導体装置） ７ ＡＣＦ（異方性導電樹脂） ８ 外部バンプ ９ ＭＣＰ（半導体装置） １０ ＳＣＰ（半導体装置）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林田 哲哉 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Ｆターム(参考） 5F044 KK21 KK23 LL09 LL13 QQ04

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップ実装が行われて組み立て
    られた半導体装置であって、 半導体チップの表面電極に接続される突起状電極と、 複数の配線と前記配線にこれの延在方向を横切るスリッ
    トとが形成され、前記半導体チップの主面と対向して前
    記半導体チップを前記突起状電極を介して前記フリップ
    チップ実装によって支持するチップ支持基板と、 前記半導体チップと前記チップ支持基板との間に配置さ
    れ、前記突起状電極と前記チップ支持基板の前記配線と
    の接続を保持する異方性導電樹脂とを有し、 前記突起状電極の先端部が前記チップ支持基板の前記配
    線の前記スリットに配置されて前記突起状電極が前記ス
    リットによって位置決めされていることを特徴とする半
    導体装置。
  2. 【請求項２】 フリップチップ実装が行われて組み立て
    られた半導体装置であって、 半導体チップの表面電極に接続される突起状電極である
    ワイヤバンプと、 複数の配線と前記配線にこれの延在方向を横切るスリッ
    トとが形成され、前記半導体チップの主面と対向して前
    記半導体チップを前記ワイヤバンプを介して前記フリッ
    プチップ実装によって支持するチップ支持基板と、 前記半導体チップと前記チップ支持基板との間に配置さ
    れ、前記ワイヤバンプと前記チップ支持基板の前記配線
    との接続を保持する異方性導電樹脂である異方性導電フ
    ィルムとを有し、 前記ワイヤバンプの先端部が前記チップ支持基板の前記
    配線の前記スリットに配置されて前記ワイヤバンプが前
    記スリットによって位置決めされていることを特徴とす
    る半導体装置。
  3. 【請求項３】 フリップチップ実装が行われて組み立て
    られた半導体装置であって、 半導体チップの表面電極に接続される突起状電極と、 端部が前記半導体チップの前記表面電極に対応して配置
    された複数の配線が形成され、前記半導体チップの主面
    と対向して前記半導体チップを前記突起状電極を介して
    前記フリップチップ実装によって支持するチップ支持基
    板と、 前記半導体チップと前記チップ支持基板との間に配置さ
    れ、前記突起状電極と前記チップ支持基板の前記配線の
    前記端部との接続を保持する異方性導電樹脂とを有し、 前記突起状電極の外側の側面が前記チップ支持基板の前
    記配線の前記端部と接続し、前記突起状電極が前記配線
    の前記端部によって位置決めされていることを特徴とす
    る半導体装置。
  4. 【請求項４】 複数の配線と前記配線にこれの延在方向
    を横切るスリットとが形成されたチップ支持基板を準備
    する工程と、 主面に表面電極が形成された半導体チップの前記表面電
    極に突起状電極を設ける工程と、 前記チップ支持基板のチップ支持面に異方性導電樹脂を
    配置する工程と、 前記半導体チップの前記主面と前記チップ支持基板の前
    記チップ支持面とを対向させて前記半導体チップの前記
    表面電極に設けられた前記突起状電極とこれに対応する
    前記チップ支持基板の前記配線の前記スリットとの位置
    を合わせる工程と、 前記スリットによって前記突起状電極の先端部を案内し
    て前記スリットに前記突起状電極を配置して前記スリッ
    トにより前記突起状電極を位置決めする工程と、 前記異方性導電樹脂により、前記半導体チップの前記表
    面電極に設けられた前記突起状電極と前記チップ支持基
    板の前記配線との接続を保持して前記突起状電極と前記
    配線とを接続した状態に保って前記チップ支持基板に前
    記半導体チップをフリップチップ実装する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 複数の配線と前記配線にこれの延在方向
    を横切るスリットとが形成されたチップ支持基板を準備
    する工程と、 主面に表面電極が形成された半導体チップの前記表面電
    極に突起状電極であるワイヤバンプを設ける工程と、 前記チップ支持基板のチップ支持面に異方性導電樹脂で
    ある異方性導電フィルムを配置する工程と、 前記半導体チップの前記主面と前記チップ支持基板の前
    記チップ支持面とを対向させて前記半導体チップの前記
    表面電極に設けられた前記ワイヤバンプとこれに対応す
    る前記チップ支持基板の前記配線の前記スリットとの位
    置を合わせる工程と、 前記スリットによって前記ワイヤバンプの先端部を案内
    して前記スリットに前記ワイヤバンプを配置して前記ス
    リットにより前記ワイヤバンプを位置決めする工程と、 前記異方性導電フィルムにより、前記半導体チップの前
    記表面電極に設けられた前記ワイヤバンプと前記チップ
    支持基板の前記配線との接続を保持して前記ワイヤバン
    プと前記配線とを接続した状態に保って前記チップ支持
    基板に前記半導体チップをフリップチップ実装する工程
    とを有することを特徴とする半導体装置の製造方法。
JP2000143163A 2000-05-16 2000-05-16 半導体装置およびその製造方法 Pending JP2001326245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000143163A JP2001326245A (ja) 2000-05-16 2000-05-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000143163A JP2001326245A (ja) 2000-05-16 2000-05-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001326245A true JP2001326245A (ja) 2001-11-22

Family

ID=18650022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000143163A Pending JP2001326245A (ja) 2000-05-16 2000-05-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001326245A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006520103A (ja) * 2003-03-10 2006-08-31 フェアチャイルド・セミコンダクター・コーポレーション 被覆ワイヤーで形成された、フリップチップ用被覆金属のスタッドバンプ
US7387678B2 (en) 2003-06-26 2008-06-17 Sumitomo Electric Industries, Ltd. GaN substrate and method of fabricating the same, nitride semiconductor device and method of fabricating the same
WO2023195164A1 (ja) * 2022-04-08 2023-10-12 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006520103A (ja) * 2003-03-10 2006-08-31 フェアチャイルド・セミコンダクター・コーポレーション 被覆ワイヤーで形成された、フリップチップ用被覆金属のスタッドバンプ
US7387678B2 (en) 2003-06-26 2008-06-17 Sumitomo Electric Industries, Ltd. GaN substrate and method of fabricating the same, nitride semiconductor device and method of fabricating the same
WO2023195164A1 (ja) * 2022-04-08 2023-10-12 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US6012224A (en) Method of forming compliant microelectronic mounting device
JP2980046B2 (ja) 半導体装置の実装構造および実装方法
JPH08213519A (ja) 電子素子パッケージ
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JPH0550134B2 (ja)
KR100278479B1 (ko) 엑스레이 디텍터 및 그 제조방법_
JP3645511B2 (ja) 半導体装置の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
KR20020026854A (ko) 반도체 장치 제조 방법
KR20040006951A (ko) 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자
JP2001326245A (ja) 半導体装置およびその製造方法
JP3370842B2 (ja) 半導体装置の実装構造
JP2785536B2 (ja) マルチチップモジュール及びその製造方法
JP2000252320A (ja) 半導体装置およびその製造方法
JP2004186629A (ja) 半導体装置およびその製造方法
WO2001033623A1 (en) Semiconductor device and its manufacturing method
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP3676590B2 (ja) 半導体装置
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
JP3019899B2 (ja) マルチチップモジュールの製造方法
JP3745106B2 (ja) 半導体装置およびその製造方法
JP3366798B2 (ja) 基板へのｌｓｉチップの実装構造体