CN116994962B - 一种芯片封装方法和封装结构 - Google Patents

一种芯片封装方法和封装结构 Download PDF

Info

Publication number
CN116994962B
CN116994962B CN202311241552.7A CN202311241552A CN116994962B CN 116994962 B CN116994962 B CN 116994962B CN 202311241552 A CN202311241552 A CN 202311241552A CN 116994962 B CN116994962 B CN 116994962B
Authority
CN
China
Prior art keywords
chip
substrate
bonding
underfill
points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311241552.7A
Other languages
English (en)
Other versions
CN116994962A (zh
Inventor
徐银森
黄海霞
李春江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Suining Lipuxin Microelectronic Co ltd
Original Assignee
Sichuan Suining Lipuxin Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Suining Lipuxin Microelectronic Co ltd filed Critical Sichuan Suining Lipuxin Microelectronic Co ltd
Priority to CN202311241552.7A priority Critical patent/CN116994962B/zh
Publication of CN116994962A publication Critical patent/CN116994962A/zh
Application granted granted Critical
Publication of CN116994962B publication Critical patent/CN116994962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明实施例公开了一种芯片封装方法和封装结构，涉及集成电路封装技术领域，在该方法中，首先提供了一种键合点可活动的基板；然后在芯片的凸点上涂覆助溶剂，并将芯片上的凸点与基板的键合点进行对位贴装，通过回流焊工艺使每个凸点与相应键合点焊接形成焊点；在凸点与键合点形成焊点后，控制基板位于芯片之上且使基板上的键合点朝靠近芯片的方向活动，以增大基板与芯片之间的间距，再清理基板与芯片之间的残余助溶剂。由于在该间距下喷洒清洁溶剂清理基板与芯片之间的残余助溶剂则相比现有技术容易的多，大大降低了残余助溶剂的含量，可解决底部填充胶因残余助溶剂而导致的封装可靠性降低的问题。

Description

一种芯片封装方法和封装结构
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种芯片封装方法和封装结构。
背景技术
倒装芯片（FC，Flip Chip）本身固有的低信号自感应和较快的传输速度，使得FC封装技术在芯片封装中被大量采用，同时能降低制造成本，FC封装可达到相对于传统表面贴装元件包装，能获得更大的成本效益。封装技术追求更高密度、更小尺寸、更快处理速度、更高可靠性和更经济的发展趋势。
如图1所示，传统的FC封装方法如下：首先向基板的键合点（Bond pad）涂覆助溶剂，并经已经沉积好凸点（Solder ball）的芯片倒置，通过回流焊工艺使芯片上的凸点和基板上的键合点焊接互联形成焊点；然后在芯片与基板之间喷洒清洁溶剂清理剩余的助溶剂，再在芯片与基板之间的间隙注入底部填充胶，以使得芯片、底部填充胶、基板以及所有焊点中的热应力都得到重新分布，不再集中于外圈焊点，使焊点疲劳寿命显著提髙。
然而，在上述封装方法中，残余助溶剂非常不好清理，导致残余助溶剂被留在后续注入的底部填充胶中，使得底部填充胶容易出现空穴等问题，降低了封装的可靠性。
发明内容
本发明实施例提供一种芯片封装方法和封装结构，旨在克服上述技术问题。
为了解决上述问题，本发明实施例公开了一种芯片封装方法，方法包括：
提供一设置有多个孔槽的基板，其中，每个孔槽内容纳有一个键合点，每个键合点可沿垂直于基板板面的方向活动，且在活动过程中其一端被限制在孔槽内；
在芯片的凸点上涂覆助溶剂，并将芯片上的凸点与基板的键合点进行对位贴装，通过回流焊工艺使每个凸点与相应键合点焊接形成焊点；
在凸点与键合点形成焊点后，控制基板位于芯片之上且使基板上的键合点朝靠近芯片的方向活动，以增大基板与芯片之间的间距，再清理基板与芯片之间的残余助溶剂；
待残余助溶剂清理完后，在芯片设置有凸点的一面注入底部填充胶，以使得底部填充胶完全充满芯片与基板之间的间隙，并向芯片施加自下而上的压力，使得基板上的键合点朝背离芯片的方向活动，以缩小基板与芯片之间的间距，直至键合点被限制在孔槽内的一端完全与基板接触，再将底部填充胶进行固化处理。
在本发明一实施例中，直至键合点被限制在孔槽内的一端完全与基板接触，再将底部填充胶进行固化处理的步骤包括：
保持键合点被限制在孔槽内的一端完全与基板接触，同时将充满有底部填充胶的芯片与基板进行加热处理，直至底部填充胶完全固化。
在本发明一实施例中，待残余助溶剂清理完后，在芯片设置有凸点的一面注入底部填充胶，以使得底部填充胶完全充满芯片与基板之间的间隙，并向芯片施加自下而上的压力，使得基板上的键合点朝背离芯片的方向活动，以缩小基板与芯片之间的间距的步骤包括：
待残余助溶剂清理完后，保持基板与芯片之间的最大间距，在芯片设置有凸点的一面注入底部填充胶，直至在芯片上形成均匀的第一胶层；
继续在第一胶层上注入底部填充胶，并同时向芯片施加自下而上的压力，使得基板上的键合点朝背离芯片的方向活动，以缩小基板与芯片之间的间距。
在本发明一实施例中，孔槽包括相通的第一通道和第二通道，其中，第一通道的开口位于基板的一板面上，第二通道的内径大于第一通道的内径；
键合点的一端外径大于第一通道的内径且小于第二通道内径，以被限制在第二通道内。
在本发明一实施例中，其中，基板背离键合点的板面还设置有与孔槽一一对应的多组透气孔，每组透气孔与相应的孔槽相通。
在本发明一实施例中，其中，第二通道的内壁还设置有第一弧形凹面，键合点被限制在第二通道内的一端具有凸面；
当键合点被限制在第二通道内的一端完全与基板接触时，凸面与第一弧形凹面匹配。
在本发明一实施例中，每个键合点用于与凸点接触的一端设置有第二弧形凹面，且第二弧形凹面可完全容纳凸点。
在本发明一实施例中，清理基板与芯片之间的残余助溶剂之后，方法还包括：
对基板与芯片进行烘烤。
基于同一发明构思，本发明实施例公开了一种封装结构，采用如本发明实施例的芯片封装方法封装而成，包括：
带有多个键合点的基板和带有多个凸点的芯片；
基板上设置有与键合点一一对应的孔槽，键合点的一端被限制在孔槽内且与基板接触，键合点的另一端与芯片上相应的凸点互联形成焊点；
芯片与基板之间的间隙填充有固化的底部填充胶。
在本发明一实施例中，基板背离键合点的板面还设置有与孔槽一一对应的多组透气孔，每组透气孔与相应的孔槽相通。
本发明实施例包括以下优点：
本发明实施例提供了一种芯片封装方法，首先提供了一种键合点可活动的基板，每个键合点可沿垂直于基板板面的方向活动，且在活动过程中其一端被限制在孔槽内；然后在芯片的凸点上涂覆助溶剂，并将芯片上的凸点与基板的键合点进行对位贴装，通过回流焊工艺使每个凸点与相应键合点焊接形成焊点；在凸点与键合点形成焊点后，控制基板位于芯片之上且使基板上的键合点朝靠近芯片的方向活动，以增大基板与芯片之间的间距，再清理基板与芯片之间的残余助溶剂。由于在该间距下喷洒清洁溶剂清理基板与芯片之间的残余助溶剂则相比现有技术容易的多，大大降低了残余助溶剂的含量，可解决底部填充胶因残余助溶剂而导致的封装可靠性降低的问题，该方式无需倾斜和摇晃芯片与基板，不易对芯片造成损坏。
在本发明实施例所提供的种芯片封装方法中，待残余助溶剂清理完后，在芯片设置有凸点的一面注入底部填充胶，以使得底部填充胶完全充满芯片与基板之间的间隙，并向芯片施加自下而上的压力，使得基板上的键合点朝背离芯片的方向活动，以缩小基板与芯片之间的间距，直至键合点被限制在孔槽内的一端完全与基板接触，再将底部填充胶进行固化处理。由于底部填充胶在注入时芯片与基板之间仍然保持该大间距，底部填充胶的注入也变得容易，可以在芯片与基板的间隙之间直接注入底部填充胶，相比现有技术，大大提高了底部填充胶的填充速度和填充均匀性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。
图1是现有的FC封装方法的工艺流程图；
图2是本发明实施例提出了一种芯片封装方法的步骤流程图；
图3是本发明实施例的基板的结构示意图；
图4是经图2所示的步骤S2得到的工艺结构示意图；
图5是本发明一实施例经图2所示的步骤S4得到的工艺结构示意图一；
图6是本发明一实施例经图2所示的步骤S4得到的工艺结构示意图二；
图7是本发明一实施例经图2所示的步骤S4得到的工艺结构示意图三；
图8是本发明另一实施例经图2所示的步骤S4得到的工艺结构示意图一；
图9是本发明另一实施例经图2所示的步骤S4得到的工艺结构示意图二；
图10是本发明另一实施例经图2所示的步骤S4得到的工艺结构示意图二。
附图标记说明：
10-基板，101-孔槽，102-键合点，103-透气孔，1011-第一通道，1012-第二通道，1013-第一弧形凹面，1021-凸面，1022-第二弧形凹面；
11-芯片，111-凸点；
12-底部填充胶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
针对本发明背景技术中所提出的技术问题，本发明实施例提出了一种芯片封装方法，参考图2，该方法可以包括以下步骤：
步骤S1：提供一设置有多个孔槽101的基板10，其中，每个孔槽101内容纳有一个键合点102，每个键合点102可沿垂直于基板10板面的方向活动，且在活动过程中其一端被限制在孔槽101内；
步骤S2：在芯片11的凸点111上涂覆助溶剂，并将芯片11上的凸点111与基板10的键合点102进行对位贴装，通过回流焊工艺使每个凸点111与相应键合点102焊接形成焊点；
步骤S3：在凸点111与键合点102形成焊点后，控制基板10位于芯片11之上且使基板10上的键合点102朝靠近芯片11的方向活动，以增大基板10与芯片11之间的间距，再清理基板10与芯片11之间的残余助溶剂；
步骤S4：待残余助溶剂清理完后，在芯片11设置有凸点111的一面注入底部填充胶12，以使得底部填充胶12完全充满芯片11与基板10之间的间隙，并向芯片11施加自下而上的压力，使得基板10上的键合点102朝背离芯片11的方向活动，以缩小基板10与芯片11之间的间距，直至键合点102被限制在孔槽101内的一端完全与基板10接触，再将底部填充胶12进行固化处理。
与现有的基板10不同，本发明实施例提供了一种键合点102可活动的基板10，其中，基板10的板面上开有多个孔槽101，每个孔槽101内设置有一个键合点102。键合点102可以理解为一个柱形结构，键合点102的一端可设置的较大，以被限制在孔槽101内。当该键合点102被限制在孔槽101内的一端完全与孔槽101底部即基板10接触时，该键合点102的另一端可以与孔槽101口齐平，即与基板10板面齐平；当然，该键合点102的另一端也可以略微高于或低于孔槽101口，本发明实施例对此不作限制。
在本发明实施例中，当该键合点102被限制在孔槽101内的一端完全与孔槽101底部即基板10接触时，此时可以认为键合点102朝背离芯片11的方向活动已经到底了；而当该键合点102朝靠近芯片11的方向活动时，键合点102被限制在孔槽101内的一端则会脱离基板10，离孔槽101底部越来越远，而另一端则会越来越伸出基板10的板面，以在芯片11的凸点111连接后，增大基板10与芯片11之间的间距。
在一实施例中，基板10上的孔槽101和键合点102的一可选结构如图3所示，孔槽101包括相通的第一通道1011和第二通道1012，其中，第一通道1011的开口位于基板10的一板面上，第二通道1012的内径大于第一通道1011的内径；键合点102的一端外径大于第一通道1011的内径且小于第二通道1012内径，以被限制在第二通道1012内。
以上内容对步骤S1所提供的基板10结构进行了说明，接下来对具体的封装过程进行说明。
如步骤S2所示，首先在芯片11上的凸点111上涂覆助溶剂，与现有将助溶剂涂覆在基板10上不同，本发明将助溶剂涂覆在芯片11的凸点111可以使得助溶剂涂覆更加精准，降低后续芯片11与基板10焊接后的残余助溶剂含量。将芯片11上的凸点111与基板10的键合点102进行对位贴装，通过回流焊工艺使每个凸点111与相应键合点102焊接形成焊点的过程可以参考相关现有技术，本发明在此不多赘述。
现有技术中，当凸点111与键合点102焊接后，芯片11与基板10之间的间距则被固定了，因此如图1所示，只能在芯片11与基板10之间的间隙外围喷射清洁溶剂，然后将基板10与芯片11进行倾斜，使得该清洁溶剂流到各个焊点之间，以清除助溶剂。然而，此种方式清除的助溶剂非常有限，大量的残余助溶剂留在芯片11与基板10之间，使得芯片11与基板10之间注入的底部填充胶12容易分层和出现空穴，使得塑封可靠性降低。
有鉴于此，如步骤S3，在凸点111与键合点102形成焊点后，本发明实施例可以将基板10翻转，使得基板10的键合点102受到重力作用而自然伸出基板10板面，朝靠近芯片11的方向活动，直至键合点102的另一端受到如图3所示的第二通道1012的限制而使键合点102无法再移动，基板10与芯片11之间的间距达到最大。
基板10与芯片11之间的间距最大的结构如图4所示。在该间距L下喷洒清洁溶剂清理基板10与芯片11之间的残余助溶剂则相比现有技术容易的多，大大降低了残余助溶剂的含量，有效解决了背景技术中所指出的技术难题，且该方式无需倾斜和摇晃芯片11与基板10，不易对芯片11造成损坏。值得说明的是，虽然基板10上开有孔槽101，但由于基板10仍然保持在芯片11之上，在喷洒清洁溶剂的过程中，随着清洁溶剂一起流出的残余助溶剂可以顺着芯片11表面流出，也不会残留在孔槽101中。
在一实施例中，当清理基板10与芯片11之间的残余助溶剂之后，还可以对基板10与芯片11进行烘烤，以加速基板10与芯片11之间水分的挥发，以避免水分影响后续底部填充胶12的固化紧密性。
在本发明实施例中，待残余助溶剂清理完且烘烤完后，则可执行步骤S4，由于此时芯片11与基板10之间仍然保持该大间距，底部填充胶12的注入也变得容易，可以在芯片11与基板10的间隙之间直接注入底部填充胶12，相比现有技术，大大提高了底部填充胶12的填充速度。
就步骤S4的填充底部填充胶12的方法而言，在一实施例中，如图5-7所示，可以在底部填充胶12完全充满芯片11与基板10之间的间隙后，再向芯片11施加自下而上的压力，使得芯片11推动键合点102朝着背离芯片11的方向活动，芯片11与基板10之间的间距缩小，键合点102逐渐缩回孔槽101。由于芯片11与基板10之间的间距缩小以及键合点102缩回孔槽101，一部分底部填充胶12会随之进入孔槽101，实现对键合点102的塑封。当键合点102被限制在孔槽101内的一端完全与基板10接触时，芯片11与基板10之间的间距最小，然后将漫出芯片11外的多余底部填充胶12清除，再将底部填充胶12进行固化处理。
当然，步骤S4的填充底部填充胶12的方法也可采用另一实施例，如图8-10所示：待残余助溶剂清理完后，保持基板10与芯片11之间的最大间距，在芯片11设置有凸点111的一面注入底部填充胶12，直至在芯片11上形成均匀的第一胶层；然后继续在第一胶层上注入底部填充胶12，并同时向芯片11施加自下而上的压力，使得基板10上的键合点102朝背离芯片11的方向活动，以缩小基板10与芯片11之间的间距。在此实施例中，虽然缩小了基板10与芯片11之间的间距，但由于第一胶层仍然为液态，此时继续在第一胶层上注入底部填充胶12，基于液态的第一胶层的引流作用（可以理解为液态分子之间的吸引力），新注入的底部填充胶12会快速叠加在第一胶层上，相比现有底部填充胶12基于毛细现象的流动速率大大提升，缩短了填充时间，同时也提升了底部填充胶12在芯片11与基板10之间的填充均匀性。与前述实施例不同的是，当键合点102被限制在孔槽101内的一端完全与基板10接触时，即芯片11与基板10之间的间距最小时，如图8所示，此时底部填充胶12也刚好充满芯片11与基板10之间的间距，不会有多余的底部填充胶12漫出，减少了多余底部填充胶12的清除步骤。
在本发明实施例中，步骤S4中的直至键合点102被限制在孔槽101内的一端完全与基板10接触，再将底部填充胶12进行固化处理的具体步骤可以为：保持向芯片11施加自下而上的压力，使得键合点102被限制在孔槽101内的一端保持完全与基板10接触，同时将充满有底部填充胶12的芯片11与基板10进行加热处理，直至底部填充胶12完全固化。当底部填充胶12进行固化处理后，基板10与芯片11之间的间距被固定，可以保证键合点102与基板10的接触效果或者说接触稳定性。
在本发明一实施例中，如附图3-10所示，基板10背离键合点102的板面还设置有与孔槽101一一对应的多组透气孔103，每组透气孔103与相应的孔槽101相通。基于透气孔103的设置，在向芯片11施加自下而上的压力时候，有利于排出底部填充胶12中的空气，以减少底部填充胶12固化后形成的空穴。可选的每组透气孔103优选为多个透气孔103，多个透气孔103间隔分布且都与对应的孔槽101相通。
在本发明一实施例中，如图4-10所示，第二通道1012的内壁还设置有第一弧形凹面1013，键合点102被限制在第二通道1012内的一端具有凸面1021；当键合点102被限制在第二通道1012内的一端完全与基板10接触时，凸面1021与第一弧形凹面1013匹配。第一弧形凹面1013和凸面1021的设计，可以有效保证键合点102被限制在孔槽101内的一端与基板10接触的紧密性。
现有的凸点111用于与键合点102接触的一面一般为圆弧形，而现有的键合点102用于与凸点111接触的一面为平面，当凸点111与键合点102焊接时，则容易导致焊点（可理解为焊球）溢出，对于凸点111设置较近的芯片11而言，当相邻的焊点都发生溢出时，则容易出现溢出接触，导致芯片11短路失效。在本发明一实施例中，如附图4-10所示，每个键合点102用于与凸点111接触的一端设置有第二弧形凹面1022，且第二弧形凹面1022可完全容纳凸点111。第二弧形凹面1022的设计能够扩大键合点102的容纳空间，焊接时，键合点102的第二弧形凹面1022能够对凸点111形成包裹效果，能够有效降低焊点溢出的可能性。
基于同一发明构思，本发明实施例还公开了一种封装结构，采用如本发明实施例的芯片11封装方法封装而成，包括：
带有多个键合点102的基板10和带有多个凸点111的芯片11；
基板10上设置有与键合点102一一对应的孔槽101，键合点102的一端被限制在孔槽101内且与基板10接触，键合点102的另一端与芯片11上相应的凸点111互联形成焊点；
芯片11与基板10之间的间隙填充有固化的底部填充胶12。
在本发明实施例中，封装后的结构如附图7或附图10所示，该封装结构中，底部填充胶12在芯片11与基板10之间的间隙都较为均匀，其具有较高的弹性模量、较低的吸湿性和良好的吸附性，使得芯片11、底部填充胶12、基板10以及所有焊点中的热应力都得到重新分布，不再集中于外圈焊点，使焊点疲劳寿命显著提髙。
在本发明一实施例中，基板10背离键合点102的板面还设置有与孔槽101一一对应的多组透气孔103，每组透气孔103与相应的孔槽101相通。因本发明实施例透气孔103的设置，在封装结构的使用过程中，芯片11所产生的热量可有效通过焊接后的凸点111、键合点102从该透气孔103散热。该封装结构特别适用于对封装厚度要求不高（即基板厚度可以允许厚点）且散热要求较高的功率芯片。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明，本说明书内容不应理解为对本发明的限制。同时，对于本领域的一般技术人员，依据本发明，在具体实施方式及应用范围上均会有不同形式的改变之处，这里无需也无法对所有的实施方式予以穷举，而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种芯片封装方法，其特征在于，所述方法包括：
提供一设置有多个孔槽的基板，其中，每个孔槽内容纳有一个键合点，每个键合点可沿垂直于所述基板板面的方向活动，且在活动过程中其一端被限制在所述孔槽内；
在芯片的凸点上涂覆助溶剂，并将所述芯片上的凸点与所述基板的键合点进行对位贴装，通过回流焊工艺使每个凸点与相应键合点焊接形成焊点；
在凸点与键合点形成焊点后，控制所述基板位于所述芯片之上且使所述基板上的键合点朝靠近所述芯片的方向活动，以增大所述基板与所述芯片之间的间距，再清理所述基板与所述芯片之间的残余助溶剂；
待所述残余助溶剂清理完后，在所述芯片设置有所述凸点的一面注入底部填充胶，以使得底部填充胶完全充满所述芯片与所述基板之间的间隙，并向所述芯片施加自下而上的压力，使得所述基板上的键合点朝背离所述芯片的方向活动，以缩小所述基板与所述芯片之间的间距，直至所述键合点被限制在所述孔槽内的一端完全与所述基板接触，再将所述底部填充胶进行固化处理。
2.根据权利要求1所述的芯片封装方法，其特征在于，
直至所述键合点被限制在所述孔槽内的一端完全与所述基板接触，再将所述底部填充胶进行固化处理的步骤包括：
保持所述键合点被限制在所述孔槽内的一端完全与所述基板接触，同时将充满有底部填充胶的所述芯片与所述基板进行加热处理，直至所述底部填充胶完全固化。
3.根据权利要求1所述的芯片封装方法，其特征在于，
待所述残余助溶剂清理完后，在所述芯片设置有所述凸点的一面注入底部填充胶，以使得底部填充胶完全充满所述芯片与所述基板之间的间隙，并向所述芯片施加自下而上的压力，使得所述基板上的键合点朝背离所述芯片的方向活动，以缩小所述基板与所述芯片之间的间距的步骤包括：
待所述残余助溶剂清理完后，保持所述基板与所述芯片之间的最大间距，在所述芯片设置有所述凸点的一面注入底部填充胶，直至在所述芯片上形成均匀的第一胶层；
继续在所述第一胶层上注入底部填充胶，并同时向所述芯片施加自下而上的压力，使得所述基板上的键合点朝背离所述芯片的方向活动，以缩小所述基板与所述芯片之间的间距。
4.根据权利要求1所述的芯片封装方法，其特征在于，
所述孔槽包括相通的第一通道和第二通道，其中，所述第一通道的开口位于所述基板的一板面上，所述第二通道的内径大于所述第一通道的内径；
所述键合点的一端外径大于所述第一通道的内径且小于所述第二通道内径，以被限制在所述第二通道内。
5.根据权利要求1或4所述的芯片封装方法，其特征在于，
其中，所述基板背离所述键合点的板面还设置有与所述孔槽一一对应的多组透气孔，每组透气孔与相应的孔槽相通。
6.根据权利要求4所述的芯片封装方法，其特征在于，
其中，所述第二通道的内壁还设置有第一弧形凹面，所述键合点被限制在所述第二通道内的一端具有凸面；
当所述键合点被限制在所述第二通道内的一端完全与所述基板接触时，所述凸面与所述第一弧形凹面匹配。
7.根据权利要求1所述的芯片封装方法，其特征在于，
每个键合点用于与凸点接触的一端设置有第二弧形凹面，且所述第二弧形凹面可完全容纳凸点。
8.根据权利要求1所述的芯片封装方法，其特征在于，
清理所述基板与所述芯片之间的残余助溶剂之后，所述方法还包括：
对所述基板与所述芯片进行烘烤。
9.一种封装结构，其特征在于，采用如权利要求1-8任一项所述的芯片封装方法封装而成，包括：
带有多个键合点的基板和带有多个凸点的芯片；
所述基板上设置有与所述键合点一一对应的孔槽，所述键合点的一端被限制在所述孔槽内且与所述基板接触，所述键合点的另一端与所述芯片上相应的凸点互联形成焊点；
所述芯片与所述基板之间的间隙填充有固化的底部填充胶。
10.根据权利要求9所述的封装结构，其特征在于，其中，所述基板背离所述键合点的板面还设置有与所述孔槽一一对应的多组透气孔，每组透气孔与相应的孔槽相通。
CN202311241552.7A 2023-09-25 2023-09-25 一种芯片封装方法和封装结构 Active CN116994962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311241552.7A CN116994962B (zh) 2023-09-25 2023-09-25 一种芯片封装方法和封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311241552.7A CN116994962B (zh) 2023-09-25 2023-09-25 一种芯片封装方法和封装结构

Publications (2)

Publication Number Publication Date
CN116994962A CN116994962A (zh) 2023-11-03
CN116994962B true CN116994962B (zh) 2023-11-28

Family

ID=88534098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311241552.7A Active CN116994962B (zh) 2023-09-25 2023-09-25 一种芯片封装方法和封装结构

Country Status (1)

Country Link
CN (1) CN116994962B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282656A (ja) * 2002-03-22 2003-10-03 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR20120098096A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 집적회로
CN104157605A (zh) * 2014-08-23 2014-11-19 中国电子科技集团公司第五十八研究所 凸点互连焊接方法
CN105374777A (zh) * 2014-08-20 2016-03-02 三星电机株式会社 倒装芯片封装件及其制造方法
CN113130336A (zh) * 2021-04-16 2021-07-16 中国电子科技集团公司第二十四研究所 一种基板预植Au凸点的倒装焊工艺方法
CN116741648A (zh) * 2023-08-11 2023-09-12 四川遂宁市利普芯微电子有限公司 一种倒装芯片封装方法及倒装芯片封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3851916A1 (en) * 2020-01-17 2021-07-21 ASML Netherlands B.V. Suction clamp, object handler, stage apparatus and lithographic apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282656A (ja) * 2002-03-22 2003-10-03 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR20120098096A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 집적회로
CN105374777A (zh) * 2014-08-20 2016-03-02 三星电机株式会社 倒装芯片封装件及其制造方法
CN104157605A (zh) * 2014-08-23 2014-11-19 中国电子科技集团公司第五十八研究所 凸点互连焊接方法
CN113130336A (zh) * 2021-04-16 2021-07-16 中国电子科技集团公司第二十四研究所 一种基板预植Au凸点的倒装焊工艺方法
CN116741648A (zh) * 2023-08-11 2023-09-12 四川遂宁市利普芯微电子有限公司 一种倒装芯片封装方法及倒装芯片封装结构

Also Published As

Publication number Publication date
CN116994962A (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
US5834340A (en) Plastic molded semiconductor package and method of manufacturing the same
US6732913B2 (en) Method for forming a wafer level chip scale package, and package formed thereby
US8117982B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
US20070075423A1 (en) Semiconductor element with conductive bumps and fabrication method thereof
US7208410B2 (en) Methods relating to forming interconnects
KR101008891B1 (ko) 배선 기판, 전자 부품의 실장 구조 및 반도체 장치
JPWO2019124024A1 (ja) 半導体パッケージおよびその製造方法
KR100452252B1 (ko) 반도체 장치 및 그 제조방법
CN116741648B (zh) 一种倒装芯片封装方法及倒装芯片封装结构
US7919356B2 (en) Method and structure to reduce cracking in flip chip underfill
US20070224729A1 (en) Method for manufacturing a flip-chip package, substrate for manufacturing and flip-chip assembly
JP2003234362A (ja) 半導体装置
CN116994962B (zh) 一种芯片封装方法和封装结构
US7638867B2 (en) Microelectronic package having solder-filled through-vias
JP3857574B2 (ja) 半導体装置及びその製造方法
KR100400496B1 (ko) 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드
US20230197666A1 (en) Chip packaging structure and method for preparing the same, and method for packaging semiconductor structure
KR100379678B1 (ko) 반도체 패키지용 더미에지 패드의 구조
US20230017846A1 (en) Package structure and method for fabricating same
CN117410240A (zh) 一种封装结构及其封装方法
KR20050045628A (ko) 언더필-리스 플립 칩 타입 반도체 패키지
JPH11219976A (ja) 半導体チップ実装方法及び半導体装置
KR19980044706A (ko) 볼 그리드 어레이 패키지의 제조 방법
JP2006310536A (ja) 半導体装置の製造装置およびその製造方法
JP2003332366A (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant