JP2003234362A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003234362A
JP2003234362A JP2002034039A JP2002034039A JP2003234362A JP 2003234362 A JP2003234362 A JP 2003234362A JP 2002034039 A JP2002034039 A JP 2002034039A JP 2002034039 A JP2002034039 A JP 2002034039A JP 2003234362 A JP2003234362 A JP 2003234362A
Authority
JP
Japan
Prior art keywords
solder
substrate
dam
semiconductor device
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002034039A
Other languages
English (en)
Inventor
Katsutoshi Sakakibara
勝利 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2002034039A priority Critical patent/JP2003234362A/ja
Publication of JP2003234362A publication Critical patent/JP2003234362A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

(57)【要約】 【課題】 樹脂の流出を防ぐダムの形成に必要な面積を
減少させ一括形成が可能な半導体装置を実現する。 【解決手段】 フリップチップの実装時にフリップチッ
プと基板の間に樹脂を注入して固化させる半導体装置に
おいて、基板と、この基板上に形成された複数個の半田
バンプと、これらの半田バンプにより基板にボンディン
グされるフリップチップと、基板とフリップチップとの
間に注入され固化する樹脂と、基板上にフリップチップ
の周囲を囲むように形成され基板上への樹脂の流出を堰
き止める半田ダムとを設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップの
実装時にフリップチップと基板の間に樹脂を注入して固
化させる半導体装置に関し、特に基板上への樹脂の流出
を防ぐダムの形成に必要な面積を減少させ、一括形成が
可能な半導体装置に関する。
【０００２】
【従来の技術】従来のフリップチップを実装する半導体
装置では、温度サイクル試験での信頼性を向上させる手
段としてフリップチップと基板との間にエポキシ等の樹
脂（以下、アンダーフィルと呼ぶ。）を注入して固化さ
せる方法が取られていた。
【０００３】図１１はこのような方法を用いた従来の半
導体装置の一例を示す構成断面図である。図１１におい
て１は基板、２はフリップチップ、３は半田バンプ、４
はアンダーフィルである。
【０００４】基板１とフリップチップ２とは複数の半田
バンプ３によってボンディングされ、基板１とフリップ
チップ２との間であって半田バンプが存在しない部分に
はアンダーフィル４が注入されて固化される。
【０００５】但し、基板１とフリップチップ２との間の
様な狭い隙間にアンダーフィル４を注入する場合には、
アンダーフィル４の粘度を下げる必要性があるものの、
アンダーフィル４の粘度が低くいと図１１中”ＳＫ０
１”に示すように隙間に注入したアンダーフィル４があ
る程度流出してしまう。
【０００６】このため、従来ではアンダーフィル４の流
出を防止するためにフリップチップ２の周囲に樹脂でダ
ムを形成してからアンダーフィル４を注入していた。
【０００７】図１２はこのようなダムを形成した従来の
半導体装置の一例を示す構成断面図である。図１２にお
いて１，２及び３は図１１と同一符号を付してあり、５
及び６はフリップチップ２の周囲に形成されたダム、７
は基板１とフリップチップ２との間に注入されるアンダ
ーフィルである。
【０００８】基板１とフリップチップ２とは複数の半田
バンプ３によってボンディングされると共にダム５及び
６に囲まれ、基板１とフリップチップ２との間であって
半田バンプが存在しない部分にはアンダーフィル７が注
入されて固化される。
【０００９】図１２に示すようにアンダーフィル７の粘
度が低い場合であっても図１２中”ＳＫ１１”に示すよ
うにアンダーフィル７の流出はダム５によって堰き止め
られるので、アンダーフィル７の流出を防止することが
可能になる。
【００１０】
【発明が解決しようとする課題】しかし、図１２に示す
ような従来例ではダム５及び６の形成に際しては、細い
ニードルから樹脂（アンダーフィル７）を絞り出しなが
らフリップチップ２の周囲を描画しているため、ダムを
形成する樹脂自体が広がることを考慮する必要になり、
ダムを形成する樹脂の広がりを考慮するためのスペース
を確保しなければならないと言った問題点があった。
【００１１】また、細いニードルから樹脂（アンダーフ
ィル７）を絞り出しながらフリップチップ２の周囲を描
画する工程は、半導体装置の製造工程において別工程と
せざるを得ずコストアップの要因となってしまうと言っ
た問題点があった。従って本発明が解決しようとする課
題は、樹脂の流出を防ぐダムの形成に必要な面積を減少
させ一括形成が可能な半導体装置を実現することにあ
る。
【００１２】
【課題を解決するための手段】このような課題を達成す
るために、本発明のうち請求項１記載の発明は、フリッ
プチップの実装時にフリップチップと基板の間に樹脂を
注入して固化させる半導体装置において、前記基板と、
この基板上に形成された複数個の半田バンプと、これら
の半田バンプにより前記基板にボンディングされるフリ
ップチップと、前記基板と前記フリップチップとの間に
注入され固化する樹脂と、前記基板上に前記フリップチ
ップの周囲を囲むように形成され前記基板上への前記樹
脂の流出を堰き止める半田ダムとを備えたことにより、
樹脂の流出を防ぐダムの形成に必要な面積を減少させる
ことが可能になる。また、半田バンプの形成の工程と同
じ工程で半田ダムを形成することができるので、コスト
アップの要因を排除することが可能になる。
【００１３】請求項２記載の発明は、請求項１記載の発
明である半導体装置において、前記基板が、半導体チッ
プであることにより、樹脂の流出を防ぐダムの形成に必
要な面積を減少させることが可能になる。また、半田バ
ンプの形成の工程と同じ工程で半田ダムを形成すること
ができるので、コストアップの要因を排除することが可
能になる。
【００１４】請求項３記載の発明は、請求項２記載の発
明である半導体装置において、前記半導体チップが、受
光部を有する光半導体チップであることにより、樹脂の
流出を防ぐダムの形成に必要な面積を減少させることが
可能になる。また、半田バンプの形成の工程と同じ工程
で半田ダムを形成することができるので、コストアップ
の要因を排除することが可能になる。
【００１５】請求項４記載の発明は、請求項２記載の発
明である半導体装置において、前記半導体チップが、発
光部を有する光半導体チップであることにより、樹脂の
流出を防ぐダムの形成に必要な面積を減少させることが
可能になる。また、半田バンプの形成の工程と同じ工程
で半田ダムを形成することができるので、コストアップ
の要因を排除することが可能になる。
【００１６】請求項５記載の発明は、請求項１若しくは
請求項２記載の発明である半導体装置において、前記半
田ダムが、半田蒸着により前記基板上に形成されたこと
により、樹脂の流出を防ぐダムの形成に必要な面積を減
少させることが可能になる。また、半田バンプの形成の
工程と同じ工程で半田ダムを形成することができるの
で、コストアップの要因を排除することが可能になる。
【００１７】請求項６記載の発明は、請求項１若しくは
請求項２記載の発明である半導体装置において、前記半
田ダムが、半田線ボンディング法により前記基板上に形
成されたことにより、樹脂の流出を防ぐダムの形成に必
要な面積を減少させることが可能になる。また、半田バ
ンプの形成の工程と同じ工程で半田ダムを形成すること
ができるので、コストアップの要因を排除することが可
能になる。
【００１８】請求項７記載の発明は、請求項１若しくは
請求項２記載の発明である半導体装置において、前記半
田ダムが、半田打ち抜き法により前記基板上に形成され
たことにより、樹脂の流出を防ぐダムの形成に必要な面
積を減少させることが可能になる。また、半田バンプの
形成の工程と同じ工程で半田ダムを形成することができ
るので、コストアップの要因を排除することが可能にな
る。
【００１９】請求項８記載の発明は、請求項１若しくは
請求項２記載の発明である半導体装置において、前記半
田ダムが、半田ディップ層に浸して半田を付ける方法に
より前記基板上に形成されたことにより、樹脂の流出を
防ぐダムの形成に必要な面積を減少させることが可能に
なる。また、半田バンプの形成の工程と同じ工程で半田
ダムを形成することができるので、コストアップの要因
を排除することが可能になる。
【００２０】
【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１及び図２は本発明に係る半導体装置の一
実施例を示す構成断面図及び構成平面図である。図１及
び図２において８は基板に相当するフォトダイオードア
レイ等の光半導体チップ、９はフリップチップである半
導体チップ、１０は複数個の半田バンプ、１１は基板に
相当する光半導体チップ８上のフリップチップ９の周囲
を囲むように形成される半田ダム、１２はアンダーフィ
ルである。また、図２において１３は光半導体チップ上
に形成されたフォトダイオード列で構成される受光部で
ある。
【００２１】光半導体チップ８とフリップチップである
半導体チップ９とは複数個の半田バンプ１０によってボ
ンディングされると共に半田ダム１１に囲まれ、光半導
体チップ８と半導体チップ９との間であって半田バンプ
１０が存在しない部分にはアンダーフィル１２が注入さ
れて固化される。また、光半導体チップ８の上には図２
に示すように受光部１３が形成される。
【００２２】また、このような半導体装置の製造方法を
図３、図４、図５、図６、図７、図８、図９及び図１０
を用いて説明する。図３〜図１０は本発明に係る半導体
装置の製造工程の一例を示す説明図である。
【００２３】図３に示す第１の工程において、光半導体
チップとなる基板１４の表面上の一部に光半導体チップ
の受光部となるｐ型層１５を形成する。
【００２４】図４に示す第２の工程において、半導体基
板１４の表面上に反射防止層１６を形成する。
【００２５】図５に示す第３の工程において、反射防止
層１６上にフォトダイオードのｐ型電極１７を形成し、
半導体基板１４の裏面にフォトダイオードのｎ型電極１
８を形成する。
【００２６】図６に示す第４の工程において、反射防止
層１６及びｐ型電極１７上であって半導体チップがボン
ディングされる部分にはポリイミドやＳｉＯ２ 等の絶
縁物である配線保護膜１９及び２０が形成される。
【００２７】図７に示す第５の工程において、半田ダム
を形成する部分にダム形成用金属薄膜２１及び２２を形
成する。例えば、半導体基板１４側から”Ｔｉ”、”Ｐ
ｔ”及び”Ａｕ”の順番で順次金属薄膜を形成してダム
形成用金属薄膜２１及び２２を形成する。
【００２８】図８に示す第６の工程において、ダム形成
用金属薄膜２１及び２２上に半田ダムを形成するための
半田バンプ２３及び２５を、フリップチップである半導
体チップをボンディングするための半田バンプ２４をｐ
型電極１７上にそれぞれ半田蒸着すると共にリフローす
る。
【００２９】例えば、半田蒸着の方法としては電子ビー
ム加熱によるＰｂ／Ｓｎの蒸着等によって行うことがで
きる。
【００３０】図９に示す第７の工程において、フリップ
チップである半導体チップ２６を半田バンプ２４等によ
って基板１４にボンディングする。
【００３１】最後に、図１０に示す第８の工程におい
て、アンダーフィル２７を半導体チップ２６と基板１４
との間に注入し固化させる。
【００３２】この結果、基板に相当する光半導体チップ
上であってボンディングするフリップチップの周囲に半
田ダムを形成することにより、光半導体チップとフリッ
プチップとの間に注入されたアンダーフィルはフリップ
チップの周囲を囲んだ半田ダムによって堰き止められ
て、受光部等への流出を防止することが可能になる。
【００３３】また、半田ダムの幅に関しては、半田ダム
の形成方法によって正確に制御できるので、従来例のよ
うにダムを形成する樹脂の広がりを考慮することが不要
になり、樹脂の流出を防ぐダムの形成に必要な面積を減
少させることが可能になる。
【００３４】さらに、フリップチップをボンディングす
るため半田バンプの形成の工程と同じ工程で半田ダムを
形成することができるので、コストアップの要因を排除
することが可能になる。
【００３５】なお、図１に示す実施例では基板に相当す
る光半導体チップ８としてフォトダイオードアレイを例
示しているが、勿論、これに限定される訳ではなく、受
光部にアンダーフィルが流出しては困るようなＣＣＤ
（Charge-Coupled Devices）やＣＭＯＳ（Complementar
y Metal-Oxide Semiconductor）を用いた受光部を有す
る光半導体チップであっても構わない。
【００３６】また、図１に示す実施例では基板に相当す
る光半導体チップ８としてフォトダイオードアレイを例
示しているが、勿論、これに限定される訳ではなく、発
光部にアンダーフィルが流出しては困るようなＬＥＤ
（Light Emitting Diode）アレイや面発光レーザ等の発
光部を有する光半導体チップであっても構わない。
【００３７】また、図１に示す実施例では基板に相当す
る光半導体チップ８としてフォトダイオードアレイを例
示しているが、勿論、光半導体チップに限定される訳で
はなく、特定部分にアンダーフィルが流出しては困るよ
うな半導体チップであっても構わない。
【００３８】また、図１に示す実施例では半田ダムの形
成方法としては半田蒸着を用いているが、勿論、放電ト
ーチによりボール状に形成されたワイヤの先端を所望の
場所に押し付けて超音波振動により接合させるボールボ
ンディング装置にワイヤに代わりに半田線を用い、所望
の場所に半田を付ける半田線ボンディング法を用いても
構わない。
【００３９】また、図１に示す実施例では半田ダムの形
成方法としては半田蒸着を用いているが、勿論、半田シ
ートを用意して打ち抜き形によって半田ダムを形成する
部分に半田を打ち抜いて付ける半田打ち抜き法を用いて
も構わない。
【００４０】また、図１に示す実施例では半田ダムの形
成方法としては半田蒸着を用いているが、勿論、半田ダ
ムを形成する部分の金属面を露出させ（他の部分はマス
キング等する。）半田ディップ層に浸して半田を付ける
半田ディップ層に浸す方法を用いても構わない。
【００４１】また、図１に示す実施例では半田ダムの形
状をボンディングするフリップチップの周囲を囲むよう
に方形に配置しているが、半田ダムの形状は特に限定さ
れるものではく、アンダーフィルが流出しては困る部分
への流出を防止する形状であれば円形、多角形等であっ
ても構わない。
【００４２】また、図１に示す実施例では半田ダムをボ
ンディングするフリップチップの周囲を全て囲むように
配置しているが、基板上であってアンダーフィルが流出
しても問題が無い方向については、半田ダムを形成しな
くても構わない。
【００４３】また、図１に示す実施例では半田ダムをボ
ンディングするフリップチップの周囲から均等な距離に
配置しているが、ボンディングするフリップチップから
半田ダム迄の距離はアンダーフィルが流出しては困る部
分への流出を防止可能な距離であれば良い。
【００４４】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１，２，
３，４，５，６，７及び請求項８の発明によれば、基板
上であってボンディングするフリップチップの周囲に半
田ダムを形成することにより、樹脂の流出を防ぐダムの
形成に必要な面積を減少させることが可能になる。ま
た、フリップチップをボンディングするため半田バンプ
の形成の工程と同じ工程で半田ダムを形成することがで
きるので、コストアップの要因を排除することが可能に
なる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施例を示す構成
断面図である。
【図２】本発明に係る半導体装置の一実施例を示す構成
平面図である。
【図３】本発明に係る半導体装置の製造工程の一例を示
す説明図である。
【図４】本発明に係る半導体装置の製造工程の一例を示
す説明図である。
【図５】本発明に係る半導体装置の製造工程の一例を示
す説明図である。
【図６】本発明に係る半導体装置の製造工程の一例を示
す説明図である。
【図７】本発明に係る半導体装置の製造工程の一例を示
す説明図である。
【図８】本発明に係る半導体装置の製造工程の一例を示
す説明図である。
【図９】本発明に係る半導体装置の製造工程の一例を示
す説明図である。
【図１０】本発明に係る半導体装置の製造工程の一例を
示す説明図である。
【図１１】従来の半導体装置の一例を示す構成断面図で
ある。
【図１２】ダムを形成した従来の半導体装置の一例を示
す構成断面図である。
【符号の説明】
１，１４ 基板 ２ フリップチップ ３，１０，２３，２４，２５ 半田バンプ ４，７，１２，２７ アンダーフィル ５，６ ダム ８ 光半導体チップ ９，２６ 半導体チップ １１ 半田ダム １３ 受光部 １５ ｐ型層 １６ 反射防止層 １７ ｐ型電極 １８ ｎ型電極 １９，２０ 配線保護膜 ２１，２２ ダム形成用金属薄膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】フリップチップの実装時にフリップチップ
    と基板の間に樹脂を注入して固化させる半導体装置にお
    いて、 前記基板と、 この基板上に形成された複数個の半田バンプと、 これらの半田バンプにより前記基板にボンディングされ
    るフリップチップと、 前記基板と前記フリップチップとの間に注入され固化す
    る樹脂と、 前記基板上に前記フリップチップの周囲を囲むように形
    成され前記基板上への前記樹脂の流出を堰き止める半田
    ダムとを備えたことを特徴とする半導体装置。
  2. 【請求項２】前記基板が、 半導体チップであることを特徴とする請求項１記載の半
    導体装置。
  3. 【請求項３】前記半導体チップが、 受光部を有する光半導体チップであることを特徴とする
    請求項２記載の半導体装置。
  4. 【請求項４】前記半導体チップが、 発光部を有する光半導体チップであることを特徴とする
    請求項２記載の半導体装置。
  5. 【請求項５】前記半田ダムが、 半田蒸着により前記基板上に形成されたことを特徴とす
    る請求項１若しくは請求項２記載の半導体装置。
  6. 【請求項６】前記半田ダムが、 半田線ボンディング法により前記基板上に形成されたこ
    とを特徴とする請求項１若しくは請求項２記載の半導体
    装置。
  7. 【請求項７】前記半田ダムが、 半田打ち抜き法により前記基板上に形成されたことを特
    徴とする請求項１若しくは請求項２記載の半導体装置。
  8. 【請求項８】前記半田ダムが、 半田ディップ層に浸して半田を付ける方法により前記基
    板上に形成されたことを特徴とする請求項１若しくは請
    求項２記載の半導体装置。
JP2002034039A 2002-02-12 2002-02-12 半導体装置 Withdrawn JP2003234362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002034039A JP2003234362A (ja) 2002-02-12 2002-02-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002034039A JP2003234362A (ja) 2002-02-12 2002-02-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2003234362A true JP2003234362A (ja) 2003-08-22

Family

ID=27776658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002034039A Withdrawn JP2003234362A (ja) 2002-02-12 2002-02-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2003234362A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013444A (ja) * 2005-06-29 2007-01-18 Daishinku Corp 圧電振動デバイス及びその製造方法
JP2007157963A (ja) * 2005-12-05 2007-06-21 Sony Corp 半導体装置の製造方法及び半導体装置
JP2007250859A (ja) * 2006-03-16 2007-09-27 Nec Saitama Ltd 電子部品の配置構造及び配置方法
CN100399560C (zh) * 2004-08-20 2008-07-02 国际商业机器公司 集成电路结构及其形成方法
US7569419B2 (en) 2006-09-29 2009-08-04 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device that includes mounting chip on board and sealing with two resins
JP2010050481A (ja) * 2009-11-04 2010-03-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2010067850A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 回路装置
JP2010251408A (ja) * 2009-04-13 2010-11-04 Elpida Memory Inc 半導体装置及びその製造方法並びに電子装置
JP2012054353A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置
JP2012114176A (ja) * 2010-11-24 2012-06-14 Citizen Electronics Co Ltd 発光装置
US8541891B2 (en) 2007-03-30 2013-09-24 Lapis Semiconductor Co., Ltd. Semiconductor device
EP2733729A2 (en) 2012-11-19 2014-05-21 J-Devices Corporation Semiconductor device and method for producing the same
JP2015023163A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法。
KR20170057229A (ko) 2014-09-11 2017-05-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치, 전자 기기 및 반도체 장치
WO2018074581A1 (ja) * 2016-10-21 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 電子基板、および電子装置
CN110610870A (zh) * 2018-06-14 2019-12-24 通富微电子股份有限公司 倒装方法
JP2020088185A (ja) * 2018-11-27 2020-06-04 アール・ビー・コントロールズ株式会社 プリント配線基板
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399560C (zh) * 2004-08-20 2008-07-02 国际商业机器公司 集成电路结构及其形成方法
JP2007013444A (ja) * 2005-06-29 2007-01-18 Daishinku Corp 圧電振動デバイス及びその製造方法
JP2007157963A (ja) * 2005-12-05 2007-06-21 Sony Corp 半導体装置の製造方法及び半導体装置
JP2007250859A (ja) * 2006-03-16 2007-09-27 Nec Saitama Ltd 電子部品の配置構造及び配置方法
JP4735352B2 (ja) * 2006-03-16 2011-07-27 日本電気株式会社 電子部品の配置構造及び配置方法
US7569419B2 (en) 2006-09-29 2009-08-04 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device that includes mounting chip on board and sealing with two resins
US8541891B2 (en) 2007-03-30 2013-09-24 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2010067850A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 回路装置
JP2010251408A (ja) * 2009-04-13 2010-11-04 Elpida Memory Inc 半導体装置及びその製造方法並びに電子装置
JP2010050481A (ja) * 2009-11-04 2010-03-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2012054353A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置
JP2012114176A (ja) * 2010-11-24 2012-06-14 Citizen Electronics Co Ltd 発光装置
EP2733729A2 (en) 2012-11-19 2014-05-21 J-Devices Corporation Semiconductor device and method for producing the same
US9093393B2 (en) 2012-11-19 2015-07-28 J-Devices Corporation Semiconductor device and method for producing the same
JP2015023163A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法。
KR20170057229A (ko) 2014-09-11 2017-05-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치, 전자 기기 및 반도체 장치
US9997552B2 (en) 2014-09-11 2018-06-12 Sony Semiconductor Solutions Corporation Solid-state imaging device, imaging apparatus, electronic apparatus, and semiconductor device
WO2018074581A1 (ja) * 2016-10-21 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 電子基板、および電子装置
JPWO2018074581A1 (ja) * 2016-10-21 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 電子基板、および電子装置
US10910289B2 (en) 2016-10-21 2021-02-02 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
CN110610870A (zh) * 2018-06-14 2019-12-24 通富微电子股份有限公司 倒装方法
JP2020088185A (ja) * 2018-11-27 2020-06-04 アール・ビー・コントロールズ株式会社 プリント配線基板

Similar Documents

Publication Publication Date Title
JP2003234362A (ja) 半導体装置
US6291264B1 (en) Flip-chip package structure and method of fabricating the same
KR100446290B1 (ko) 댐을 포함하는 반도체 패키지 및 그 제조방법
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US20020063319A1 (en) Direct-downset flip-chip package assembly and method of fabricating the same
JP4415717B2 (ja) 半導体装置及びその製造方法
TWI470707B (zh) 佈線板及電子元件之安裝結構
TWI525719B (zh) Manufacturing method of semiconductor device
TW200830442A (en) Non-pull back pad package with an additional solder standoff
JP2003007766A (ja) 半導体電子部品
JP4760361B2 (ja) 半導体装置
CN103400812A (zh) 一种底填料填充的fcqfn封装件及其制作工艺
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
JP2004349399A (ja) 部品実装基板
WO2004114402A1 (ja) 配線基板およびその製造方法、並びに配線基板への半導体チップの実装構造
JP2007103733A (ja) 基板およびそれを用いた半導体装置
JP2007243106A (ja) 半導体パッケージ構造
JP2014123752A (ja) タイトピッチのフリップチップ集積回路のパッケージを作る方法
JP3857574B2 (ja) 半導体装置及びその製造方法
JP4248441B2 (ja) 超音波フリップチップ実装方法
JP2007258448A (ja) 半導体装置
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JPH11168116A (ja) 半導体チップ用電極バンプ
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
KR100693207B1 (ko) 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040622

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040706

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040831