JP2014123752A - タイトピッチのフリップチップ集積回路のパッケージを作る方法 - Google Patents

タイトピッチのフリップチップ集積回路のパッケージを作る方法 Download PDF

Info

Publication number
JP2014123752A
JP2014123752A JP2014010331A JP2014010331A JP2014123752A JP 2014123752 A JP2014123752 A JP 2014123752A JP 2014010331 A JP2014010331 A JP 2014010331A JP 2014010331 A JP2014010331 A JP 2014010331A JP 2014123752 A JP2014123752 A JP 2014123752A
Authority
JP
Japan
Prior art keywords
package substrate
die
solder paste
reflowing
conductive bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014010331A
Other languages
English (en)
Inventor
james healy Christopher
クリストファー・ジェームズ・ヒーリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014123752A publication Critical patent/JP2014123752A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7901—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8102—Applying permanent coating to the bump connector in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】タイトピッチのフリップチップ集積回路のパッケージを作る方法を提供する。
【解決手段】パッケージ基板にダイを取り付けるためのフリップチップパッケージング方法であって、その方法が、ダイをはんだペーストに浸すステップ；パッケージ基板上にダイを配置するステップ；及びパッケージ基板にダイを取り付けるためにはんだペーストをリフローするステップ；を含む。前記ダイが導電バンプを有し、前記ダイを前記はんだペーストに浸すステップが、前記導電バンプを前記はんだペーストに浸すステップを含む。前記パッケージ基板がパッドを有し、前記パッケージ基板に前記ダイを取り付けるために前記はんだペーストをリフローするステップが、前記導電バンプを前記パッドにはんだ付けするステップを含む。他の実施形態が記載され、且つ請求される。
【選択図】図２

Description

本発明は、集積回路のパッケージングに関し、より具体的にはフリップチップ集積回路パッケージに関する。
集積回路がパッケージ化されたフリップチップ、或いは簡単に、略して“フリップチップ”では、集積回路を含むダイ（チップ）は、そのアクティブサイドをパッケージ基板に面して有する。フリップチッププロセス、また正式には圧壊制御方式チップ接続（the Controlled Collapse Chip Connection、Ｃ４）と呼ばれる蒸発のバンププロセスでは、導電バンプが形成され、アクティブサイド上のパッドにはんだ付けされる。次いで、はんだバンプを有するダイは、多層有機パッケージ基板上の適合した接着パッドの上に、表を下にして配置される。そのアセンブリはリフローされ、集積回路のアクティブサイドとパッケージ基板との間の電気的接続を提供するために、導電バンプがパッケージ基板上のパッドにはんだ付けされる。この電気的接続は、いわゆるレベル１相互接続の一部を形成する。導電バンプはまた、ダイとパッケージ基板との間の荷重支持リンクを提供する。通常、導電バンプははんだを含む。
ダイが基板に取り付けられた後、エポキシ樹脂（又はアンダーフィル）が通常ダイとパッケージ基板との間の界面に付けられ、ダイとパッケージ基板との間の熱膨張率（ＣＴＥ）の差異を相殺する手助けをし、且つ水分がダイ表面に達するのを防ぐ。フリップチップはまた、更なる保護のために液状エポキシで覆われ得る。
図１は、パッケージ基板にフリップチップダイ上の導電バンプを取り付け、且つはんだ付けする３ステップを含むプロセスを簡素化して示し、そのステップは“Ａ”、“Ｂ”及び“Ｃ”のように連続的な順番でラベル表示される。ステップＡでは、ツール１０４に保持されたダイ１０２をフラックス樹脂１０６に浸す。矢印１０８は絵を用いてこのディッピングプロセスを表しており、導電バンプ１１０はフラックス樹脂１０６に浸され、次いで引き出される。ステップＢにおいて、数字ラベル１１２は、はんだで湿潤した導電バンプ１１０を示す。矢印１１４は絵を用いて、パッケージ基板１１６上にダイ１０２が配置されるところを表す。ステップＣでは、波線１１８は絵を用いて、リフローによるはんだの接合を引き起こすために熱が加えられているところを表しており、それによって導電バンプ１１０はパッケージ基板１１６上のパッド（図示せず）にはんだ付けされる。
米国特許第６０６２４６０号明細書 米国特許出願公開第２００７／２２２０５３号明細書
入力及び出力パッドの数がより多くなり、それに対応して導電バンプの数が増加するにつれて、集積回路はより複雑になるため、導電バンプのピッチは増えると期待される。しかし、リフロー及び図１に示したような取り付けプロセスを用いる、よりタイトなピッチとともに生じ得る幾つかの問題には、ほんの数例を挙げると、より低い収率につながる開口又はショート、導電バンプ上のはんだの乏しい湿潤性、及び時間とともに不足し得る導電バンプとパッドとの間の電気的接続がある。ダイ及びパッケージ基板のゆがみは、これらの問題の発生可能性を増加し得る。
タイトピッチのフリップチップ集積回路において良い収率及び信頼性をもたらす、ダイをパッケージ基板に取り付ける低コスト製造プロセスは有用である。
一実施形態では、ダイがはんだペーストに浸され、パッケージ基板上に配置され、次いでパッケージ基板にダイを取り付けるために、はんだペーストがリフローされる。
別の実施形態では、パッケージ基板にダイを取り付けるために、はんだペーストがパッケージ基板に付けられ、はんだペーストをリフローする前に、ダイがパッケージ基板上に配置され、次いでパッケージ基板にダイを取り付けるために、はんだペーストがリフローされる。
別の実施形態では、パッケージ基板にダイを取り付けるために、はんだペーストがパッケージ基板上のパッド上に分注され、はんだペーストをリフローする前に、ダイがパッケージ基板上に配置され、次いでパッケージ基板にダイを取り付けるために、はんだペーストがリフローされる。
フリップチップ製造の従来のプロセスを示す図である。 一実施形態による、ダイ上の導電バンプをパッケージ基板上のパッドに取り付け、且つはんだ付けするプロセスを示す図である。 別の実施形態による、ダイ上の導電バンプをパッケージ基板上のパッドに取り付け、且つはんだ付けするプロセスを示す図である。 別の実施形態による、ダイ上の導電バンプをパッケージ基板上のパッドに取り付け、且つはんだ付けするプロセスを示す図である。
以下に続く説明では、“幾つかの実施形態”という用語の範囲は、一つより多い実施形態を意味するように限定されるべきではなく、むしろ一つの実施形態、一つより多い実施形態、又は恐らく全ての実施形態を含み得る。
図２は、一実施形態による、ダイ上の導電バンプをパッケージ基板上のパッドに取り付け、且つはんだ付けするプロセスを示しており、図２は“Ａ”、“Ｂ”、“Ｃ”及び“Ｄ”とラベル表示されたサブ図を有しているが、これらのラベル表示は必ずしも連続的な順番を意味しない。例えば、図２で“Ａ”と示されるプロセスはある実施形態の一部である必要はなく、又は、“Ａ”のプロセスがある実施形態に含まれる場合、そのとき“Ａ”のプロセスは、“Ｂ”とラベル表示されたプロセスの前に必ずしも実施される必要はない。
図２の“Ａ”では、ジェットフラックスプロセスが用いられ、それによってツール２０２がフラックス樹脂２０４をパッケージ基板１１６上に適用する（例えば、噴霧する）。図２の“Ｂ”では、ダイ１０２がはんだペースト２０６に浸され、次いで取り除かれるが、矢印２０８は絵を用いてこのディッピングプロセスを表す。はんだペースト２０６は、例えばフラックス及び微粒子のはんだを組み合わせた物質であり得る。“Ｂ”におけるディッピングプロセスでは、ツール１０４がはんだペースト２０６から導電バンプ１１０を取り除く場合に、導電バンプ１１０間にショートにつながり得る湿潤が存在しないように、導電バンプ１１０の底部をはんだペースト２０６と接触させる。図２のサブ図“Ｃ”は、はんだペースト２０６が導電バンプ１１０の底表面を湿潤している状態を示しており、このように導電バンプ間にショートを引き起こすはんだのブリッジは存在しない。矢印２１２は絵を用いて、パッケージ基板１１６上にダイ１０２を配置するところを表す。
図２の“Ａ”で示されるプロセスが実施される場合、そのときフラックス樹脂２０４はプロセス“Ｃ”において既にパッケージ基板１１６上にあるが、幾つかの実施形態では、フラックス樹脂２０４がプロセス“Ｃ”においてパッケージ基板１１６上に存在しないように、図２において“Ａ”で示されるプロセスが実施されないことがあり得る。幾つかの実施形態では、フラックス樹脂２０４は略５から１５μｍの厚さを有し得る。図２におけるプロセス“Ｃ”が実施される場合、フラックス樹脂２０４の使用ははんだペースト２０６の湿潤性を増大し得る。
図２の“Ｄ”において、波線１１８は、導電バンプ１１０をパッケージ基板１１６上のパッド（図示せず）にはんだ付けし、且つ取り付けるために、はんだペースト２０６をリフローするように熱を加えるところを、絵を用いて表す。
図３は別の実施形態による、ダイ上の導電バンプをパッケージ基板上のパッドに取り付け、且つはんだ付けするプロセスを示す。図３のサブ図は“Ａ”、“Ｂ”、“Ｃ”及び“Ｄ”とラベル表示され、これらのラベルのアルファベット順は連続的な順番を意味する。図３のプロセス“Ａ”では、多数のニードル３０４を備えるツール３０２は、矢印３０６によって絵を用いて表されるように、はんだペースト２０６に浸され、次いで取り除かれる。ニードル３０４はダイ１０２上の導電バンプ１１０と同一のアレイパターンを有する。
図３のプロセス“Ｂ”では、はんだペースト２０６がニードル３０４のチップを湿潤するが、矢印３０８は絵を用いて、パッケージ基板１１６上にはんだペースト２０６を分注するために、パッケージ基板１１６の近くにニードル３０４のチップを配置するところを表す。
図３のプロセス“Ｃ”は、はんだペースト２０６がパッケージ基板１１６上に分注され、導電パッド１１０と同一のピッチではんだペースト２０６の滴を形成するところを示す。矢印３１０は絵を用いて、導電バンプ１１０が対応するはんだペースト２０６の滴と接触するようにパッケージ基板１１６上にダイ１０２を配置するところを表す。
図３のプロセス“Ｄ”では、波線１１８は絵を用いて、はんだペースト２０６をリフローするために熱を加えるところを表すが、それによって導電バンプ１１０はパッケージ基板１１６上のパッド（図示せず）にはんだ付けされる。
図４は別の実施形態による、ダイ上の導電バンプをパッケージ基板上のパッドに取り付け、且つはんだ付けするプロセスを示す。図４におけるサブ図は“Ａ”、“Ｂ”及び“Ｃ”とラベル表示され、これらのラベルのアルファベット順は連続的な順番を意味する。図４のプロセス“Ａ”では、多数のニードル４０４を備えるツール４０２は、パッケージ基板１１６上のパッド４０５上にはんだペースト２０６を分注する。ニードル４０４はそれらのチップに小さな開口を有するため、圧力下では、はんだペースト２０６はこれらの開口を通り抜けて流れ、はんだペースト２０６の滴がパッケージ基板１１６上のパッド４０５上に分注され得る。ツール４０２をパッケージ基板１１６の近くに配置し、はんだペースト２０６を分注し、ツール４０２を遠くへ離すプロセスは、絵を用いて矢印４０６によって表される。ニードル４０４は、ダイ１０２上の導電バンプ１１０と同一のアレイパターンを有する。
図４におけるプロセス“Ｂ”及び“Ｃ”はそれぞれ、図３におけるプロセス“Ｃ”及び“Ｄ”と同一であるため、図３の実施形態の説明の一部は図４に関して繰り返される必要はない。（説明しやすくするために、ここではパッド４０５が図４のプロセス“Ｂ”及び“Ｃ”において示される。）
図２、３及び４においてダイ１０２とパッケージ基板１１６との間の界面にアンダーフィルを適用するような、フリップチップパッケージの技術でよく知られる付加的なプロセスが実施され得るが、説明しやすくするためにこれらの図では示されていない。また、パッド、バンプ下のメタライズ層、及び例えば酸化物表面保護層のような他の保護層がよく知られているが、説明しやすくするためにこれらの図の全て又は幾つかでは示されていない。
以下で請求される本発明の範囲から逸脱せずに、説明された実施形態に対して様々な修正がされ得る。
１０２ ダイ
１０４、２０２、３０２、４０２ ツール
１０６、２０４ フラックス樹脂
１０８、１１４、２０８、２１２、３０６、３０８、３１０、４０６ 矢印
１１０ 導電バンプ
１１２ はんだで湿潤した導電バンプ
１１６ パッケージ基板
１１８ 波線
２０６ はんだペースト
３０４、４０４ ニードル
４０５ パッド

Claims (15)

  1. パッケージ基板にダイを取り付ける方法であって、
    浸漬ダイを形成するために、前記ダイの少なくとも一部をはんだペーストに浸すステップと、
    前記パッケージ基板にフラックス樹脂を適用するステップと、
    前記パッケージ基板上に前記ダイを配置するステップと、
    前記パッケージ基板に前記ダイを取り付けるために前記はんだペーストをリフローするステップと、
    を含み、
    前記フラックス樹脂の厚さは５〜１５μｍである、パッケージ基板にダイを取り付ける方法。
  2. 前記フラックス樹脂が単一の連続層として適用され、パッドが前記パッケージ基板上に配置され、前記ダイが導電バンプを有し、前記フラックス樹脂が前記パッケージ基板上の前記パッドを覆う、請求項１に記載の方法。
  3. 前記はんだペーストをリフローするステップの後に、前記ダイと前記パッケージ基板との間にアンダーフィルを適用するステップをさらに含み、前記パッケージ基板上に前記ダイを配置するステップは、前記フラックス樹脂を適用するステップの後に実施され、前記ダイの少なくとも一部が前記フラックス樹脂上に直接配置され、前記はんだペーストをリフローするステップは、前記パッケージ基板上に前記ダイを配置するステップの後に実施される、請求項２に記載の方法。
  4. 前記パッケージ基板に前記ダイを取り付けるために前記はんだペーストをリフローするステップは、
    前記浸漬ダイに熱を加えるステップであって、前記熱は、前記パッケージ基板上に前記浸漬ダイを配置するステップの後に、前記浸漬ダイに初めに加えられる、ステップと、
    前記導電バンプを前記パッドにはんだ付けするステップと、
    を含む、請求項２に記載の方法。
  5. 前記パッケージ基板に前記ダイを取り付けるために前記はんだペーストをリフローするステップは、前記浸漬ダイに熱を加えるステップを含み、前記熱は、前記パッケージ基板上に前記浸漬ダイを配置するステップの後に、前記浸漬ダイに初めに加えられる、請求項１に記載の方法。
  6. 前記パッケージ基板にフラックス樹脂を適用するステップの後に、前記浸漬ダイが前記パッケージ基板上に配置されるまで追加の材料が前記フラックス樹脂上に堆積されない、請求項１に記載の方法。
  7. パッケージ基板にダイを取り付ける方法であって、
    はんだペーストを前記パッケージ基板に適用するステップと、
    前記パッケージ基板にフラックス樹脂を適用するステップと、
    前記はんだペーストをリフローする前に、前記パッケージ基板上に前記ダイを配置するステップと、
    前記パッケージ基板に前記ダイを取り付けるために前記はんだペーストをリフローするステップと、
    を含み、
    前記フラックス樹脂の厚さは５〜１５μｍである、パッケージ基板にダイを取り付ける方法。
  8. 前記パッケージ基板がパッドを有し、前記はんだペーストを前記パッケージ基板に適用するステップが、前記パッド上にはんだペーストの滴を形成するステップを含む、請求項７に記載の方法。
  9. 前記ダイが導電バンプを有し、前記はんだペーストをリフローする前に、前記パッケージ基板上に前記ダイを配置するステップが、前記導電バンプを前記はんだペーストの滴と接触するように配置するステップを含む、請求項８に記載の方法。
  10. 前記パッケージ基板にフラックス樹脂を適用するステップが、前記パッケージ基板上に前記フラックス樹脂を噴霧するステップを含む、請求項７に記載の方法。
  11. 前記パッケージ基板がパッドを有し、前記はんだペーストを前記パッケージ基板に適用するステップが、前記パッド上に前記はんだペーストの滴を形成するために、ツールの開口を通り抜けて前記はんだペーストを分注するステップを含む、請求項７に記載の方法。
  12. 前記ダイが導電バンプを有し、前記はんだペーストをリフローする前に、前記パッケージ基板上に前記ダイを配置するステップが、前記導電バンプを前記はんだペーストの滴と接触するように配置するステップを含む、請求項１１に記載の方法。
  13. パッケージ基板にダイを取り付ける方法であって、
    はんだペーストを前記パッケージ基板上のパッド上に分注するステップと、
    前記パッケージ基板にフラックス樹脂を適用するステップと、
    前記はんだペーストをリフローする前に、前記パッケージ基板上に前記ダイを配置するステップと、
    前記パッケージ基板に前記ダイを取り付けるために前記はんだペーストをリフローするステップと、
    を含み、
    前記フラックス樹脂の厚さは５〜１５μｍである、パッケージ基板にダイを取り付ける方法。
  14. 前記はんだペーストを前記パッケージ基板上のパッド上に分注するステップが、前記パッド上にはんだペーストの滴を形成するためにツールを前記はんだペーストに浸すステップを含み、前記はんだペーストはフラックスと微粒子のはんだとの組み合わせである、請求項１３に記載の方法。
  15. 前記ダイが導電バンプを有し、前記はんだペーストをリフローする前に、前記パッケージ基板上に前記ダイを配置するステップが、前記導電バンプを前記滴と接触するように配置するステップを含む、請求項１４に記載の方法。
JP2014010331A 2009-06-11 2014-01-23 タイトピッチのフリップチップ集積回路のパッケージを作る方法 Pending JP2014123752A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/482,668 2009-06-11
US12/482,668 US8371497B2 (en) 2009-06-11 2009-06-11 Method for manufacturing tight pitch, flip chip integrated circuit packages

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012515188A Division JP2012529776A (ja) 2009-06-11 2010-06-11 タイトピッチのフリップチップ集積回路のパッケージを作る方法

Publications (1)

Publication Number Publication Date
JP2014123752A true JP2014123752A (ja) 2014-07-03

Family

ID=42548950

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012515188A Pending JP2012529776A (ja) 2009-06-11 2010-06-11 タイトピッチのフリップチップ集積回路のパッケージを作る方法
JP2014010331A Pending JP2014123752A (ja) 2009-06-11 2014-01-23 タイトピッチのフリップチップ集積回路のパッケージを作る方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012515188A Pending JP2012529776A (ja) 2009-06-11 2010-06-11 タイトピッチのフリップチップ集積回路のパッケージを作る方法

Country Status (6)

Country Link
US (1) US8371497B2 (ja)
EP (1) EP2441087A2 (ja)
JP (2) JP2012529776A (ja)
CN (1) CN102804371B (ja)
TW (1) TW201110252A (ja)
WO (1) WO2010144823A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452660B (zh) * 2011-03-29 2014-09-11 Powertech Technology Inc 非陣列凸塊之覆晶模封構造
JP6022553B2 (ja) * 2012-04-10 2016-11-09 富士機械製造株式会社 ボール搭載方法、および、対基板作業機
TWI460776B (zh) * 2012-06-27 2014-11-11 D Tek Technology Co Ltd 應用於晶圓的銅柱焊料的製造方法及其設備
CN109623080A (zh) * 2019-01-24 2019-04-16 合肥巨动力系统有限公司 一种高效率扁线电机绕组端部焊接装置及焊接工艺

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232372A (ja) * 1996-02-26 1997-09-05 Toshiba Microelectron Corp 半導体装置の製造方法
JPH10163624A (ja) * 1996-11-27 1998-06-19 Sharp Corp 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
JP2000164631A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2001025699A (ja) * 1999-07-12 2001-01-30 Toshiba Corp 塗布ノズル及びそれによる塗布方法と装置、それを用いた半導体製造装置
JP2001291740A (ja) * 2000-04-05 2001-10-19 Sony Corp 半導体素子の実装方法
JP2002026505A (ja) * 2000-07-07 2002-01-25 Ueno Seiki Kk ペースト材料の転写装置
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体
JP2004096042A (ja) * 2002-09-04 2004-03-25 Fuji Electric Holdings Co Ltd 回路基板上への接続材料の供給方法及び供給装置
JP2004114142A (ja) * 2002-09-30 2004-04-15 Ricoh Microelectronics Co Ltd 半田ペースト、該半田ペーストを用いた印刷方法及び印刷装置
JP2004134645A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP2005044982A (ja) * 2003-07-28 2005-02-17 Nippon Steel Corp バンプ形成方法およびフラックス被覆装置
JP2007173406A (ja) * 2005-12-20 2007-07-05 Matsushita Electric Ind Co Ltd はんだペースト塗布装置
US20070222053A1 (en) * 2006-03-27 2007-09-27 Micron Technology, Inc. Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions
JP2008110391A (ja) * 2006-10-31 2008-05-15 Harima Chem Inc はんだペースト組成物
JP2008205321A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 電子部品および電子装置の製造方法
JP2009117530A (ja) * 2007-11-05 2009-05-28 Alps Electric Co Ltd 電子回路モジュール及び電子回路モジュールの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6160264A (ja) 1984-08-29 1986-03-27 Aasunikusu Kk プリント基板のハンダ付方法およびその方法の実施に用いるハンダゴテ装置
US4572103A (en) * 1984-12-20 1986-02-25 Engel Harold J Solder paste dispenser for SMD circuit boards
JP2671005B2 (ja) * 1988-04-13 1997-10-29 株式会社 新川 ディスペンサー装置
US5186982A (en) * 1990-09-18 1993-02-16 Minnesota Mining And Manufacturing Company Pin transfer applicator and method
US5111991A (en) * 1990-10-22 1992-05-12 Motorola, Inc. Method of soldering components to printed circuit boards
US5435481A (en) * 1994-01-18 1995-07-25 Motorola, Inc. Soldering process
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
US5985043A (en) * 1997-07-21 1999-11-16 Miguel Albert Capote Polymerizable fluxing agents and fluxing adhesive compositions therefrom
EP0954208A4 (en) * 1996-12-27 2002-09-11 Matsushita Electric Ind Co Ltd METHOD AND DEVICE FOR FIXING AN ELECTRONIC COMPONENT ON A CIRCUIT BOARD
US5909839A (en) * 1997-05-15 1999-06-08 Ford Motor Company Method for dispensing solder paste on a non-planar substrate using an array of ultrasonically agitated pins
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3420917B2 (ja) * 1997-09-08 2003-06-30 富士通株式会社 半導体装置
SG99331A1 (en) * 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
KR100315158B1 (ko) * 2000-08-02 2001-11-26 윤덕용 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US20070164079A1 (en) * 2004-02-24 2007-07-19 Matsushita Electric Industrial Co., Ltd. Electronic component mounting method, and circuit substrate and circuit substrate unit used in the method
JP4816194B2 (ja) * 2006-03-29 2011-11-16 パナソニック株式会社 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
US8048479B2 (en) * 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
US7644871B2 (en) * 2006-12-29 2010-01-12 Intel Corporation Flux spray atomization and splash control
US7576434B2 (en) * 2007-06-26 2009-08-18 Intel Corporation Wafer-level solder bumps

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232372A (ja) * 1996-02-26 1997-09-05 Toshiba Microelectron Corp 半導体装置の製造方法
JPH10163624A (ja) * 1996-11-27 1998-06-19 Sharp Corp 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
JP2000164631A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2001025699A (ja) * 1999-07-12 2001-01-30 Toshiba Corp 塗布ノズル及びそれによる塗布方法と装置、それを用いた半導体製造装置
JP2001291740A (ja) * 2000-04-05 2001-10-19 Sony Corp 半導体素子の実装方法
JP2002026505A (ja) * 2000-07-07 2002-01-25 Ueno Seiki Kk ペースト材料の転写装置
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体
JP2004096042A (ja) * 2002-09-04 2004-03-25 Fuji Electric Holdings Co Ltd 回路基板上への接続材料の供給方法及び供給装置
JP2004114142A (ja) * 2002-09-30 2004-04-15 Ricoh Microelectronics Co Ltd 半田ペースト、該半田ペーストを用いた印刷方法及び印刷装置
JP2004134645A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP2005044982A (ja) * 2003-07-28 2005-02-17 Nippon Steel Corp バンプ形成方法およびフラックス被覆装置
JP2007173406A (ja) * 2005-12-20 2007-07-05 Matsushita Electric Ind Co Ltd はんだペースト塗布装置
US20070222053A1 (en) * 2006-03-27 2007-09-27 Micron Technology, Inc. Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions
JP2008110391A (ja) * 2006-10-31 2008-05-15 Harima Chem Inc はんだペースト組成物
JP2008205321A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 電子部品および電子装置の製造方法
JP2009117530A (ja) * 2007-11-05 2009-05-28 Alps Electric Co Ltd 電子回路モジュール及び電子回路モジュールの製造方法

Also Published As

Publication number Publication date
JP2012529776A (ja) 2012-11-22
CN102804371A (zh) 2012-11-28
CN102804371B (zh) 2015-05-13
WO2010144823A3 (en) 2011-11-10
US20100314433A1 (en) 2010-12-16
EP2441087A2 (en) 2012-04-18
TW201110252A (en) 2011-03-16
WO2010144823A2 (en) 2010-12-16
US8371497B2 (en) 2013-02-12

Similar Documents

Publication Publication Date Title
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US8541291B2 (en) Thermo-compression bonded electrical interconnect structure and method
TWI459505B (zh) 電互連結構及方法
US7868457B2 (en) Thermo-compression bonded electrical interconnect structure and method
JP5018155B2 (ja) 配線基板、電子部品の実装構造、及び半導体装置
KR20030078854A (ko) 반도체 장치
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP2006279062A (ja) 半導体素子および半導体装置
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
JP2014123752A (ja) タイトピッチのフリップチップ集積回路のパッケージを作る方法
TWI223425B (en) Method for mounting passive component on wafer
JP2012190939A (ja) 半導体装置およびその製造方法
US7494924B2 (en) Method for forming reinforced interconnects on a substrate
JPH11168116A (ja) 半導体チップ用電極バンプ
US20090065931A1 (en) Packaged integrated circuit and method of forming thereof
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JP2023179100A (ja) 半導体装置
JP2002217232A (ja) 半導体装置の製造方法
TW200807659A (en) High frequency IC package for uniforming bump-bonding height and method for fabricating the same
JP2000260927A (ja) 半導体素子構造体および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160314