JP2001291740A - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JP2001291740A
JP2001291740A JP2000104037A JP2000104037A JP2001291740A JP 2001291740 A JP2001291740 A JP 2001291740A JP 2000104037 A JP2000104037 A JP 2000104037A JP 2000104037 A JP2000104037 A JP 2000104037A JP 2001291740 A JP2001291740 A JP 2001291740A
Authority
JP
Japan
Prior art keywords
flux
low
viscosity
semiconductor element
viscosity flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000104037A
Other languages
English (en)
Inventor
Masayuki Morishima
雅行 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000104037A priority Critical patent/JP2001291740A/ja
Publication of JP2001291740A publication Critical patent/JP2001291740A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】実装基板上に半導体素子を実装した後における
フラックス洗滌時間を短縮し、しかも半導体素子と実装
基板との接続部の信頼性の向上を図る。 【解決手段】半田接合を利用した半導体素子の実装基板
上におけるフリップチップ接合において、フラックス供
給工程を２段階に分けるようにし、低粘度フラックス１
９を半導体素子２０の高融点半田バンプ１７の全体に塗
布し、その後に半田バンプ１７の先端側の部分に高粘度
フラックス２５を供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の実装方
法に係り、とくに半導体素子上に形成された半田バンプ
によって実装基板上に半田接合して半導体素子を実装す
るようにした半導体素子の実装方法に関する。
【０００２】
【従来の技術】一般に半田接合によって実装される半導
体素子を製造する場合には、図５に示すように、半導体
ウエハ１の表面に半導体回路形成工程によって回路を形
成する。そしてこのときに形成される半導体ウエハ１上
の電極２上にバンプ形成工程によって高融点半田バンプ
３を形成する。そしてこの後にダイシング工程によって
半導体ウエハ１を分割し、これによってベアチップから
成る半導体素子４を製造する。
【０００３】このような半導体素子４を実装基板上に実
装する場合には、まずフラックス供給工程によって高粘
度フラックス６を塗布する。高粘度フラックス６の塗布
は、フラックスプレート５上に所定の膜厚の高粘度フラ
ックス６を用意しておき、その上に半導体素子４を置い
て半田バンプ３を高粘度フラックス６に浸漬することに
よって高粘度フラックス６の供給を行なう。
【０００４】次にこのような半導体素子４を実装基板７
上に実装する。ここで半導体素子４が実装基板７上に位
置決めされた状態で搭載される。なお実装基板７にはそ
の電極８上に予め低融点の半田９が印刷法によって形成
されている。
【０００５】実装基板７上に半導体素子４を配したなら
ば、この後実装基板７をリフロー工程に供給する。ここ
で高粘度フラックス６が高融点半田バンプ３の酸化膜を
除去しつつ、低融点の半田９が高融点の半田バンプ３に
濡上る。このようにして半導体素子４は実装基板７上に
半田接合された状態で実装される。そしてこの後に余剰
のフラックスの洗滌を行なう。
【０００６】
【発明が解決しようとする課題】このような半導体素子
４の実装方法には次のような欠点があった。すなわち高
粘度フラックス６の供給工程において、半導体素子４の
接続部の信頼性を確保するために、実装基板７上に形成
された低融点の半田９を高融点の半田バンプ３の全体に
濡上らせる必要がある。このために高粘度フラックス６
を高融点半田バンプ３の全体に供給しなければならな
い。
【０００７】実装基板７上に半導体素子４を搭載したと
きの半導体素子４の実装基板７に対する位置ずれの防止
のために高粘度フラックス６の粘性が利用される。ここ
で高粘度フラックス６はその表面張力が大きいために、
その濡上りが良好でない。従って高融点半田バンプ３の
全体に高粘度フラックス６が濡上るようにするために
は、フラックスプレート５上に厚いフラックス膜を形成
する必要がある。
【０００８】ところがフラックス洗滌後に残るフラック
ス残渣は、半田による接続部の信頼性に悪影響を及ぼす
ために、フラックスの洗滌を十分に行なう必要がある。
このような洗滌時間は、高融点の半田バンプ３に供給さ
れる高粘度フラックス６の量に依存する。従って高融点
半田バンプ３の全体に十分な量の高粘度フラックス６を
供給すると生産効率の低下を引起すことになる。
【０００９】本発明はこのような問題点に鑑みてなされ
たものであって、とくに半導体素子を半田接続して実装
基板上に実装した後にフラックス洗滌を行なう際におけ
るその時間を短縮し、しかも接続部の信頼性の向上を図
るようにした半導体素子の実装方法を提供することを目
的とする。
【００１０】
【課題を解決するための手段】本願の一発明は、半導体
素子上に形成された半田バンプによって実装基板上に半
田接続して前記半導体素子を実装するようにした半導体
素子の実装方法において、前記半田バンプに予めフラッ
クスを供給するとともに、前記フラックスを供給する工
程が低粘度フラックスを供給する第１の工程と、高粘度
フラックスを供給する第２の工程と、を具備することを
特徴とする半導体素子の実装方法に関するものである。
【００１１】ここで前記低粘度フラックスを供給する第
１の工程が半導体素子のダイシング工程の前に行なわれ
てよい。また前記低粘度フラックスを供給する第１の工
程が前記半導体素子のダイシング工程の後に行なわれて
よい。また前記低粘度フラックスの供給が噴霧によって
行なわれてよい。また半田バンプが形成された半導体ウ
エハをステージ上に保持し、十分な量の低粘度フラック
スを供給し、前記ステージを回転させて余剰の低粘度フ
ラックスを除去するようにしてよい。また半田バンプが
形成された半導体ウエハをステージ上に保持し、前記ス
テージを回転させながら噴霧によって低粘度フラックス
を塗布するようにしてよい。また低粘度フラックスを塗
布する位置に凹部が形成されたプレートを用い、前記凹
部に低粘度フラックスを充填し、半田バンプが前記凹部
内に入るように半導体ウエハまたは半導体素子を前記プ
レート上に重合わせて低粘度フラックスを供給するよう
にしてよい。
【００１２】本願の別の発明は、半導体素子上に高融点
の半田バンプを形成するとともに、実装基板上に低融点
の半田を形成しておき、前記半導体素子を実装基板上に
配置して加熱することにより前記低融点の半田を前記高
融点の半田バンプに濡上らせることにより半導体素子を
実装基板に半田接合するようにした半導体素子の実装方
法において、加熱による半田接合に先立ってまず低粘度
フラックスを前記半田バンプに供給し、次いで高粘度フ
ラックスを前記半田バンプに供給することを特徴とする
半導体素子の実装方法に関するものである。
【００１３】ここで低粘度フラックスが半田バンプのほ
ぼ全体を覆うとともに、高粘度フラックスが半田バンプ
の高さ方向の一部あって先端側の部分を覆うようにして
よい。また高粘度フラックスの粘性によって半導体素子
が実装基板上に仮止めされた状態で加熱による半田接合
が行なわれてよい。またプレート上に高粘度フラックス
の膜を形成しておき、該高粘度フラックスの膜の上に半
導体ウエハまたは半導体素子を置くことにより半田バン
プに高粘度フラックスを付着させてよい。またプレート
上に形成される高粘度フラックスの膜厚を変化させるこ
とによって高粘度フラックスの塗布量が調整されてよ
い。
【００１４】本発明の好ましい態様は、ベアチップを構
成する半導体素子に形成された半田バンプにフラックス
を供給する工程が、低粘度のフラックスを供給する第１
の工程と、高粘度のフラックスを供給する第２の工程と
を具備し、２段階にフラックスを供給した半導体素子を
実装基板上に搭載して半田接合を行なうようしたもので
ある。
【００１５】ここで低粘度フラックスを供給する第１の
工程が、半導体素子のダイシング工程の前に行なわれて
よい。あるいはまた低粘度フラックスを供給する第１の
工程が、半導体素子のダイシング工程の後に行なわれて
よい。
【００１６】このような態様によれば、半導体素子側に
形成された高融点の半田バンプの全体に、酸化膜除去の
役割を果すフラックスを微量に供給することが可能にな
るために、フラックスの洗滌時間を短縮し、しかも接続
部の信頼性の向上を図ることが可能になる。さらに半田
バンプ間のフラックスのブリッジが抑制できるために、
補強剤であるアンダーフィルが均一に充填され、無洗滌
のフラックスへの対応が可能になる。
【００１７】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照しながら説明する。図１に示すように、半導体回路
形成工程によって、半導体ウエハ１５上に所定の半導体
回路を形成する。同時にこのような半導体回路形成工程
によって、半導体ウエハ１５の表面に電極１６を形成す
る。そしてこのような電極１６を利用し、半田バンプ形
成工程において電極１６上に高融点半田バンプ１７を形
成する。
【００１８】半田バンプ１７が形成された後、半導体ウ
エハ１５上には低粘度フラックス１９が供給される。す
なわち低粘度フラックス供給工程において、噴霧器１８
を利用して半導体ウエハ１５の半田バンプ１７が形成さ
れた面の全域にわたって低粘度フラックス１９を供給す
る。噴霧器１８としてスプレーフラクサが使用されても
よい。塗布された低粘度フラックス１９は、高融点半田
バンプ１７の全体を覆うように塗布され、さらに保護膜
として高融点半田バンプ１７の酸化を抑制する働きを有
することになる。そしてこの後にダイシング工程によっ
て半導体ウエハ１５をダイシングし、ベアチップから成
る半導体素子２０とする。
【００１９】次に高粘度フラックス２５の供給を行な
う。高粘度フラックス供給工程では、フラックスプレー
ト２４が用いられる。メタルスキージによって予めフラ
ックスプレート２４上に所定の膜厚の高粘度フラックス
２５を形成しておく。そして半導体素子２０の高融点半
田バンプ１７をフラックスプレート２４上に浸漬させる
ことによって、低粘度フラックス１９の上を覆うように
高粘度フラックス２５を半田バンプ１７に供給する。高
粘度フラックス２５の膜厚は、高融点半田バンプ１７の
高さに依存する。すなわち実装基板２６上に半導体素子
２０を搭載したときにこの半導体素子２０が位置ずれを
起さない程度の薄い膜厚であってよい。このような高粘
度フラックス２５の粘性によって半導体素子２０が実装
基板２６上に仮固定される。
【００２０】次に半導体素子２０の実装工程において、
一般的なフリップチップボンダによって予め印刷により
実装基板２６の電極２７上に形成された低融点の半田２
８と高融点半田バンプ１７とを位置合わせした後に、半
導体素子２０を搭載する。
【００２１】この後にリフロー工程に供され、半導体素
子２０を搭載した実装基板２６が加熱される。すると低
粘度フラックス１９が高融点半田バンプ１７の酸化膜を
除去するために、実装基板２６上の電極２７の上に形成
された低融点の半田２８は溶融されると同時に高融点半
田バンプ１７に濡上り、半導体素子２０の電極１６と実
装基板２６の電極２７とが半田接合される。
【００２２】このような実施の形態によれば、高融点半
田バンプ１７の酸化被膜除去の役割を果す低粘度フラッ
クス１９を高融点半田バンプ１７の全体に塗布すること
ができ、これによって低融点半田２８を高融点半田バン
プ１７の全体に濡上らせることが可能になる。また必要
な量の高粘度フラックス２５の供給によって半導体素子
２０が実装基板２６上に高粘度フラックス２５の粘着力
で仮固定されるために、リフロー等の際における搬送時
に位置ずれを生じ難くなる。
【００２３】次に別の実施の形態を図２によって説明す
る。この実施の形態は、上記第１の実施の形態とは異な
る方法によって低粘度フラックス１９を塗布するように
している。すなわち低粘度フラックス１９を塗布する手
段として、回転するステージ３２を用いるようにしてい
る。ステージ３２はその内部に中空部３３を有し、しか
も中空部３３に連通するようにステージ３２の上面に臨
む吸着穴３４を備えている。そして中空部３３が吸引用
空気配管３５を通して真空源３６に接続されるようにな
っている。またステージ３２はモータ３７によって駆動
軸３８を介して回転駆動されるようになっている。
【００２４】このような装置によって低粘度フラックス
１９を塗布する場合にはまず図２Ａに示すように、ステ
ージ３２上に半導体ウエハ１５を載置する。そして真空
源３６によって中空部３３を吸引し、吸着穴３４を利用
して半導体ウエハ１５をステージ３２の上面に吸着保持
する。そして低粘度フラックス１９をディスペンサ４１
によって半導体ウエハ１５上に塗布する。
【００２５】この後に図２Ｂに示すようにモータ３７に
よって駆動軸３８を介してステージ３２を所定の回転数
で回転させる。するとステージ３２に真空吸着されてい
る半導体ウエハ１５も一緒に回転するようになり、これ
によって半導体ウエハ１５上に供給された余剰の低粘度
フラックス１９が遠心力によって飛ばされ、適正な量の
低粘度フラックス１９が高融点半田バンプ１７の表面に
付着することになる。
【００２６】このような実施の形態によれば、半導体ウ
エハ１５の一括処理が可能であって、低粘度フラックス
１９を半導体ウエハ１５上の総ての高融点半田バンプ１
７に迅速に供給することが可能になる。
【００２７】次にさらに別の実施の形態を図３によって
説明する。この実施の形態は、回転するステージ３２と
噴霧器１８との組合わせによって低粘度フラックス１９
の供給を行なうようにしたものである。すなわち低粘度
フラックス１９の塗布手段として、図３に示すように噴
霧器１８とモータ３７によって回転駆動されるステージ
３２とを併用する。
【００２８】低粘度フラックス１９の塗布を行なう場合
には、モータ３７によってステージ３２を回転させなが
ら、ステージ３２上に吸着されて保持された半導体ウエ
ハ１５の表面に噴霧器１８によって低粘度フラックス１
９を供給するようにしたものである。
【００２９】このような実施の形態によると、半導体ウ
エハ１５の上面に一括して低粘度フラックス１９を供給
することが可能になり、高融点半田バンプ１７の表面の
全体に低粘度フラックス１９を均一にかつ薄く、迅速に
形成することが可能になる。
【００３０】次にさらに別の実施の形態を図４によって
説明する。この実施の形態は、低粘度フラックス１９の
供給工程をダイシング工程の後に行なうようにした点に
特徴がある。すなわち半導体回路形成工程によって電極
１６を半導体ウエハ１５の表面に形成し、この後に半田
バンプ形成工程によって半導体ウエハ１５の電極１６上
に高融点半田バンプ１７を形成する。そしてこの後にダ
イシング工程によって半導体ウエハ１５を分割して半導
体素子２０とする。
【００３１】低粘度フラックス供給工程においては、フ
ラックスプレート４５を用いる。フラックスプレート４
５には凹部４６が形成されており、この凹部４６内に低
粘度フラックス１９を充填しておく。すなわち低粘度フ
ラックス供給工程において、予めメタルスキージ等によ
ってフラックスプレート４５の凹部４６に低粘度フラッ
クス１９を供給し、この凹部４６上に半導体素子２０を
導き、その高融点半田バンプ１７を低粘度フラックス１
９に浸漬させることによって低粘度フラックス１９の供
給を行なう。なおこのときのフラックスプレート４５の
凹部４６の深さは、高融点半田バンプ１７の高さ以下に
することが好ましい。
【００３２】以降の工程は第１の実施の形態と同様であ
る。すなわちこの後にフラックスプレート２４によって
高粘度フラックス２５を供給し、その後に実装基板２６
上に半導体素子２０を搭載する。そしてリフロー工程で
半導体素子２０を搭載した実装基板２６を加熱し、これ
によって半導体素子２０の電極１６と実装基板２６の電
極２７との半田接合を行なう。このような実施の形態に
よると、既存の設備をほぼそのまま利用することができ
るために、新たな設備を必要とせず、生産コストを低く
抑えることが可能になる。
【００３３】
【発明の効果】本願の一発明は、半導体素子上に形成さ
れた半田バンプによって実装基板上に半田接続して半導
体素子を実装するようにした半導体素子の実装方法にお
いて、半田バンプに予めフラックスを供給するととも
に、フラックスを供給する工程が低粘度フラックスを供
給する第１の工程と、高粘度フラックスを供給する第２
の工程と、を具備するようにしたものである。
【００３４】従ってこのような構成によれば、低粘度フ
ラックスによって半導体素子上の半田バンプの酸化被膜
の除去を行なうことが可能になり、これによって高粘度
フラックスが、実装基板上に半導体素子を仮止めするの
に必要な量にとどめることが可能になり、とくに高粘度
フラックスの供給量が少なくなってフラックス洗滌時間
を短縮できるようになる。
【００３５】本願の別の発明は、半導体素子上に高融点
の半田バンプを形成するとともに、実装基板上に低融点
の半田を形成しておき、半導体素子を実装基板上に配置
して加熱することにより低融点の半田を高融点の半田バ
ンプに濡上らせることにより半導体素子を実装基板に半
田接合するようにした半導体素子の実装方法において、
加熱による半田接合に先立ってまず低粘度フラックスを
半田バンプに供給し、次いで高粘度フラックスを半田バ
ンプに供給するようにしたものである。
【００３６】従ってこのような構成によれば、低粘度フ
ラックスを高融点の半田バンプの全体に供給して酸化被
膜の除去を果すようにし、しかも実装基板上における半
導体素子の位置決めを高粘度フラックスの粘性を用いて
行なうようにし、これによって実装基板上における半導
体素子の位置ずれを防止でき、しかも酸化被膜除去の役
割を果すフラックスの供給量が大幅に少なくなるため
に、フラックス洗滌時間が短縮され、接続部の信頼性が
向上することになる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体素子の実装方法を示
す縦断面図である。
【図２】第２の実施の形態のフラックスの供給を示す縦
断面図である。
【図３】第３の実施の形態のフラックスの供給を示す縦
断面図である。
【図４】第４の実施の形態の半導体素子の実装方法を示
す縦断面図である。
【図５】従来の半導体素子の実装方法を示す縦断面図で
ある。
【符号の説明】
１‥‥半導体ウエハ、２‥‥電極、３‥‥高融点半田バ
ンプ、４‥‥半導体素子（ベアチップ）、５‥‥フラッ
クスプレート、６‥‥高粘度フラックス、７‥‥実装基
板、８‥‥電極、９‥‥低融点の半田、１５‥‥半導体
ウエハ、１６‥‥電極、１７‥‥高融点フラックス、１
８‥‥噴霧器、１９‥‥低粘度フラックス、２０‥‥半
導体素子（ベアチップ）、２４‥‥フラックスプレー
ト、２５‥‥高粘度フラックス、２６‥‥実装基板、２
７‥‥電極、２８‥‥低融点の半田、３２‥‥ステー
ジ、３３‥‥中空部、３４‥‥吸着穴、３５‥‥吸引用
空気配管、３６‥‥真空源、３７‥‥モータ、３８‥‥
駆動軸、４１‥‥ディスペンサ、４５‥‥フラックスプ
レート、４６‥‥凹部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年６月５日（２０００．６．５）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】半導体素子上に形成された半田バンプによ
    って実装基板上に半田接続して前記半導体素子を実装す
    るようにした半導体素子の実装方法において、 前記半田バンプに予めフラックスを供給するとともに、 前記フラックスを供給する工程が低粘度フラックスを供
    給する第１の工程と、高粘度フラックスを供給する第２
    の工程と、を具備することを特徴とする半導体素子の実
    装方法。
  2. 【請求項２】前記低粘度フラックスを供給する第１の工
    程が半導体素子のダイシング工程の前に行なわれること
    を特徴とする請求項１に記載の半導体素子の実装方法。
  3. 【請求項３】前記低粘度フラックスを供給する第１の工
    程が前記半導体素子のダイシング工程の後に行なわれる
    ことを特徴とする請求項１に記載の半導体素子の実装方
    法。
  4. 【請求項４】前記低粘度フラックスの供給が噴霧によっ
    て行なわれることを特徴とする請求項１に記載の半導体
    素子の実装方法。
  5. 【請求項５】半田バンプが形成された半導体ウエハをス
    テージ上に保持し、十分な量の低粘度フラックスを供給
    し、前記ステージを回転させて余剰の低粘度フラックス
    を除去することを特徴とする請求項２に記載の半導体素
    子の実装方法。
  6. 【請求項６】半田バンプが形成された半導体ウエハをス
    テージ上に保持し、前記ステージを回転させながら噴霧
    によって低粘度フラックスを塗布することを特徴とする
    請求項２に記載の半導体素子の実装方法。
  7. 【請求項７】低粘度フラックスを塗布する位置に凹部が
    形成されたプレートを用い、前記凹部に低粘度フラック
    スを充填し、半田バンプが前記凹部内に入るように半導
    体ウエハまたは半導体素子を前記プレート上に重合わせ
    て低粘度フラックスを供給することを特徴とする請求項
    １に記載の半導体素子の実装方法。
  8. 【請求項８】半導体素子上に高融点の半田バンプを形成
    するとともに、実装基板上に低融点の半田を形成してお
    き、前記半導体素子を実装基板上に配置して加熱するこ
    とにより前記低融点の半田を前記高融点の半田バンプに
    濡上らせることにより半導体素子を実装基板に半田接合
    するようにした半導体素子の実装方法において、 加熱による半田接合に先立ってまず低粘度フラックスを
    前記半田バンプに供給し、次いで高粘度フラックスを前
    記半田バンプに供給することを特徴とする半導体素子の
    実装方法。
  9. 【請求項９】低粘度フラックスが半田バンプのほぼ全体
    を覆うとともに、高粘度フラックスが半田バンプの高さ
    方向の一部あって先端側の部分を覆うことを特徴とする
    請求項８に記載の半導体素子の実装方法。
  10. 【請求項１０】高粘度フラックスの粘性によって半導体
    素子が実装基板上に仮止めされた状態で加熱による半田
    接合が行なわれることを特徴とする請求項８に記載の半
    導体素子の実装方法。
  11. 【請求項１１】プレート上に高粘度フラックスの膜を形
    成しておき、該高粘度フラックスの膜の上に半導体ウエ
    ハまたは半導体素子を置くことにより半田バンプに高粘
    度フラックスを付着させることを特徴とする請求項８に
    記載の半導体素子の実装方法。
  12. 【請求項１２】プレート上に形成される高粘度フラック
    スの膜厚を変化させることによって高粘度フラックスの
    塗布量が調整されることを特徴とする請求項１１に記載
    の半導体素子の実装方法。
JP2000104037A 2000-04-05 2000-04-05 半導体素子の実装方法 Pending JP2001291740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000104037A JP2001291740A (ja) 2000-04-05 2000-04-05 半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000104037A JP2001291740A (ja) 2000-04-05 2000-04-05 半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JP2001291740A true JP2001291740A (ja) 2001-10-19

Family

ID=18617654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000104037A Pending JP2001291740A (ja) 2000-04-05 2000-04-05 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JP2001291740A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303194A (ja) * 2005-04-20 2006-11-02 Hitachi Kokusai Denki Engineering:Kk エリアアレイ部品のフラックス塗布によるはんだ付工法
JP2014123752A (ja) * 2009-06-11 2014-07-03 Qualcomm Inc タイトピッチのフリップチップ集積回路のパッケージを作る方法
US20150382480A1 (en) * 2014-06-30 2015-12-31 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
WO2016043092A1 (ja) * 2014-09-19 2016-03-24 ソニー株式会社 実装基板およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303194A (ja) * 2005-04-20 2006-11-02 Hitachi Kokusai Denki Engineering:Kk エリアアレイ部品のフラックス塗布によるはんだ付工法
JP2014123752A (ja) * 2009-06-11 2014-07-03 Qualcomm Inc タイトピッチのフリップチップ集積回路のパッケージを作る方法
US20150382480A1 (en) * 2014-06-30 2015-12-31 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
US9426898B2 (en) * 2014-06-30 2016-08-23 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
WO2016043092A1 (ja) * 2014-09-19 2016-03-24 ソニー株式会社 実装基板およびその製造方法
CN106716612A (zh) * 2014-09-19 2017-05-24 索尼公司 安装基板和制造安装基板的方法
JPWO2016043092A1 (ja) * 2014-09-19 2017-07-06 ソニー株式会社 実装基板およびその製造方法
US10134662B2 (en) 2014-09-19 2018-11-20 Sony Corporation Mounting substrate and method of manufacturing the same
CN106716612B (zh) * 2014-09-19 2019-11-19 索尼公司 安装基板和制造安装基板的方法

Similar Documents

Publication Publication Date Title
US6228681B1 (en) Flip chip having integral mask and underfill providing two-stage bump formation
US7530164B2 (en) Wafer-level underfill process making use of sacrificial contact pad protective material
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
JP2000349123A (ja) 半導体素子の実装方法
US5988485A (en) Flux cleaning for flip chip technology using environmentally friendly solvents
JPH09232742A (ja) 電子回路装置の製造方法
JP2001291740A (ja) 半導体素子の実装方法
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP3430864B2 (ja) 導電性ボールの移載方法
JPH0964521A (ja) 半田供給装置及び半田供給方法
JP3395609B2 (ja) 半田バンプ形成方法
JP2001135667A (ja) バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器
JPH08203904A (ja) はんだバンプ形成方法
JP3922768B2 (ja) バンプ形成方法および装置
JPH11186325A (ja) 半導体装置の製造方法
JPH0536695A (ja) 半導体装置およびその製造方法
JP4189931B2 (ja) 印刷マスクの清掃方法
JP2003282630A (ja) ベアチップ実装用基板及びベアチップ実装方法、並びにその方法に用いる印刷マスクの清掃方法
JP2001085471A (ja) 電子部品の実装方法
JP2003243447A (ja) 半導体素子の実装方法
JP2003158141A (ja) 半導体装置
JP5106774B2 (ja) 電子部品実装方法
JPH02172230A (ja) 接続用電極バンプの形成方法
JP2006093178A (ja) 電子機器の製造方法
JPH1126636A (ja) Ｂｇａ型半導体装置の製造方法