JP4189931B2 - 印刷マスクの清掃方法 - Google Patents

印刷マスクの清掃方法 Download PDF

Info

Publication number
JP4189931B2
JP4189931B2 JP2006168521A JP2006168521A JP4189931B2 JP 4189931 B2 JP4189931 B2 JP 4189931B2 JP 2006168521 A JP2006168521 A JP 2006168521A JP 2006168521 A JP2006168521 A JP 2006168521A JP 4189931 B2 JP4189931 B2 JP 4189931B2
Authority
JP
Japan
Prior art keywords
printing
printing mask
solder
mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006168521A
Other languages
English (en)
Other versions
JP2006272970A (ja
Inventor
勉 安井
敏行 永塚
孝彰 土門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006168521A priority Critical patent/JP4189931B2/ja
Publication of JP2006272970A publication Critical patent/JP2006272970A/ja
Application granted granted Critical
Publication of JP4189931B2 publication Critical patent/JP4189931B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Screen Printers (AREA)
  • Inking, Control Or Cleaning Of Printing Machines (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、基板の一面にクリームはんだを印刷する印刷マスクの清掃方法に関する。
近年、大容量、高速データ通信に必要な実装技術としてフリップチップ接合が挙げられる。従来は、主にワイヤーボンディング法を用いて、パッケージ化やフェイスアップでベアチップを直接基板に実装していたが、高周波化が進みワイヤーボンディングの配線長等が特性に与える影響が大きくなることで、配線長を短くすることができるフリップチップ接合の必要性が増している。また、機器の小型化、薄型化、軽量化等の観点からも注目されている。フリップチップ接合の方法としては、超音波、荷重、熱を利用したものが挙げられ、それぞれ、接合材等によって使い分けられている。接合材としてはんだを用いた主なフリップチップ接合の方法を下記に示す。
特開平11−274209号公報 特開平11−340270号公報 特開平11−297886号公報 特開平11−103155号公報 特開平11−67823号公報 特開平10−4127号公報 特開平8−204322号公報 特開2001−308268号公報
a.回路が形成されたウエハー上でめっき法や印刷法(特許文献1、特許文献2)によってバンプを形成し、個片に切断することによりベアチップを作る。バンプつきのベアチップを配線基板に接合するときは、基板電極又はバンプにフラックス塗布を行い、ベアチップ搭載、リフローの順で行う。
b.回路が形成されたウエハーを個片に切断することによりベアチップを製作する。このときはベアチップにはバンプ加工が行われていない。ベアチップを配線基板に接続するときは、あらかじめ、配線基板にフラックスとはんだボールを供給(特許文献3の方法やはんだボール搭載機等)しておき、その上にベアチップを載せリフローすることにより接続を行う。
c.特許文献4のように基板上のレジスト内にクリームはんだを塗布、溶融、硬化しレジストを除去することにより、はんだバンプを形成する。
d.特許文献5のように配線基板上にめっき及びエッチングでバンプを形成する。
e.特許文献6のようにはんだペーストを充填した凹板を基板に重ね、その状態で加熱、冷却することにより、基板にはんだバンプを形成する。
f.特許文献7のように印刷法にて基板にバンプを形成する。
g.特許文献8のように基板側に印刷法にてクリームはんだを印刷し、バンプ付きチップを搭載した後、リフローすることにより接合を行う。
上記a.の場合、回路を形成した後ウエハーにバンプを形成するため、パワーアンプモジュール等に使用されるGaAs等の脆い化合物半導体のウエハーでは、ウエハーに負荷が掛かることでマイクロクラック等の発生要因になる可能性が考えられる。特に印刷法の場合、スキージによってウエハーに直接、圧力が掛かるためマイクロクラックの発生要因になる可能性が非常に高い。また、バンプを形成しないときに比べ製造コストの上昇につながる。
上記b.の場合、ウエハーにバンプを形成しないため、脆い化合物半導体等には有利である。またバンプ加工の工程が入らないため、ベアチップのコストを抑えられる。しかし、バンプ形成するためには、専用のはんだボール搭載機等が必要となり、工程数増加に伴い製造コストの上昇につながる。一般に市販されているはんだボール搭載機の場合、製品の品種別に高価な専用治具(2〜3百万円/1治具)が必要となるため、製造コスト低下は望めない。
上記c.の場合、配線基板製作時のコスト上昇につながり、基板購入コストの上昇につながる。
上記d.の場合、従来から使用していたプリント配線基板と異なるため、配線基板のコスト上昇につながる。また、電極やパターンを印刷で形成するセラミック基板等にバンプ接続を行うことができない。
上記e.の場合、はんだペーストを充填する専用の凹版が必要となることや、凹版も一緒に加熱するため、凹版の熱容量分、加熱温度を上昇させることになり基板等に熱的ダメージを与えることになる。
上記f.の場合、配線基板にベアチップと表面実装部品(SMD)の両者を搭載する場合、ベアチップ用のバンプ印刷を行った後に、再度、表面実装部品用の印刷を行う必要があり、印刷工程が2回必要となるため、工程数が増え製造コストを抑えることが難しくなると考えられる。
上記g.の場合、バンプ付きベアチップを使用するため、ベアチップがGaAs等の脆い化合物半導体であっても、それにバンプ形成する必要があり、マイクロクラック等が発生する可能性がある。また、ベアチップを搭載するときは、はんだが未溶融状態であるため、クリームはんだの溶剤分がリフロー時に基板とベアチップの隙間で毛細管現象が起こし、ブリッジやキャピラリーボール(はんだボール)を発生させる可能性が考えられる。
近年、回路の高周波化が進みつつあり、ベアチップを作製する半導体ウエハーの材質としてGaAs等の非常に脆い化合物半導体が使用されるようになってきた。また、高周波化が進むと従来は問題にならなかった配線長さにおいても極力短くする必要があり、フリップチップ接合の必要性が高まってきている。フリップチップ接合に使用される化合物半導体ウエハー等の場合、バンプ加工時等に負荷が掛かるとマイクロクラック等が発生する可能性があり、出来るだけウエハーに負荷が掛からないようにすることが重要である。
そこで、基板にチップ部品等の表面実装部品とベアチップの両方を搭載する場合に、表面実装部品のはんだリフローによる実装の際にベアチップ接合のためのはんだバンプを基板側に形成することで、表面実装部品接合用はんだとバンプ用のはんだを同時に基板に印刷処理しておくことを可能にし、製造コストの低減とベアチップが化合物半導体等であってもストレス抑制を図って、マイクロクラック等の発生防止を図ることが要望される。
また、上記の場合に、基板へのクリームはんだの印刷には印刷マスクを用いるが、良好なバンプ形成にはクリームはんだ塗布量のばらつきが少ないことが要求されるから、印刷後の印刷マスクを清掃して、版抜け(クリームはんだが開口を通過すること)が常に安定して行われるようにする必要がある。
従来、スクリーン印刷におけるクリーニング装置としては、下記特許文献9があり、スクリーン下面を移動するクリーニング刃及び吸引管による空気吸引を併用した構造が知られている。
特開平11−58678号公報
本発明の目的は、上記の点に鑑み、基板にクリームはんだを印刷する印刷マスクを効果的に清掃可能な印刷マスクの清掃方法を提供することにある。
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
上記目的を達成するために、本発明は、
基板の一面にクリームはんだを印刷する印刷マスクの清掃方法であって、
前記印刷マスクの上面に洗浄用布を敷いて前記印刷マスクの開口形成領域全体を覆った状態で溶剤を上方から滴下乃至吹き付ける溶剤処理工程と、
前記溶剤処理工程の後で、前記印刷マスクの下面を乾式ペーパーで拭きながら前記印刷マスクの下方に配置された吸引手段で前記洗浄用布にしみ込ませた溶剤を吸引して前記印刷マスクの開口及びその周辺部の付着物を除去する吸引清掃工程とを備えることを特徴としている。
前記印刷マスクは、前記基板の一面における表面実装部品搭載領域及びベアチップ搭載領域にクリームはんだを印刷するための開口を有していてもよい。
本発明に係る印刷マスクの清掃方法によれば、湿式洗浄用布と乾式ペーパーと吸引方式による印刷マスク清掃によって、微小印刷用のマスク清掃が可能である。
以下、本発明を実施するための最良の形態として、印刷マスクの清掃方法の実施の形態を図面に従って説明する。
図1乃至図7を用いて本発明の実施の形態として、ベアチップ実装方法及びこの方法に適用した場合の印刷マスクの清掃方法について説明する。
図1はチップ部品等の表面実装部品(SMD)及び化合物半導体等のベアチップの配線基板への搭載手順を示し、図2は従来の技術の項目で説明した従来工法a.及び従来工法b.の場合と、本実施の形態の場合の表面実装部品とベアチップの実装工程フローを対比した工程フローを示し、図3乃至図5は印刷マスクを示し、図6は配線基板の支持構造を示し、図7はクリームはんだ印刷のための印刷マスクの清掃方法を示す。
図2の印刷工程#1において、配線基板の一面の表面実装部品搭載領域へのクリームはんだ印刷と、ベアチップ搭載領域へのクリームはんだ印刷とを1つの印刷マスクを用いて同時に実行する(クリームはんだのスクリーン印刷で行う)。この結果、図1(A)のように樹脂基板やセラミック基板等の配線基板1の上面の電極パッド2,3上に表面実装部品(SMD)20を搭載するための表面実装部品用クリームはんだ印刷層12が表面実装部品搭載領域に、ベアチップ用はんだバンプ形成のためのバンプ用クリームはんだ印刷層13がベアチップ搭載領域にそれぞれ形成される。
図3のように、前記印刷工程#1に用いる印刷マスク30は表面実装接合用開口32とバンプ接合用開口33の両者を有するが、表面実装部品用のクリームはんだ量と比較してバンプ用は非常に少ないため、印刷マスク30においてバンプ接合用開口33のマスク厚みと、開口形状及び寸法を工夫して、はんだ量のコントロールを行う。バンプ接合用開口33周辺部のマスク厚を変える方法としてハーフエッチング処理等を行い、同一マスクで2種類の厚みがあるマスク構造とする。つまり、表面実装接合用開口32のマスク厚みよりも前記バンプ接合用開口33のマスク厚みを薄くして、図1(A)の配線基板面における表面実装部品搭載領域へのクリームはんだ印刷層12の厚みよりもベアチップ搭載領域へのクリームはんだ印刷層13の厚みを薄く設定する。
前記印刷マスク30の開口形状については、図4(A)のように開口32,33の角部(コーナー)があると角部にクリームはんだの粒子が残り、印刷したクリームはんだ量のばらつきにつながるため、図4(B)のように角部がない長円形状(半円同士を平行な直線で接続した形状)を採用し、クリームはんだの版抜け性を向上させ、開口部にクリームはんだ粒子が残りにくいようにする。但し、開口ピッチに余裕がある場合には円形の開口でもよい。
前記印刷マスク30の開口32,33の開口寸法については、図5(A)の円形パッドの場合、同図(B)の方形パッドの場合で示すように、はんだ溶融時の凝集力よって、電極パッド2,3上に印刷したはんだが確実に戻る寸法(パッド寸法(直径又は辺)の1.6倍以下)とした。
さらに、前記印刷マスク30の製作方法においても、開口内壁面の粗さが少ないもの(算術平均粗さ:Ra≦0.3μm程度)を製作し版抜け性を向上させた。本実施の形態で採用したマスク開口の壁面粗さと、一般に使用されているSMT用のアディティブマスク、レーザーマスクの壁面粗さの値を以下の表1に示す。但し、表1中、Ry:最大粗さ(測定範囲における高低差の最大値)である。
Figure 0004189931
本実施の形態で使用する印刷マスクの開口壁面粗さは、アディティブマスクよりも滑らかな開口壁面、具体的には、Ra<0.84、かつRy<6.54であることが必要であり、好ましくは、表1の「採用したマスク」で示されるように、横方向及び縦方向共にRa≦0.3μmを満足するように設定するのがよい。
クリームはんだについては、微小印刷用の粒径が5〜15μmの真球粉で、印刷時のローリング性、版抜け時の形状、版抜け後の形状保持性等の実験結果より、粘度260±30Pa・sと通常使用されている粘度(200Pa・s前後)よりも硬いものを使用することが好ましい。スクリーン印刷装置側においても、前記配線基板、前記印刷マスク、スキージ走りの平行精度をR20μm以内(真の平行からのずれが20μm以内)とすることが好ましい。
なお、配線基板の支持固定構造としては、図6(A)の基板固定テーブル5の平坦面上に配線基板1を載置、固定する全面受け構造や、同図(B)の固定テーブル5より支持手段6を立設し、支持手段6で配線基板1を支えるポイント受け構造が一般的であるが、本実施の形態では、印刷後の印刷マスク清掃の工夫により、版抜け(クリームはんだが開口を通過すること)が常に安定して行われるようにするため、同図(C)の掘り込み基板固定テーブルのように、基板固定テーブル5に配線基板1の厚さに一致する深さに掘り込んだ基板支持面7を形成し、基板1上面と基板固定テーブル5上面の高さを同一にし、且つ印刷マスク上を移動してクリームはんだを塗布するためのスキージのサイズを被印刷物となる配線基板幅よりも大きくすることによって、印刷マスク上のクリームはんだをスキージによって配線基板サイズより広い範囲で完全にかきとる方法を採用している。その結果、印刷マスク上面からの清掃を可能にしている。
印刷マスクの清掃方法は、図7に示すように、配線基板に接触する印刷マスク30上に洗浄用布50をしき、マスク30の開口形成領域全体を覆う。その布50上にノズル51から均一に溶剤52を定量滴下(又は吹き付け)する溶剤処理工程を実行後、マスク30下側より吸引ユニット55と乾式ペーパー56の繰り出し、巻き取り手段57を備えた下部ユニット58をマスク下面に沿って移動させ、布50にしみこませた溶剤52を吸引ユニット55で吸引しながら、開口及びその周辺部等に付着したはんだ粒子やフラックスを乾式ペーパー56で拭いて除去する(吸引除去工程)。その後、マスク30上部の洗浄用布50を待避させ、自然放置又はエアー、窒素ガス等にて乾燥を行い清掃を終了する。
図2の印刷工程#1によるクリームはんだのスクリーン印刷によって、表面実装部品接合用とバンプ接合用クリームはんだを同時に印刷した後、図1(A)の配線基板1上に表面実装部品20を搭載し、リフロー炉に通炉してはんだリフローを実行することにより、図1(B)のように表面実装部品20の配線基板1へのはんだ接合と、はんだバンプ23を同時に形成する。つまり、はんだバンプ23を有するベアチップ実装用基板が得られる。
上記図3乃至図6、表1で説明した印刷マスクの工夫や使用するクリームはんだの工夫等、さらに図7の印刷マスクの清掃方法の採用等による版抜けの改善効果により、クリームはんだ印刷時における不具合(ブリッジ等)やはんだ量のばらつきが抑えられ、バンプ径100μm、ピッチ200μm、バンプ高さばらつき10μm以下というバンプ形成をクリームはんだ印刷法で可能にした。これにより、表面実装部品用とバンプ用はんだを同時に印刷する工法を実現できた。
また、近年、環境対策として使用されるようになったPbフリーはんだ(無鉛はんだ)を用いて、上記工法で径100μm、ピッチ200μmのバンプ形成を行い、上記同様に高さばらつきが小さいバンプ形成が可能であることを確認した。
図1(B)のように表面実装部品20の配線基板1へのはんだ接合と、はんだバンプ23の形成を同時に行った後、図2のように外観検査し、検査結果が良好なものに対してベアチップ搭載用フラックス塗布した後、ベアチップ搭載工程#2を実行し、バンプの無いベアチップ40の電極パッド41を下向きにしてはんだバンプ23上に載せる(電極パッド41をバンプ23に対面させる)。その状態で、リフロー炉に通炉してはんだリフローを実行することにより、図1(C)のように配線基板1上にベアチップ40をフリップチップ接合(フェースダウンはんだ接合)する。
その後は、必要ならば洗浄、アンダーフィル(ベアチップと配線基板間の隙間に充填する接着材等)塗布、アンダーフィル硬化、検査の各工程を経て配線基板上に表面実装部品とベアチップの両者を搭載した部品が得られる。
本実施の形態によれば、従来から使用されているスクリーン印刷装置とマスク開口の内壁面粗さを滑らかにして(好ましくはRa≦0.3μm)、はんだ量のばらつきを抑えた印刷マスクを使用し、バンプ形成用と表面実装部品接合用のクリームはんだを同時に印刷し、その後の工程で表面実装部品の搭載、リフローを行うことで、基板上に表面実装部品のはんだ付けが終了し、かつフリップチップ接合用の極小のはんだバンプが形成された状態にすることが可能である。この工法は、SMTの印刷工程で基板側にフリップチップ接合用はんだを供給、リフローでバンプ形成するため、パワーアンプモジュール等に使用されるGaAs等の非常に脆い化合物半導体のベアチップであってもベアチップ側にバンプ加工を行わなくともフリップチップ実装が可能となる。従ってウエハー側への負荷が軽減でき、且つ高価な専用設備と治具を必要としないので、製造コストも低減させることができる。
また、図7の湿式洗浄用布50と乾式ペーパー56と吸引ユニット55による印刷マスク30の清掃によって、微小印刷用のマスク清掃が可能である。
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
本発明の実施の形態であって、表面実装部品及びベアチップの搭載手順を示す説明図である。 本発明の実施の形態における表面実装部品とベアチップの実装工程フロー図である。 本発明の実施の形態で使用する印刷マスクの断面図である。 印刷マスクの開口形状であって、(A)は従来形状、(B)は本実施の形態の開口形状を示す平面図である。 本実施の形態で用いる印刷マスクの開口寸法であって、(A)は電極パッドが円形、(B)は電極パッドが方形の場合に対応した開口寸法の例を示す平面図である。 配線基板の固定方法であって、(A)は全面受け構造の基板固定テーブルの側面図、(B)はポイント受け構造の基板固定テーブルの側面図、(C)は本実施の形態で採用する掘り込み基板固定テーブルの側断面図である。 本発明の実施の形態における印刷マスク清掃方法を示す構成図である。
符号の説明
1 配線基板
2,3,41 電極パッド
5 基板固定テーブル
6 支持手段
12 表面実装部品用クリームはんだ印刷層
13 バンプ用クリームはんだ印刷層
20 表面実装部品
23 はんだバンプ
30 印刷マスク
32 表面実装接合用開口
33 バンプ接合用開口
40 ベアチップ
50 洗浄用布
51 ノズル
52 溶剤
55 吸引ユニット
56 乾式ペーパー
58 下部ユニット

Claims (2)

  1. 基板の一面にクリームはんだを印刷する印刷マスクの清掃方法であって、
    前記印刷マスクの上面に洗浄用布を敷いて前記印刷マスクの開口形成領域全体を覆った状態で溶剤を上方から滴下乃至吹き付ける溶剤処理工程と、
    前記溶剤処理工程の後で、前記印刷マスクの下面を乾式ペーパーで拭きながら前記印刷マスクの下方に配置された吸引手段で前記洗浄用布にしみ込ませた溶剤を吸引して前記印刷マスクの開口及びその周辺部の付着物を除去する吸引清掃工程とを備えることを特徴とする印刷マスクの清掃方法。
  2. 前記印刷マスクは、前記基板の一面における表面実装部品搭載領域及びベアチップ搭載領域にクリームはんだを印刷するための開口を有している請求項1記載の印刷マスクの清掃方法。
JP2006168521A 2006-06-19 2006-06-19 印刷マスクの清掃方法 Expired - Fee Related JP4189931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006168521A JP4189931B2 (ja) 2006-06-19 2006-06-19 印刷マスクの清掃方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006168521A JP4189931B2 (ja) 2006-06-19 2006-06-19 印刷マスクの清掃方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002079807A Division JP3872995B2 (ja) 2002-03-20 2002-03-20 ベアチップ実装方法

Publications (2)

Publication Number Publication Date
JP2006272970A JP2006272970A (ja) 2006-10-12
JP4189931B2 true JP4189931B2 (ja) 2008-12-03

Family

ID=37208139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006168521A Expired - Fee Related JP4189931B2 (ja) 2006-06-19 2006-06-19 印刷マスクの清掃方法

Country Status (1)

Country Link
JP (1) JP4189931B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249408A1 (ja) * 2021-05-27 2022-12-01 日本電信電話株式会社 半田接続方法

Also Published As

Publication number Publication date
JP2006272970A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
KR101016588B1 (ko) 반도체 디바이스 및 그 제조 방법
US10037966B2 (en) Semiconductor device and manufacturing method therefor
KR101650219B1 (ko) 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법
JP4695148B2 (ja) 半導体装置及びその製造方法
JP5014397B2 (ja) バンプ印刷装置
KR101053091B1 (ko) 실장기판의 제조방법
JP2006287234A (ja) 半導体チップをサブストレート上に接合するための方法、並びにサブストレート上に接合された半導体チップ
KR20130063017A (ko) 땜납 전사기재의 제조방법, 땜납 프리코트 방법 및 땜납 전사기재
KR100723532B1 (ko) 도전성 범프 형성용 몰드, 그 몰드 제조방법, 및 그몰드를 이용한 웨이퍼에 범프 형성방법
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
US8154123B2 (en) Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure
US6220499B1 (en) Method for assembling a chip carrier to a semiconductor device
JP4189931B2 (ja) 印刷マスクの清掃方法
JP3872995B2 (ja) ベアチップ実装方法
KR102150528B1 (ko) 주상 부재 탑재 장치 및 주상 부재 탑재 방법
JP7041953B2 (ja) 柱状部材搭載装置及び柱状部材搭載方法
JP4185821B2 (ja) 配線基板におけるはんだコーティング方法
KR101018125B1 (ko) 기판 수용 지그 및 이를 포함하는 범프 인쇄장치
US20040123750A1 (en) Sonic screen printing
KR100900681B1 (ko) 솔더 범프 형성방법
JP3235192B2 (ja) 配線基板の接続方法
KR100378092B1 (ko) 플립 칩 본딩 방법
TW473944B (en) Method for forming conducting bump on contact pad
TWI248147B (en) Method for cleaning residual flux on surface of element and bumping process using the same
JP2009111263A (ja) 電子部品のリワーク方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees