JP4695148B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4695148B2
JP4695148B2 JP2007539773A JP2007539773A JP4695148B2 JP 4695148 B2 JP4695148 B2 JP 4695148B2 JP 2007539773 A JP2007539773 A JP 2007539773A JP 2007539773 A JP2007539773 A JP 2007539773A JP 4695148 B2 JP4695148 B2 JP 4695148B2
Authority
JP
Japan
Prior art keywords
adhesive
substrate
casting
semiconductor device
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007539773A
Other languages
English (en)
Other versions
JPWO2007043152A1 (ja
Inventor
隆雄 西村
公一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2007043152A1 publication Critical patent/JPWO2007043152A1/ja
Application granted granted Critical
Publication of JP4695148B2 publication Critical patent/JP4695148B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/30156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83047—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は、接着剤を用いて電子部品を基板に実装（例えば、フリップチップ実装）し、該接着剤内部における気泡の発生を低減した、高性能かつ信頼性の高い半導体装置及びその低コストで高効率な製造方法に関する。
従来より、電子部品を基板に実装する方法として、製造工程が簡便で、短時間かつ低コストでの実装が実現可能な点で、フリップチップ実装方法が採用されている。該フリップチップ実装方法としては、例えば、基板上に予め接着剤を供給しておき、電極パッド上に金等からなるバンプを形成した電子部品（例えば半導体チップ）を、前記基板に対向させるとともに、半導体チップに荷重を印加し、更に前記接着剤を硬化させることにより、半導体チップを基板に接続（実装）する方法が知られている（特許文献１及び２参照）。また、前記接着剤としては、短時間で硬化可能な点で、例えば、エポキシ樹脂等の熱硬化性の絶縁樹脂が好適である。
前記フリップチップ実装では、半導体チップを所定の温度に加熱しながら加圧することにより、加熱された半導体チップを接着剤に押し付ける。すると、接着剤は急激に加熱されて粘度が低下し、流動性が高まるため、半導体チップの全面に押し拡げられる。また、このとき、同時に熱硬化が進行し硬化する。そして、硬化した接着剤の接着力及び硬化収縮により、半導体チップ側の電極パッド上に形成されたバンプが、基板側に形成されたボンディング端子に圧接された状態で保持されて接続される。
しかし、このようなフリップチップ実装では、硬化した接着剤内部に気泡が生じるという問題がある。接着剤内部に気泡を含むと、気泡内の水分に起因して、半導体装置をリフローソルダリングによりマザーボード等に実装する際、水蒸気爆発現象による接着剤部での膨れや剥がれなどを生じ、バンプ接合部の導通不良等を引き起こすことがある。また、バンプ接合部近傍に気泡がある場合、気泡内の水分や不純物イオン等の影響により、隣接バンプ間で電流リークが発生し、半導体装置の特性を劣化させるほか、誤動作をさせることがあり、接着剤内部の気泡の存在は、半導体装置の信頼性に悪影響を及ぼす。
気泡の発生原因としては、例えば、基板上に接着剤を塗布したときに気泡が巻き込まれること、加熱により接着剤あるいは基板（例えば樹脂製基板）から発生するガスにより気泡が生成されること、接着剤が押し拡げられて流動するときに気泡が巻き込まれること、などが挙げられる。これらの気泡は、基板との界面近傍にて生じることが多く、特に基板上の配線部やボンディング端子部では、接着剤との界面に凹凸を有するため、接着剤が流動及び硬化する際に、該凹凸部分に気泡が入り込み易い。
なお、前記接着剤としては、フィルム状、ペースト状など、いずれの形状のものでも使用することができるが、フィルム状の接着剤では、流動性が殆どないため、基板に接着剤を貼付する際に凹凸のある基板との界面に気泡を多数含んでしまうことがあり、ペースト状の接着剤に比して、基板界面近傍にて気泡がより発生し易い。
近年、半導体チップの高集積化に伴い、バンプピッチが微細になっており、バンプ大きさはより小さく、バンプ高さはより低くなってきている。また、バンプピッチの微細化に対応して、基板のボンディング端子及び配線も微細化してきている。このため、接着剤と基板との界面に存在する凹凸も、より微細化され、上述のフリップチップ実装においては、微細化された凹凸部分に、気泡がより入り込み易くなる。このように、バンプピッチが微細になり、バンプ高さが低下すると、フリップチップ実装後の半導体チップと基板との間のギャップが小さくなり、接着剤層の厚みが薄くなるため、該厚みに対する気泡の相対的な大きさが増大し、従来では問題とならない程度の気泡が、前記問題を生ずることとなる。
前記気泡の発生の問題を改善する方法として、例えば、配線基板の表面に熱硬化性樹脂からなる接着剤を塗布する第１の工程と、ベア・チップを加熱ツールで保持し、該ベア・チップの素子面を配線基板の表面に向けることにより、ベア・チップのバンプと配線基板上のパッドとを互いに位置合わせするとともに、加熱ツールを介してベア・チップを加熱する第２の工程と、加熱されたベア・チップを配線基板に向けて加圧することにより、バンプをパッドに突き当てるとともに硬化させる第３の工程とを備えたフリップチップ接続方法が提案されている（特許文献３参照）。この場合、加圧に先立ち接着剤に接触させた加熱ツールを加熱させて接着剤を流動させてから加圧を開始しており、しかも１回のフリップチップ実装動作の中で、加熱ツールを段階的に加熱しているため、実装時間を短縮させることが困難である。また、連続動作でボンディングを繰り返す際、１回のフリップチップ実装動作の度に、加熱ツールを降温させる時間が必要となるため、実装時間の短縮が困難である。このため、生産性が低く、低コスト化を図ることができないという問題がある。
また、フリップチップを基板回路上に搭載する半導体部品の製造方法において、まず、基板回路上に真空雰囲気下で孔版印刷手段を適用してフリップチップに対応する平面形状にして上面が球状凸面状の液状樹脂層を形成し、次いで、該樹脂層上にフリップチップを整合状態のもとに載置した後、フリップチップを基板回路に対し加熱圧着させる方法が提案されている（特許文献４参照）。この場合、接着剤の塗布を真空下で孔版印刷により行うため、真空チャンバへの部材の出し入れの際に、減圧及び常圧復元する時間が必要となり、生産性が低いという問題がある。また、真空チャンバを備えた製造設備が必要となるため、コスト高を招くこととなる。更に、孔版印刷は、接着剤を微量に供給制御することが困難であり、微細ギャップ、微細ピッチに対応することができず、しかも搭載するチップサイズに応じた印刷マスクが必要となる点で、低コスト化の実現が困難である。
更に、半導体チップと、該半導体チップと対向する面に電極と対向する位置に電極を有する回路基板とを、接続用樹脂を介してフリップチップ方式にて、電気的に接続するフリップチップ構造半導体装置において、半導体チップ外周より外側であり、かつ接続用樹脂が回路基板を覆う領域内に少なくとも一部が位置する貫通孔が回路基板に取り付けられている半導体装置が提案されている（特許文献５参照）。該半導体装置における貫通孔は、気泡の発生を抑制するのではなく、気泡部の除湿の容易化を図るための通路として設けられており、該貫通孔の形成は、基板設計の自由度が小さくなるほか、微細な配線形成ができなくなることがあり、基板の製造コストの増加及び半導体装置の大型化を招くという問題がある。
したがって、接着剤を用いて電子部品を基板に実装（例えば、フリップチップ実装）し、該接着剤内部における気泡の発生を低減した、高性能かつ信頼性の高い半導体装置及びその低コストで高効率な製造方法は未だ提供されていないのが現状であり、特にバンプピッチが微細になった場合にも、前記接着剤内部における気泡の発生を低減可能な技術の開発が望まれている。
特開昭６０−２６２４３０号公報 特開平９−９７８１６号公報 特開２００１−２４４２９８号公報 特開２０００−１００８７０号公報 特開２００１−１２７１９４号公報
本発明は、接着剤を用いて電子部品を基板に実装（例えば、フリップチップ実装）し、該接着剤内部における気泡の発生を低減した、高性能かつ信頼性の高い半導体装置及びその低コストで高効率な製造方法を提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の半導体装置の製造方法は、複数のバンプを有する電子部品と、該バンプに対応した複数のボンディングパッドを有する基板との間であって前記基板上の少なくとも一部に、該電子部品と該基板とを接着させる接着剤を供給する供給工程と、
前記基板上に供給された前記接着剤における前記基板との接触総面積をＳ０とし、流延後の前記接着剤における前記基板との接触総面積をＳ１としたとき、次式、Ｓ１／Ｓ０＞１、を充たすように流延手段により前記接着剤を流延する流延工程と、
前記バンプを前記ボンディングパッドに当接させた状態で、前記接着剤を前記電子部品と前記基板とに接触させつつ、該接着剤を硬化させる硬化工程とを少なくとも含むことを特徴とする。
該半導体装置の製造方法では、前記供給工程において、複数のバンプを有する電子部品と、該バンプに対応した複数のボンディングパッドを有する基板との間であって前記基板上の少なくとも一部に、該電子部品と該基板とを接着させる接着剤が供給される。前記流延工程において、前記基板上に供給された前記接着剤における前記基板との接触総面積をＳ０とし、流延後の前記接着剤における前記基板との接触総面積をＳ１としたとき、次式、Ｓ１／Ｓ０＞１、を充たすように前記流延手段により前記接着剤が流延される。このとき、前記供給工程において供給された前記接着剤が、前記基板上で流動して前記バンプと前記ボンディングパッドとの接合部領域まで流し延ばされ（押し拡げられ）、前記接着剤と前記基板面に存在する凹凸との間隙に生ずる気泡が排出される。このため、前記基板面に前記接着剤を隙間なく確実に存在させることができる。前記硬化工程において、前記バンプが前記ボンディングパッドに当接された状態で、前記接着剤が前記電子部品と前記基板とに接触（充填）されつつ、該接着剤が硬化される。その結果、前記電子部品を前記基板に実装（例えばフリップチップ実装）する際に、前記基板界面近傍における前記接着剤内部の気泡の発生が抑制され、高性能かつ信頼性の高い半導体装置が、低コストで高効率に製造される。
本発明の半導体装置は、本発明の前記半導体装置の製造方法により製造されたことを特徴とする。
該半導体装置においては、本発明の前記半導体装置の製造方法により製造されるので、接着剤を用いて電子部品が基板に実装（例えば、フリップチップ実装）される際、該接着剤内部における気泡の発生が低減される。このため、接着剤部での膨れや剥がれによるバンプ接合部での導通不良、気泡内の水分や不純物イオン等の影響による隣接バンプ間での電流リークの発生などが防止され、高性能かつ信頼性が高い。
本発明によると、従来における問題を解決することができ、接着剤を用いて電子部品を基板に実装（例えば、フリップチップ実装）し、該接着剤内部における気泡の発生を低減した、高性能かつ信頼性の高い半導体装置及びその低コストで高効率な製造方法を提供することができる。
図１Ａは、本発明の半導体装置の製造方法に用いる基板の一例を示す概略説明図である。 図１Ｂは、本発明の半導体装置の製造方法における供給工程の一例を説明するための工程図である。 図１Ｃは、本発明の半導体装置の製造方法における供給工程後の接着剤の状態の一例を示す概略説明図である。 図２Ａは、本発明の半導体装置の製造方法に用いる流延手段の一例を示す概略説明図である。 図２Ｂは、本発明の半導体装置の製造方法における流延工程の一例を説明するための工程図である。 図３は、本発明の半導体装置の製造方法における流延工程後の接着剤の状態の一例を示す概略説明図である。 図４Ａは、本発明の半導体装置の製造方法における硬化工程の一例を説明するための工程図（その１）である。 図４Ｂは、本発明の半導体装置の製造方法における硬化工程の一例を説明するための工程図（その２）である。 図５は、本発明の半導体装置の製造方法により製造された半導体装置の一例を示す概略説明図である。 図６は、実施例１の半導体装置の製造方法で用いた流延手段の断面概略図である。 図７Ａは、実施例２の半導体装置の製造方法における供給工程を説明するための工程図である。 図７Ｂは、実施例２の半導体装置の製造方法における供給工程後の接着剤の状態を示す概略説明図である。 図８は、実施例２の半導体装置の製造方法における流延工程を説明するための工程図である。 図９は、実施例２の半導体装置の製造方法における流延工程後の接着剤の状態を示す概略説明図である。 図１０Ａは、実施例２の半導体装置の製造方法における硬化工程を説明するための工程図（その１）である。 図１０Ｂは、実施例２の半導体装置の製造方法における硬化工程を説明するための工程図（その２）である。 図１１は、実施例２の半導体装置の製造方法により得られた半導体装置を示す概略説明図である。 図１２は、実施例３の半導体装置の製造方法で用いた多面取り基板を示す概略説明図である。 図１３Ａは、実施例４の半導体装置の製造方法の供給工程において接着剤を連続形状に供給する態様を示す概略説明図である。 図１３Ｂは、実施例４の半導体装置の製造方法の供給工程において接着剤を不連続形状に供給する態様を示す概略説明図である。 図１３Ｃは、実施例４の半導体装置の製造方法における流延工程後の接着剤の状態を示す概略説明図である。 図１４Ａは、実施例５の半導体装置の製造方法における流延工程の第１の態様で用いた流延手段の断面概略図である。 図１４Ｂは、実施例５の半導体装置の製造方法における流延工程を説明するための工程図である。 図１５Ａは、実施例５の半導体装置の製造方法における流延工程の第２の態様で用いた流延手段及び流延停止手段の断面概略図である。 図１５Ｂは、実施例５の半導体装置の製造方法における流延工程の第２の態様を説明するための工程図である。 図１６は、実施例５の半導体装置の製造方法における流延工程の第３の態様で用いた流延手段を示す概略説明図である。 図１７Ａは、実施例６の半導体装置の製造方法における供給工程を説明するための工程図である。 図１７Ｂは、実施例６の半導体装置の製造方法における流延工程を説明するための工程図である。 図１８Ａは、実施例７の半導体装置の製造方法における１回目の供給工程を説明するための工程図である。 図１８Ｂは、実施例７の半導体装置の製造方法における流延工程を説明するための工程図である。 図１８Ｃは、実施例７の半導体装置の製造方法における２回目の供給工程を説明するための工程図である。 図１９Ａは、実施例８の半導体装置の製造方法における硬化工程を説明するための工程図（その１）である。 図１９Ｂは、実施例８の半導体装置の製造方法における硬化工程を説明するための工程図（その２）である。 図１９Ｃは、実施例８の半導体装置の製造方法における硬化工程を説明するための工程図（その３）である。
（半導体装置及びその製造方法）
本発明の半導体装置の製造方法（以下、「電子部品の実装方法」と称することがある）は、供給工程と、流延工程と、硬化工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。
本発明の半導体装置は、本発明の前記半導体装置の製造方法により製造される。
以下、本発明の半導体装置の製造方法の説明を通じて、本発明の半導体装置の詳細も明らかにする。
＜供給工程＞
前記供給工程は、電子部品と基板との間であって前記基板上の少なくとも一部に、該電子部品と該基板とを接着させる接着剤を供給する工程である。
−電子部品−
前記電子部品は、複数のバンプを少なくとも有してなり、更に必要に応じて適宜選択した、その他の部材を有してなる。
前記電子部品としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、半導体チップ、半導体パッケージなどが好適に挙げられる。
前記バンプとしては、導体である限り特に制限はなく、目的に応じて適宜選択することができ、例えば、金、銅、半田などからなるものが挙げられる。
前記バンプの形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ワイヤボンディング法、めっき法、転写法、などにより形成することができる。
前記バンプの間隔（バンプピッチ）としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ワイヤボンディング法により形成された金バンプ、銅バンプの場合は、通常３５〜１２０μｍ程度であり、めっき法により形成された金バンプ、銅バンプの場合は、通常２０〜８０μｍ程度であり、めっき法又は転写法により形成された半田バンプの場合は、通常３５〜３００μｍ程度であるが、いずれの場合においても４０μｍ以下が好ましい。
前記バンプピッチが４０μｍ以下になると、気泡の発生が顕著となり、バンプ接合部での導通不良や隣接バンプ間での電流リーク等による半導体装置の特性劣化の問題が顕在化するが、本発明の半導体装置の製造方法により製造された（前記電子部品が前記基板上に実装された）本発明の半導体装置では、前記バンプピッチが４０μｍ以下と極めて微細な場合にも、前記接着剤内部における気泡の発生が低減されるため、高性能かつ信頼性が高い。
−基板−
前記基板は、前記バンプに対応した複数のボンディングパッドを少なくとも有してなり、更に必要に応じて適宜選択した、その他の部材を有してなる。
前記基板としては、特に制限はなく、その材料、形状、構造、厚みなどについては公知のものの中から適宜選択することができるが、絶縁性を有するものが好ましい。
前記絶縁性を有する基板としては、特に制限はなく、目的に応じて適宜選択することができ、有機基板、無機基板などが挙げられる。
前記有機基板としては、例えば、ガラスＢＴ（ビスマレイミドトリアジン）基板、ガラスエポキシ基板、ポリイミド基板などが挙げられ、前記無機基板としては、例えば、セラミック基板、ガラス基板、シリコン基板などが挙げられる。
前記ボンディングパッドとしては、導体である限り特に制限はなく、例えば、銅、アルミニウム、金、ニッケル、銀などからなるものが挙げられる。
なお、前記ボンディングパッドは、該ボンディングパッド上に前記バンプを有し、該バンプを介して前記電子部品におけるバンプと接続されてもよい。
−接着剤−
前記接着剤は、前記電子部品と前記基板との間に介在されて、該電子部品と該基板とを接着させる機能を有する。
前記接着剤としては、特に制限はなく、その材料、形状などについては、適宜選択することができる。
前記材料としては、特に制限はなく、目的に応じて適宜選択することができるが、熱硬化型の絶縁性樹脂が好適に挙げられ、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂などが好ましい。これらは１種単独で使用してもよいし、２種以上を併用してもよい。
なお、前記接着剤には、必要に応じて、無機フィラー、金属フィラー、カップリング剤、分散剤、着色剤、離型剤などを添加してもよい。
前記形状としては、例えば、ペースト状であってもよいし、Ｂステージ化したフィルム状であってもよいが、ペースト状であるのが好ましい。フィルム状の接着剤では、流動性が殆どないため、前記基板に前記接着剤を貼付する際に、凹凸のある前記基板との界面に気泡を含んでしまうことがある。
前記接着剤がフィルム状である場合には、後述する流延工程により前記接着剤が押し拡げられることを考慮して、フィルム状接着剤の貼付面の面積が、前記基板上の前記電子部品の実装部位の面積よりも小さくなるように設けておくのが好ましい。
前記接着剤は、前記基板上の少なくとも一部に供給される。
前記接着剤の供給位置としては、前記基板上の少なくとも一部である限り特に制限はなく、目的に応じて適宜選択することができるが、後述する流延工程において、前記接着剤を前記基板の四方に、容易かつ均一に流し延ばす（押し拡げる）ことができる点で、前記基板における前記電子部品の実装部位の中心を少なくとも含む領域であるのが好ましい。
前記接着剤の前記基板に対する供給形状としては、特に制限はなく、目的に応じて適宜選択することができ、連続形状であってもよいし、不連続形状であってもよい。
前記連続形状としては、前記接着剤の存在領域が１つで形成される（点在していない）形状が挙げられ、例えば、円形状、多角形状、不定形状、これらが結合した形状などの任意の形状が挙げられる。
前記不連続形状としては、前記接着剤の存在領域が複数点在して形成される模様が挙げられ、例えば、複数の前記連続形状からなる模様、水玉模様などの任意の模様が挙げられる。
前記接着剤の供給方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記接着剤がペースト状である場合には、塗布などが挙げられ、前記接着剤がフィルム状である場合には、貼付などが挙げられる。
前記貼付は、フィルム状の前記接着剤が、タック性を有する材料で形成されている場合には、常温で行うことができるが、前記基板界面に存在する凹凸部に隙間ができることがあるため、前記基板及び前記接着剤の少なくともいずれかを加熱させながら貼付するのが好ましい。この場合、フィルム状の前記接着剤が軟化してタック性を生じ、前記凹凸部への前記接着剤の埋め込み性が向上する。
以上の工程により、前記接着剤が前記基板上の少なくとも一部に供給される。
＜流延工程＞
前記流延工程は、前記基板上に供給された前記接着剤における前記基板との接触総面積をＳ０とし、流延後の前記接着剤における前記基板との接触総面積をＳ１としたとき、次式、Ｓ１／Ｓ０＞１、を充たすように、流延手段により前記接着剤を流延する工程である。
前記式、Ｓ１／Ｓ０＞１、を充たすと、前記供給工程において供給された前記接着剤が、前記基板上で流動して前記バンプと前記ボンディングパッドとの接合部領域まで押し拡げられ、前記接着剤と前記基板面に存在する凹凸との間隙に生ずる気泡が、前記接着剤の外へ排出される。このため、前記基板面に前記接着剤を隙間なく確実に存在させることができる。
なお、前記接着剤における前記基板との接触総面積Ｓ０及びＳ１は、前記基板上に存在する接着剤の総面積を意味し、前記接着剤の前記基板に対する供給形状が、前記連続形状である場合には、該形状の面積を表し、前記不連続形状の場合には、該不連続形状（模様）を構成する総ての接着剤の面積を表す。
−流延手段−
前記流延手段としては、前記接着剤を流し延ばす（押し拡げる）こと、即ち、前記式、Ｓ１／Ｓ０＞１、を達成することができるものであれば、その形状、構造などについては特に制限はなく、目的に応じて適宜選択することができるが、前記形状としては、例えば、球状、棒状、板状などが好適に挙げられる。この場合、前記接着剤を前記基板面に対して均一に延ばし拡げることができる。
前記構造としては、中空構造であってもよいし、中実構造であってもよい。
前記中空構造である場合、例えば、前記流延部材を弾性材料で形成し、その内部に、空気等の気体、水等の流体などを充填して用いてもよい。この場合、前記流延部材は、例えば、風船のような形態を有し、前記接着剤を流延する際に、その内部に流体等が徐々に充填されることにより流延機能を有し、前記接着剤の流延後に、前記流体等を回収することにより、元の状態に戻すことができる。
前記流延手段における、少なくとも接着剤との接触面は、前記接着剤に対し非接着性であるのが好ましく、具体的には、フッ素樹脂で形成されてなるのが好ましい。この場合、フッ素樹脂面で前記接着剤を流延するため、前記接着剤を延ばし拡げた後、前記流延手段を前記接着剤から退避させる際に、前記流延手段への前記接着剤の付着を抑制することができ、供給した接着剤の量を減少させることなく、流延することができる点で、有利である。
なお、前記流延手段における、少なくとも接着剤との接触面がフッ素樹脂で形成されていればよく、前記流延手段はフッ素樹脂製のものであってもよいし、フッ素樹脂以外の材料で形成された部材の表面がフッ素樹脂コーティングされているものであってもよい。
前記フッ素樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＰＴＦＥ（四フッ化エチレン樹脂）、ＥＴＦＥ（エチレン・四フッ化エチレン共重合体樹脂）、ＰＦＡ（四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、ＦＥＰ（四フッ化エチレン・六フッ化プロピレン共重合体樹脂）などが挙げられる。これらの中でも、前記流延手段を構成する場合、加工成形性及び製造コストの点で、ＥＴＦＥが好ましく、またコーティング用としては、ピンホールの少ない連続被膜を得ることができる点で、ＰＦＡが好ましい。
また、前記流延手段としては、圧縮気体を噴出する機能を有するものが好ましく、該流延手段としては、例えば、噴出ノズルなどが挙げられる。この場合、該圧縮気体を、前記基板上に供給された前記接着剤に対して噴出することにより、前記接着剤を前記基板上に短時間で押し拡げることができ、生産性を向上させることができる。また、前記接着剤に対して非接触の状態で該接着剤を流延することができるため、供給した接着剤の量を減少させることなく押し拡げることができる点で有利である。
なお、前記噴出ノズルの数は、１つであってもよいし、複数であってもよい。
前記圧縮気体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、空気、窒素等の圧縮ガスが挙げられる。
前記圧縮気体は、加熱されたホットジェットであるのが好ましい。この場合、前記接着剤の粘度を低下させ、流動性を向上させることができる。
前記ホットジェットの温度としては、特に制限はなく、目的に応じて適宜選択することができるが、前記接着剤が熱硬化しない温度であるのが好ましく、例えば、５０〜１２０℃程度が好ましい。
前記噴出ノズルとしては、その材質、形状、構造、大きさなどについては、特に制限はなく、目的に応じて適宜選択することができる。
前記材質としては、ノズル口径（加工精度）、使用温度、寿命、使用圧力、コスト等により適宜選択され、例えば、ステンレス鋼、アルミ合金、銅亜鉛合金、チタン等の金属、ＡＢＳやＰＰＳ等の樹脂などが挙げられる。
前記形状としては、例えば、シングルノズル（単穴）、筒状形状、スリット型の噴出部形状などが挙げられる。また、ノズルの噴出部は、前記基板に対して垂直方向に前記圧縮気体を噴出するように設けてもよいし、先端を前記基板の外側に向かって湾曲させることにより、前記圧縮気体を前記基板に対して斜め方向から噴出するように設けてもよい。
前記ノズル口径としては、前記接着剤の材料物性（粘度やチキソ性）、前記基板への前記接着剤の供給形状、前記基板の表面パターンなどにより適宜選択されるが、例えば、０．０５〜１．０ｍｍが好ましい。
前記流延手段による前記圧縮気体の噴出は、連続噴出であってもよいし、パルス噴出であってもよい。
前記圧縮気体の噴出が連続噴出である場合、前記圧縮気体の噴出圧力を変化させて前記圧縮気体を噴出させるのが好ましい。この場合、例えば、前記圧縮気体の噴出圧力を、噴出開始から所定の圧力に達するまで徐々に、あるいは段階的に増加させると、前記圧縮気体の噴出開始直後に前記接着剤が不用意に飛散することを抑制し、製造歩留まりを向上させることができる。
前記流延手段と前記基板との距離、及び前記噴出圧力としては、前記接着剤の材料物性（粘度やチキソ性）、前記基板への前記接着剤の供給形状、前記基板の表面に形成された配線パターンなどにより適宜選択することができる。
前記距離としては、例えば、０．２〜３．０ｍｍが好ましい。
前記噴出圧力としては、前記連続噴出の場合には、例えば、０．０２〜０．５ＭＰａの範囲内で変化させるのが好ましく、前記パルス噴出の場合には、該範囲内の所定の圧力に設定するのが好ましい。
なお、噴出ノズルが複数ある場合、該噴出ノズル毎に噴出圧力を制御してもよく、前記噴出圧力は、各噴出ノズルで同一であってもよいし、異なっていてもよい。
また、前記噴出ノズルからの前記圧縮気体の噴出は、前記基板面に対して垂直に行ってもよいし、斜めから行ってもよい。
前記流延工程においては、前記接着剤が前記基板上の前記電子部品の実装領域よりも拡がらないように、流延停止手段により前記接着剤の流延が停止されるのが好ましい。この場合、前記接着剤を流延する際に、前記電子部品の実装領域外に前記接着剤が不用意に流動又は飛散することを抑制し、製造歩留まりを向上させることができる。
前記流延停止手段としては、前記接着剤の流延を停止（阻止）することができるものであれば特に制限はなく、目的に応じて適宜選択することができ、例えば、噴出ノズルなどが挙げられる。なお、前記噴出ノズルの詳細については、前記流延手段の説明において詳述した通りである。
前記流延手段の配設位置としては、特に制限はなく、目的に応じて適宜選択することができるが、前記基板上の前記電子部品の実装領域を囲む部位に枠状に配置するのが好ましい。この場合、前記接着剤が前記基板上の前記電子部品の実装領域よりも拡がらないようにすることができる。
前記流延停止手段が前記噴射ノズルである場合、該噴射ノズルにより前記圧縮気体を噴出するのが好ましい。該圧縮気体により、エアーのバリア（エアーカーテン）を形成することができ、該バリアにより前記接着剤の流延を停止することができる。
また、このとき、より確実に前記接着剤の流延を停止することができる点で、前記流延手段としての噴出ノズルと前記流延停止手段としての噴出ノズルとを、互いに独立して前記圧縮気体を噴出させ、前記噴出圧力の制御を行うことができるように設けるのが好ましい。例えば、前記流延手段としての噴出ノズルからの前記圧縮気体の噴出に先立ち、前記流延停止手段としての噴出ノズルからの前記圧縮気体の噴出を行い、該噴出圧力を、前記流延停止手段からの前記圧縮気体の噴出圧力よりも高く設定すると、前記電子部品の実装領域外への前記接着剤の不用意な流動を効果的に停止することができる。
前記流延手段は、前記基板面に対して平行方向に揺動可能であるのが好ましい。この場合、任意の領域に前記接着剤を流し延ばす（押し拡げる）ことができ、かつ前記接着剤を前記基板上に隙間なく確実に付与することができる。
以上の工程により、前記基板上に供給された前記接着剤における前記基板との接触総面積をＳ０とし、流延後の前記接着剤における前記基板との接触総面積をＳ１としたとき、次式、Ｓ１／Ｓ０＞１、を充たすように前記流延手段により前記接着剤が流延される。
前記供給工程及び前記流延工程の少なくともいずれかにおいては、前記接着剤を加熱することを含むのが好ましい。この場合、前記接着剤の粘度を低下させ、流動性を向上させることができ、前記流延手段により前記接着剤を流延する際に、より短時間で流し延ばすことができ、また、前記接着剤を前記基板面に隙間なく供給することができる。このため、前記接着剤の前記基板界面での気泡の発生を、より抑制することができる。
前記加熱は、例えば、前記接着剤がペースト状である場合には、前記接着剤を塗布するための装置をヒーター等により加熱することにより行ったり、前記基板を載置又は吸着保持するステージを、ヒーター等により加熱することにより行うことができる。
前記加熱温度としては、前記接着剤の粘度を低下させる温度であって、熱硬化させない温度であるのが好ましく、例えば、３０〜１２０℃が好ましい。
また、前記流延工程の後に、更に前記供給工程を含んでいてもよい。この場合、前記接着剤が、複数回に分けて前記基板上に供給されることとなる。例えば、前記供給工程が２回に分けて行われる場合、１回目の供給工程において供給する前記接着剤の量を少なくすることができ、前記接着剤を流延する際の該接着剤層の厚みを薄くすることができる。このため、前記接着剤と前記基板界面との隙間を容易に埋めることができ、隙間なく確実に前記接着剤を付与することができる。次いで、２回目の供給工程において、前記電子部品を前記基板に対して実装するのに必要な量の前記接着剤を更に供給すると、実装時に前記電子部品の外周部に流動してはみ出し、這い上がる接着剤の量が過大とならないように制御することができる。その結果、フリップチップ実装時に、前記電子部品を吸着保持したボンディングツールへの前記接着剤の付着を防止することができ、製造歩留まりの低下を抑制することができる。
＜硬化工程＞
前記硬化工程は、前記接着剤を硬化させる工程である。
前記硬化工程においては、前記接着剤の硬化が、前記バンプを前記ボンディングパッドに当接させた状態で、前記接着剤を前記電子部品と前記基板とに接触（充填）させつつ行われる。
前記バンプと前記ボンディングパッドとの当接は、前記電子部品を吸着保持したボンディングツールが、前記バンプを前記ボンディングパッドとの当接部位に位置合わせした状態を保持しつつ、前記バンプを前記ボンディングパッドに押圧することにより行われるのが好ましい。この場合、前記バンプと前記ボンディングパッドとを確実に接続し、前記電子部品を前記基板上にフリップチップ実装することができる。
前記接着剤の前記電子部品と前記基板との間への充填は、例えば、前記ボンディングツールを用い、前記電子部品を介して前記接着剤を加圧（押圧）することにより行われる。
この場合、加圧は、前記バンプと前記ボンディングパッドとの当接の際に、同時に行われる。
前記加圧の際の圧力としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ワイヤボンディング法により形成した金バンプを用いる場合には、４０〜３００ｍＮ／ｂｕｍｐが好ましい。
前記圧力が、４０ｍＮ／ｂｕｍｐ未満であると、前記接着剤の充填が充分に行われなかったり、前記バンプと前記ボンディングパッドとを確実に接続できないことがあり、３００ｍＮ／ｂｕｍｐを超えると、前記電子部品または前記基板の内部に破損が生じてしまったり、前記接着剤の前記電子部品と前記基板との間からのはみ出し量が過大となって、前記基板上に不用意に流動したり、ボンディングツールに付着してしまうことがある。
前記接着剤の硬化は、前記接着剤が加熱されることにより行なわれるのが好ましく、例えば、加熱された前記ボンディングツールにより行われるのが好ましい。加熱されたボンディングツールを用い、前記電子部品を介して前記接着剤を加圧すると、前記ボンディングツールの熱が、前記電子部品を介して前記接着剤に伝導し、前記接着剤を硬化させることができる。
前記ボンディングツールの加熱温度としては、特に制限はなく、前記接着剤の特性により適宜選択することができるが、例えば、１５０〜２５０℃が好ましい。
また、前記接着剤の硬化は、前記基板乃至該基板を載置又は吸着保持するステージを、ヒーター等により加熱して行ってもよい。この場合、前記基板の加熱温度としては、例えば、３０〜１２０℃程度である。
加熱された前記ボンディングツールを用いた前記接着剤の加圧時間（ボンディング時間：加熱及び加圧時間）としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１〜１０秒間程度が好ましい。
前記ボンディングツールとしては、前記電子部品を吸着保持可能である限り特に制限はなく、目的に応じて適宜選択することができる。
前記電子部品の吸着保持は、例えば、前記ボンディングツールに設けられた吸着孔により行われる。
前記ボンディングツールは、前記接着剤に対して非接着性の部材を介して電子部品を吸着保持し、かつ該非接着性の部材を介して前記接着剤を加圧するのが好ましい。この場合、フリップチップ実装時に、前記接着剤が前記電子部品の外周部にはみ出し、這い上がっても、前記非接着性の部材により前記ボンディングツールへの付着を防止することができる。このため、供給する前記接着剤の量、及び該接着剤の流延後の前記基板との接触総面積Ｓ１を設定する際の、製造マージン及び製造歩留まりを向上させることができる。また、前記電子部品の厚みが薄い場合、前記ボンディングツールへの前記接着剤の付着の問題が発生し易いが、前記非接着性の部材の存在により、前記接着剤の前記ボンディングツールへの付着を防止することができるため、前記電子部品の薄型化にも充分に対応することができる。
前記接着剤に対して非接着性の部材としては、その材質、形状、構造などについては特に制限はなく、目的に応じて適宜選択することができる。
前記材質としては、前記接着剤に対して非接着性のものであれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、フッ素樹脂が好適に挙げられる。
前記フッ素樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＰＴＦＥ（四フッ化エチレン樹脂）、ＥＴＦＥ（エチレン・四フッ化エチレン共重合体樹脂）、ＰＦＡ（四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、ＦＥＰ（四フッ化エチレン・六フッ化プロピレン共重合体樹脂）などが挙げられる。これらの中でも、加工成形性及び製造コストの点で、ＥＴＦＥが好ましい。
前記形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、フィルム状、シート状、などが挙げられる。また、フィルム状である場合には、円筒状の巻芯に巻き取ってロール状にして使用してもよい。
前記構造としては、特に制限はなく、目的に応じて適宜選択することができ、単層構造であってもよいし、積層構造であってもよい。
以上の工程により、前記接着剤が前記電子部品と前記基板とに接触（充填）されつつ硬化される。
なお、前記その他の工程として、前記硬化工程（前記ボンディング）の後に、前記接着剤の硬化率を高めるため、更に加熱工程（ポストキュア）を行ってもよい。
前記ポストキュアの温度としては、１５０〜２００℃が好ましく、時間としては、３０〜６０分間が好ましい。
ここで、本発明の半導体装置の製造方法の一例について、図面を参照しながら説明する。
まず、図１Ａに示すように、基板１０表面に、バンプ接合部１１を有するボンディングパッド１２と配線パターン１４とを形成し、図１Ｂに示すように、基板１０に対して、電子部品を実装する領域の中心部（基板１０の中心部）に向かって、吐出ノズル２０からペースト状の接着剤２２を吐出する。このとき、接着剤２２内部に気泡Ａが巻き込まれ、図１Ｂ及び図１Ｃに示すように、接着剤２２内部における、基板１０及び配線パターン１４間に存在する凹部１６や、配線パターン１４上に、気泡Ａが発生する。以上が、前記供給工程である。
次いで、例えば、図２Ａに示すような断面形状を有する、前記流延手段としての噴出ノズル３０を用い、図２Ｂに示すように、接着剤２２に対して垂直方向から圧縮気体３２を噴出し、接着剤２２を基板１０に対して押圧する。すると、気泡Ａも押圧されて、接着剤２２内を流動し、接着剤２２の外側に向かって移動する。このとき、基板１０上に供給された接着剤２２の基板１０との接触総面積をＳ０（図１Ｃ参照）とし、図３に示すように、流延後の接着剤２２の基板１０との接触総面積をＳ１としたとき、Ｓ０及びＳ１が、次式、Ｓ１／Ｓ０＞１、を充たすように前記接着剤を流延すると、ボンディングパッド１２を被覆するように、接着剤２２の存在領域が増大され、気泡Ａは接着剤２２外部に排出され、接着剤２２内の気泡Ａの存在が低減される。以上が、前記流延工程である。
そして、図４Ａに示すように、ボンディングツール４０に設けられた吸着孔４２により、前記電子部品としての半導体チップ５０を吸着させて、ボンディングツール４０に半導体チップ５０を保持させる。また、ボンディングツール４０により、半導体チップ５０に形成されボンディングパッド１２に対応した複数のバンプ５２を、ボンディングパッド１２との当接部位に位置合わせする。次いで、位置合わせした状態で、図４Ｂに示すように、ボンディングパッド１２とバンプ５２とを当接させる。そして、ボンディングツール４０を加熱し、加熱したボンディングツール４０により、接着剤２２を加圧して、接着剤２２を半導体チップ５０と基板１０とに接触（充填）させつつ、接着剤２２を硬化させる。以上が前記硬化工程である。
以上により、複数のバンプ５２を有する半導体チップ５０が、該バンプ５２に対応した複数のボンディングパッド１２を有する基板１０上に、バンプ５２とボンディングパッド１２とを対向させて接続された状態にて実装（フリップチップ実装）されて、図５に示すような本発明の半導体装置が製造される。
本発明の前記半導体装置の製造方法により製造された本発明の半導体装置としては、その形状、構造、大きさなどについては、特に制限はなく、目的に応じて適宜選択することができる。
前記半導体装置における、前記バンプの間隔（バンプピッチ）としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ワイヤボンディング法により形成した金バンプを用いる場合には、通常、３５〜１２０μｍ程度であり、４０μｍ以下が好ましい。
前記バンプピッチが４０μｍ以下になると、気泡の発生が顕著となり、バンプ接合部での導通不良や隣接バンプ間での電流リーク等による半導体装置の特性劣化の問題が顕在化するが、本発明の半導体装置の製造方法により製造された（前記電子部品が前記基板上に実装された）本発明の半導体装置では、前記バンプピッチが４０μｍ以下と極めて微細な場合にも、前記接着剤内部における気泡の発生が低減されるため、高性能かつ信頼性が高い。
本発明の半導体装置における前記電子部品が半導体チップである場合、該半導体チップ面積における気泡の存在率としては、前記バンプのレイアウト及びピッチ、使用する前記接着剤の材料などにより異なるが、低いほど好ましい。前記気泡の存在率が高いと、該気泡の存在により、接着剤部での膨れや剥がれによるバンプ接合部での導通不良、気泡内の水分や不純物イオン等の影響による隣接バンプ間での電流リークの発生などが生じることがある。
なお、前記気泡の存在率は、前記半導体チップが２以上ある場合には、個々の半導体チップにおける前記気泡の存在率を意味する。
本発明の半導体装置の製造方法によれば、接着剤を用いて電子部品を基板に実装（例えば、フリップチップ実装）し、該接着剤内部における気泡の発生を低減した、高性能かつ信頼性の高い半導体装置を低コストで高効率に製造することができる。
本発明の半導体装置は、接着剤を用いて電子部品が基板に実装（例えば、フリップチップ実装）される際、該接着剤内部における気泡の発生が低減されるので、接着剤部での膨れや剥がれによるバンプ接合部での導通不良、気泡内の水分や不純物イオン等の影響による隣接バンプ間での電流リークの発生などがなく、高性能かつ信頼性が高い。
以下、実施例及び比較例により本発明を更に具体的に説明するが、本発明はこれらの実施例により限定されるものではない。
（実施例１）
−半導体装置の製造−
まず、図１Ａに示すように、ガラス−ＢＴ（ビスマレイミドトリアジン）材からなる、前記基板としての２層基板１０表面に、バンプ接合部１１を有する３９２個のボンディングパッド１２と配線パターン１４とを形成した後、図１Ｂに示すように、２層基板１０に対して、電子部品（図４Ａにおける半導体チップ５０）を実装する領域の中心部（基板１０の中心部）に向かって、吐出ノズル２０から、前記接着剤としてのペースト状の熱硬化型絶縁性エポキシ樹脂２２を吐出した。このとき、接着剤２２内部に気泡Ａが巻き込まれ、図１Ｂ及び図１Ｃに示すように、接着剤２２内部における、２層基板１０及び配線パターン１４間に存在する凹部１６や、配線パターン１４上に、気泡Ａが発生した。以上が、本発明の前記半導体装置の製造方法における前記供給工程である。
次いで、１３個の噴出孔を有し、該噴出孔が図６に示すように配置された、前記流延手段としての１３穴マルチノズル３４を用い、図２Ｂに示すように、接着剤２２に対して垂直方向から、圧縮気体（空気）３２を噴出し、接着剤２２を２層基板１０に対して押圧した。すると、気泡Ａも押圧されて、接着剤２２内を流動し、接着剤２２の外側に向かって移動した。なお、マルチノズル３４は、ステンレス鋼で形成されており、ノズル口径は０．２ｍｍである。また、マルチノズル３４のノズル先端と２層基板１０表面との距離は、１．０ｍｍであり、圧縮気体３２の噴出圧力は０．１５ＭＰａで行った。
また、２層基板１０上に供給された接着剤２２における２層基板１０との接触総面積をＳ０（図１Ｃ参照）とし、図３に示すように、押圧後の接着剤２２における２層基板１０との接触総面積をＳ１としたとき、Ｓ０及びＳ１が、次式、Ｓ１／Ｓ０＞１、を充たすように接着剤２２を流延したところ、ボンディングパッド１２を被覆するように、接着剤２２の存在領域が増大した。すると、気泡Ａが接着剤２２外部に排出され、接着剤２２内の気泡Ａの存在が低減された。以上が、本発明の前記半導体装置の製造方法における前記流延工程である。
そして、図４Ａに示すように、ボンディングツール４０に設けられた吸着孔４２により、前記電子部品としての半導体チップ５０を吸着させて、ボンディングツール４０に半導体チップ５０を保持させた。なお、半導体チップ５０のチップサイズは、６．２ｍｍ×６．２ｍｍ×２００μｍである。そして、図示しないボンディングステージに２層基板１０を吸着保持し、ボンディングツール４０により、半導体チップ５０上に形成されボンディングパッド１２に対応した３９２個のバンプ５２を、ボンディングパッド１２との当接部位に位置合わせした。なお、バンプ５２は、金ワイヤを用いたボールボンディングにより形成されたスタッドバンプであり、互いに隣接するバンプ５２どうしの間隔（バンプピッチ）は、５０μｍである。
また、この際にボンディングツール４０を、予め一定の温度を維持するように加熱しておき、半導体チップ５０を、ボンディングツール４０に吸着させて加熱した。なお、加熱温度は２２５℃とした。
また、この際に図示しないボンディングステージを、予め一定の温度を維持するように加熱しておき、２層基板１０を、ボンディングステージに吸着させて加熱した。なお、加熱温度は４０℃とした。
次いで、位置合わせした状態で、図４Ｂに示すように、ボンディングパッド１２とバンプ５２とを当接させた。そして、加熱したボンディングツール４０により、接着剤２２を加圧して、接着剤２２を半導体チップ５０と２層基板１０とに接触（充填）させつつ、接着剤２２を硬化させた。また、同時に加熱したボンディングツール４０により、バンプ５２を加圧して、バンプ４０を塑性変形させた。なお、加熱温度２１５℃、圧力１６０ｍＮ／ｂｕｍｐ、ボンディング時間（加熱及び加圧時間）５秒間で行った。この加熱温度２１５℃は、ボンディング中における接着剤２２部の温度である。以上が本発明の前記半導体装置の製造方法における前記硬化工程である。
以上により、３９２個のバンプ５２を有する半導体チップ５０が、該バンプ５２に対応した３９２個のボンディングパッド１２を有する２層基板１０上に、バンプ５２とボンディングパッド１２とが接続された状態で実装（フリップチップ実装）された、図５に示す半導体装置が得られた。
（比較例１）
−半導体装置の製造−
実施例１において、前記流延工程を行わなかった以外は、実施例１と同様にして、半導体チップを基板上に実装（フリップチップ実装）し、半導体装置を製造した。
（実施例２）
−半導体装置の製造−
実施例１において、基板におけるボンディングパッド上にもバンプを形成した以外は、実施例１と同様にして、半導体チップを基板上に実装（フリップチップ実装）し、半導体装置を製造した。
まず、図７Ａに示すように、前記基板としてのシリコン基板７０表面に、ボンディングパッド７２及び該ボンディングパッド７２上に電解めっきにより金からなるバンプ７４を７４０個形成した後、シリコン基板７０に対して、電子部品（図１０Ａにおける半導体チップ８０）を実装する領域の中心部（基板７０の中心部）に向かって、吐出ノズル２０から、前記接着剤としてのペースト状の熱硬化型絶縁性エポキシ樹脂２２を吐出した。このとき、接着剤２２内部に気泡Ａが巻き込まれ、図７Ａ及び図７Ｂに示すように、接着剤２２内部における、シリコン基板７０と接着剤２２との界面近傍に、気泡Ａが発生した。以上が、本発明の前記半導体装置の製造方法における前記供給工程である。
次いで、１３個の噴出孔を有し、該噴出孔が図６に示すように配置された、前記流延手段としての１３穴マルチノズル３４を用い、図８に示すように、接着剤２２に対して垂直方向から、圧縮気体（空気）３２を噴出し、接着剤２２をシリコン基板７０に対して押圧した。すると、気泡Ａも押圧されて、接着剤２２内を流動し、接着剤２２の外側に向かって移動した。
また、シリコン基板７０上に供給された接着剤２２におけるシリコン基板７０との接触総面積をＳ０（図７Ｂ参照）とし、図９に示すように、押圧後の接着剤２２におけるシリコン基板７０との接触総面積をＳ１としたとき、Ｓ０及びＳ１が、次式、Ｓ１／Ｓ０＞１、を充たすように接着剤２２を流延したところ、ボンディングパッド７２及びバンプ７４を被覆するように、接着剤２２の存在領域が増大した。すると、気泡Ａが接着剤２２外部に排出され、接着剤２２内の気泡Ａの存在が低減された。以上が、本発明の前記半導体装置の製造方法における前記流延工程である。
そして、図１０Ａに示すように、ボンディングツール４０に設けられた吸着孔４２により、前記電子部品としての半導体チップ８０を吸着させて、ボンディングツール４０に半導体チップ８０を保持させた。なお、半導体チップ８０のチップサイズは、３．０ｍｍ×５．０ｍｍ×２００μｍである。そして、図示しないボンディングステージにシリコン基板７０を吸着保持し、ボンディングツール４０により、半導体チップ８０上に形成されバンプ７４に対応した７４０個のバンプ８２を、バンプ７４との当接部位に位置合わせした。なお、バンプ８２は、電解めっきにより形成された金めっきバンプであり、互いに隣接するバンプ８２どうしの間隔（バンプピッチ）は、２０μｍである。
また、この際にボンディングツール４０を、予め一定の温度を維持するように加熱しておき、半導体チップ８０を、ボンディングツール４０に吸着させて加熱した。なお、加熱温度は２２０℃とした。
また、この際に図示しないボンディングステージを、予め一定の温度を維持するように加熱しておき、シリコン基板７０を、ボンディングステージに吸着させて加熱した。なお、加熱温度は６０℃とした。
次いで、位置合わせした状態で、図１０Ｂに示すように、バンプ７４とバンプ８２とを当接させた。そして、加熱したボンディングツール４０により、接着剤２２を加圧して、接着剤２２を半導体チップ８０とシリコン基板７０とに接触（充填）させつつ、接着剤２２を硬化させた。また、同時に加熱したボンディングツール４０により、バンプ７４を加圧して、バンプ７４及びバンプ８２を塑性変形させた。なお、加熱温度２１５℃、圧力１４０ｍＮ／ｂｕｍｐ、ボンディング時間（加熱及び加圧時間）５秒間で行った。この加熱温度２１５℃は、ボンディング中における接着剤２２部の温度である。以上が本発明の前記半導体装置の製造方法における前記硬化工程である。
以上により、７４０個のバンプ８２を有する半導体チップ８０が、該バンプ８２に対応した７４０個のバンプ７４を有するシリコン基板７０上に、バンプ８２とバンプ７４とが接続された状態で実装（フリップチップ実装）された、図１１に示す半導体装置が得られた。
（比較例２）
−半導体装置の製造−
実施例２において、前記流延工程を行わなかった以外は、実施例２と同様にして、半導体チップを基板上に実装（フリップチップ実装）し、半導体装置を製造した。
実施例１〜２及び比較例１〜２で得られた半導体装置について、半導体チップ面積における気泡（ボイド）の存在率（発生率）を、下記方法により評価した。
即ち、基板と接着剤との界面近傍部の断面を平面研磨した後、該研磨面を走査型電子顕微鏡（ＳＥＭ）により観察し、基板と接着剤との界面に発生したボイドを測定し、半導体チップ面積に対するボイドの占有率をボイド発生率として評価した。なお、評価は、実施例１〜２及び比較例１〜２の半導体装置の製造方法により、それぞれサンプルを５個製造し、該５個のサンプルについて、それぞれ行った。結果を表１に示す。
表１の結果より、実施例１及び２の半導体装置では、基板と接着剤との界面にボイドが殆ど発生していなかったのに対し、比較例１及び２では、実施例１及び２に比して、ボイド発生率が高いことが判った。
得られた実施例１〜２及び比較例１〜２の半導体装置を用いて、下記方法に基づいて、吸湿リフロー試験（前処理）を行った後、これらの半導体装置の性能を評価した。
＜吸湿リフロー試験（前処理）＞
実施例１〜２及び比較例１〜２の半導体装置のそれぞれについて、温度３０℃、相対湿度８０％の環境下、７２時間にわたって吸湿した後、赤外リフロー装置を用いてピーク温度２５０℃の加熱処理を行った。この一連の吸湿リフロー処理を２回繰り返して行い、実施例１〜２及び比較例１〜２の半導体装置について、それぞれ１０個のサンプルを作製し、得られたサンプルについて下記方法に基づいて、外観及び内部外観を検査し、導通抵抗調査を行った。
−外観検査−
外観検査は、実体顕微鏡を用いて、倍率２０倍にて外観を観察し、異常があるかどうかを確認した。
−内部外観検査−
内部外観検査は、超音波探傷計を用いて内部外観検査を行い、半導体装置内部の接着剤と半導体チップ界面との間、及び接着剤と基板界面との間において剥離が生じていないかどうかを確認した。
−導通抵抗調査−
前記導通抵抗調査は、バンプを介してデイジーチェーン接続された半導体チップと基板との接続信頼性について、デイジーチェーンの抵抗値を測定することにより、該抵抗値の変動を調査した。ここで、抵抗値が組立初期の値から１０％上昇した場合に不良であると判断した。
これらの検査及び調査の結果、実施例１〜２及び比較例１〜２の半導体装置を用いて作製したサンプルのいずれについても、不良発生はなかった。
次いで、前記吸湿リフロー試験（前処理）後のサンプルを、それぞれ５個用いて、信頼性試験を行った。
＜信頼性試験＞
信頼性試験として、得られたサンプルについて、下記温度サイクル試験及び恒温恒湿試験を行い、下記外観検査及び導通抵抗調査を行った。
−温度サイクル試験−
温度サイクル試験は、低温側として、−５５℃にて２５分間の環境に、高温側として、１２５℃にて２５分間の環境に、それぞれサンプルを連続的に繰り返し置くことにより行った。
−恒温恒湿試験−
恒温恒湿試験は、温度１２１℃、相対湿度８５％の環境に、それぞれサンプルを放置することにより行った。
温度サイクル試験及び恒温恒湿試験後のサンプルについて、下記外観検査及び導通抵抗調査を行った。
−外観検査−
外観検査は、実体顕微鏡を用いて、倍率２０倍にて外観を観察し、異常があるかどうかを確認した。
−導通抵抗調査−
前記導通抵抗調査は、バンプを介してデイジーチェーン接続された半導体チップと基板との接続信頼性について、デイジーチェーンの抵抗値を測定することにより、該抵抗値の変動を調査した。ここで、抵抗値が組立初期の値から１０％上昇した場合に不良であると判断した。
これらの検査及び調査の結果、温度サイクル試験後のサンプルについては、実施例１では、１，５００サイクルまで、実施例２では、１，０００サイクルまで、比較例１では、１，４００サイクルまで、比較例２では、９５０サイクルまで、それぞれ不良発生はなかった。
恒温恒湿試験後のサンプルについては、実施例１では、６７２時間まで、実施例２では、５０４時間まで、比較例１では、５０４時間まで、比較例２では、３３６時間まで、それぞれ不良発生はなかった。
これらのことより、ボイドの発生により、比較例の半導体装置では、実施例の半導体装置に比して、接着剤部での膨れや剥がれによるバンプ接合部での導通不良や、気泡内の水分や不純物イオン等の影響により隣接バンプ間で電流リークが発生する可能性が高いと認められる。
（実施例３）
実施例１において、基板を、図１２に示す多面取り基板に代えた以外は、実施例１と同様にして、半導体チップを多面取り基板に実装（フリップチップ実装）し、半導体装置を製造した。
実施例３では、図１２に示す多面取り基板（図１２では、１０面）１００に対して、実施例１と同様にして、前記接着剤の前記供給工程、前記流延工程及び前記硬化工程を行ったので、多面取り基板における１０面それぞれに、半導体チップが同時に実装され、製造効率が向上した。
（実施例４）
実施例１において、前記供給工程における前記接着剤の前記基板に対する供給形状を変えた以外は、実施例１と同様にして、半導体チップを基板に実装（フリップチップ実装）し、半導体装置を製造した。
実施例４では、図１３Ａに示すように、接着剤２２を前記連続形状としての略十字状に供給した。また、図１３Ｂに示すように、前記不連続形状としての水玉模様に供給した。接着剤２２の供給形状が、図１３Ａ及び図１３Ｂのいずれの態様であっても、前記流延工程において、図１３Ｃに示すように、バンプ接合部１１（図１Ａ参照）を覆うように接着剤２２を流し延ばす（押し拡げる）ことができ、気泡の発生が低減された半導体装置が製造された。
（実施例５）
実施例１において、前記流延工程を、下記方法により行った以外は、実施例１と同様にして、半導体チップを基板に実装（フリップチップ実装）し、半導体装置を製造した。
実施例５では、前記流延工程の第１の態様として、５個の噴出孔を有し、該噴出孔が図１４Ａに示すように配置された、前記流延手段としてのノズル１１０を使用した。図１４Ｂに示すように、ノズル１１０を、２層基板１０に対して平行方向に揺動させながら、接着剤２２に対して垂直方向から、圧縮気体（空気）３２を噴出し、接着剤２２を２層基板１０に対して押圧した。また、このとき、圧縮気体３２の噴出圧力を変化させながら揺動させた。なお、ノズル１１０において外周部に位置するノズルの先端は、外側に湾曲していてもよく、接着剤２２に対して斜め方向から圧縮気体３２を噴出してもよい。
また、前記流延工程の第２の態様として、噴出孔が図１５Ａに示すように配置され、前記流延手段としての噴出孔群１２２と前記流延停止手段としての噴出孔群１２４とを有するノズル１２０を使用した。ノズル１２０においては、接着剤２２を押圧するための噴出孔群（前記流延手段）１２２を中心部に配置し、接着剤２２の流動制御のための噴出孔群（前記流延停止手段）１２４を半導体チップ５０の実装領域の外周に対応した部位に、該外周を囲むように枠状に配置した。図１５Ｂに示すように、まず、枠状に配置された噴出孔群１２４から圧縮気体３２を噴出させ、次いで、中心部に配置された噴出孔群１２２から圧縮気体３２を噴出させた。ここで、圧縮気体３２の噴出圧力は、噴出孔群１２２よりも噴出孔群１２４の方が大きくなるように設定した。すると、噴出孔群１２２からの圧縮気体３２により、接着剤２２が押圧されて流し延ばされる（押し拡げられる）一方、噴出孔群１２４からの圧縮気体３２により、接着剤２２が半導体チップ５０の実装領域以外の部位に不用意に流動又は飛散することが防止された。
更に、前記押圧工程の第３の態様として、図１６に示すような、前記流延手段としての棒状の流延部材１３０を使用した。流延部材１３０は、表面がフッ素樹脂コーティングされている。流延部材１３０を、２層基板１０との距離を一定に保持しながら、２層基板１０に対して平行方向に揺動させながら、接着剤２２を押圧した。なお、押圧部材１３０は球状であっても同様に接着剤２２を流延（押圧）することができる。
実施例５では、前記第１の態様から前記第３の態様のいずれの流延工程により接着剤の流延を行っても、気泡の発生が低減され、高性能かつ信頼性の高い半導体装置が得られた。
（実施例６）
実施例１において、前記供給工程及び前記流延工程を、下記方法により行った以外は、実施例１と同様にして、半導体チップを基板に実装（フリップチップ実装）し、半導体装置を製造した。
＜供給工程＞
まず、図１７Ａに示すように、２層基板１０上に、該２層基板１０を加熱しながら、フィルム状の接着剤１５０を貼付した。接着剤１５０が、２層基板１０により加熱されて軟化することにより、タック性が生じ、２層基板１０上の凹部（基板１０と配線パターン１４とにより形成される凹凸部）１６への埋め込み性が向上した。なお、フィルム状の接着剤１５０は、貼付面の面積が、半導体チップ実装領域の面積よりも小さくなるように形成した。
＜流延工程＞
次いで、２層基板１０を加熱することにより、接着剤１５０を加熱しながら、図１７Ｂに示すように、前記流延手段としての板状の流延部材１６０を、２層基板１０に対して垂直方向から押し付けることにより、接着剤２２を押圧した。なお、流延部材１６０は、表面がフッ素樹脂コーティングされている。
実施例６では、フィルム状の接着剤１５０を使用し、該接着剤１５０を加熱しながら流延したので、２層基板１０上に存在する凹凸部への接着剤１５０の埋め込み性が向上し、気泡の発生が低減された、高性能かつ信頼性の高い半導体装置が得られた。
（実施例７）
実施例１において、前記流延工程の後に、更に前記供給工程を行うことにより、前記接着剤の基板への供給を２回に分けて行った以外は、実施例１と同様にして、半導体チップを基板に実装（フリップチップ実装）し、半導体装置を製造した。
実施例７では、まず、図１８Ａに示すように、前記供給工程において、実施例１よりも少量の接着剤２２を供給した。次いで、図１８Ｂに示すように、前記流延工程において、接着剤２２を押圧して流し延ばし（押し拡げ）、実施例１よりも厚みの薄い接着剤層を形成した。次いで、図１８Ｃに示すように、更に前記供給工程（２回目の供給工程）を行い、接着剤２２を供給した。その後、前記流延工程及び前記硬化工程を行い、半導体装置を製造した。なお、前記２回目の供給工程により供給した接着剤２２については、流延工程を省略してもよい。
実施例７では、１回目の前記供給工程により形成される接着剤層の厚みが薄いので、接着剤と基板界面との隙間を容易に埋めることができ、確実に接着剤を充填することができるため、気泡の発生が低減された、高性能かつ信頼性の高い半導体装置が得られた。
（実施例８）
実施例１において、前記硬化工程を、下記方法により行った以外は、実施例１と同様にして半導体チップを基板に実装（フリップチップ実装）し、半導体装置を製造した。
実施例８では、前記硬化工程において、まず、図１９Ａに示すように、開口部２０２を有するフッ素樹脂フィルム２００を介して、半導体チップ５０を、ボンディングツール４０に吸着保持させた。ここで、半導体チップ５０は、吸着孔４２及び開口部２０２によりボンディングツール４０に吸着保持された。次いで、図１９Ｂに示すように、バンプ５２をボンディングパッド１２との当接部位に位置合わせした状態で、ボンディングパッド１２とバンプ５２とを当接させた。そして、ボンディングツール４０を加熱し、加熱したボンディングツール４０により、フッ素樹脂フィルム２００を介して接着剤２２を加圧し、接着剤２２を半導体チップ５０と２層基板１０とに接触（充填）させつつ、接着剤２２を硬化させた。その後、図１９Ｃに示すように、ボンディングツール４０及びフッ素樹脂フィルム２００を、半導体チップ５０から退避させた。なお、フッ素樹脂フィルム２００は、１回のボンディング毎に、開口部２０２が１つずれるように巻き取られ、次のボンディングの際には、フッ素樹脂フィルム２００の清浄な面に半導体チップ５０が接触するようになっている。
実施例８では、フリップチップ実装時に、前記接着剤が前記電子部品の外周部にはみ出し、這い上がっても、前記フッ素樹脂フィルムにより前記ボンディングツールへの付着が防止され、製造歩留まりが向上した。また、該フッ素樹脂フィルムの存在により、半導体チップの薄型化（例えば、厚みが１５０μｍ以下である半導体チップ）にも充分に対応可能であると認められた。
本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 複数のバンプを有する電子部品と、該バンプに対応した複数のボンディングパッドを有する基板との間であって前記基板上の少なくとも一部に、該電子部品と該基板とを接着させる接着剤を供給する供給工程と、
前記基板上に供給された前記接着剤における前記基板との接触総面積をＳ０とし、流延後の前記接着剤における前記基板との接触総面積をＳ１としたとき、次式、Ｓ１／Ｓ０＞１、を充たすように、流延手段により前記接着剤を流延する流延工程と、
前記バンプを前記ボンディングパッドに当接させた状態で、前記接着剤を前記電子部品と前記基板とに接触させつつ、該接着剤を硬化させる硬化工程とを少なくとも含むことを特徴とする半導体装置の製造方法。
（付記２） 供給工程が、基板上に連続形状及び不連続形状のいずれかの態様で接着剤を供給する付記１に記載の半導体装置の製造方法。
（付記３） 流延手段が、圧縮気体を噴出する付記１から２のいずれかに記載の半導体装置の製造方法。
（付記４） 圧縮気体の噴出が、連続噴出及びパルス噴出のいずれかにより行われる付記３に記載の半導体装置の製造方法。
（付記５） 流延手段が、圧縮気体の噴出圧力を変化させる付記４に記載の半導体装置の製造方法。
（付記６） 接着剤が基板上の電子部品の実装領域よりも拡がらないように、流延停止手段により前記接着剤の流延を停止する付記１から５のいずれかに記載の半導体装置の製造方法。
（付記７） 圧縮気体が加熱された付記３から６のいずれかに記載の半導体装置の製造方法。
（付記８） 流延手段が、球状、棒状、及び板状のいずれかである付記１から２のいずれかに記載の半導体装置の製造方法。
（付記９） 流延手段における、少なくとも接着剤との接触面がフッ素樹脂で形成されてなる付記８に記載の半導体装置の製造方法。
（付記１０） 流延手段が、基板面に対して平行方向に揺動可能である付記１から９のいずれかに記載の半導体装置の製造方法。
（付記１１） 供給工程及び流延工程の少なくともいずれかにおいて、接着剤を加熱することを含む付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１２） 流延工程の後に、更に供給工程を含む付記１から１１のいずれかに記載の半導体装置の製造方法。
（付記１３） 接着剤の硬化が、該接着剤を加熱することにより行われる付記１から１２のいずれかに記載の半導体装置の製造方法。
（付記１４） バンプとボンディングパッドとの当接が、電子部品を吸着保持したボンディングツールが、前記バンプを前記ボンディングパッドとの当接部位に位置合わせして行われる付記１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５） ボンディングツールが、接着剤に対して非接着性の部材を介して電子部品を吸着保持し、かつ該非接着性の部材を介して前記接着剤を加圧する付記１４に記載の半導体装置の製造方法。
（付記１６） 非接着性の部材が、フッ素樹脂からなるフィルムである付記１５に記載の半導体装置の製造方法。
（付記１７） バンプピッチが４０μｍ以下である付記１から１６のいずれかに記載の半導体装置の製造方法。
（付記１８） 付記１から１７のいずれかに記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
（付記１９） バンプピッチが４０μｍ以下である付記１８に記載の半導体装置。
本発明の半導体装置の製造方法は、接着剤を用いて電子部品を基板に実装（例えば、フリップチップ実装）し、該接着剤内部における気泡の発生を低減した、高性能かつ信頼性の高い半導体装置を低コストで高効率に製造することができる。
本発明の半導体装置は、接着剤を用いて電子部品が基板に実装（例えば、フリップチップ実装）される際、該接着剤内部における気泡の発生が低減されるので、接着剤部での膨れや剥がれによるバンプ接合部での導通不良、気泡内の水分や不純物イオン等の影響による隣接バンプ間での電流リークの発生などがなく、高性能かつ信頼性が高い。

Claims (5)

  1. 複数のバンプを有する電子部品と、該バンプに対応した複数のボンディングパッドを有する基板との間であって前記基板上の少なくとも一部に、該電子部品と該基板とを接着させる接着剤を供給する供給工程と、
    前記基板上に供給された前記接着剤に、前記基板の上方であって実装領域の中心部に位置する流延手段により圧縮気体を噴き付け、前記接着剤を、前記複数のボンディングパッドを覆うように流延させると共に、前記接着剤が前記基板上の前記電子部品の実装領域よりも拡がらないように、前記基板の上方であって、前記実装領域の外周部位に枠状に配置した流延停止手段により圧縮気体を噴出し、前記接着剤の流延を停止させる流延工程と、
    前記バンプを前記ボンディングパッドに当接させた状態で、前記接着剤を前記電子部品と前記基板とに接触させつつ、該接着剤を硬化させる硬化工程とを少なくとも含み、
    前記流延手段からの前記圧縮気体の噴出圧力よりも、前記流延停止手段からの前記圧縮気体の噴出圧力の方が高いことを特徴とする半導体装置の製造方法。
  2. 流延手段が、基板面に対して平行方向に揺動可能である請求の範囲第１項に記載の半導体装置の製造方法。
  3. 供給工程及び流延工程の少なくともいずれかにおいて、接着剤を加熱することを含む請求の範囲第１項から第２項のいずれかに記載の半導体装置の製造方法。
  4. 流延工程の後に、更に供給工程を含む請求の範囲第１項から第３項のいずれかに記載の半導体装置の製造方法。
  5. バンプとボンディングパッドとの当接が、電子部品を吸着保持したボンディングツールが、前記バンプを前記ボンディングパッドとの当接部位に位置合わせして行われ、前記ボンディングツールが、前記接着剤に対して非接着性の部材を介して前記電子部品を吸着保持し、かつ該非接着性の部材を介して前記接着剤を加圧する請求の範囲第１項から第４項のいずれかに記載の半導体装置の製造方法。
JP2007539773A 2005-10-06 2005-10-06 半導体装置及びその製造方法 Expired - Fee Related JP4695148B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/018557 WO2007043152A1 (ja) 2005-10-06 2005-10-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007043152A1 JPWO2007043152A1 (ja) 2009-04-16
JP4695148B2 true JP4695148B2 (ja) 2011-06-08

Family

ID=37942422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007539773A Expired - Fee Related JP4695148B2 (ja) 2005-10-06 2005-10-06 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7687319B2 (ja)
JP (1) JP4695148B2 (ja)
KR (1) KR100985084B1 (ja)
CN (1) CN100562980C (ja)
WO (1) WO2007043152A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5109376B2 (ja) * 2007-01-22 2012-12-26 東京エレクトロン株式会社 加熱装置、加熱方法及び記憶媒体
JP5018117B2 (ja) * 2007-02-15 2012-09-05 富士通セミコンダクター株式会社 電子部品の実装方法
JP4861907B2 (ja) * 2007-06-18 2012-01-25 アルプス電気株式会社 半導体モジュールの製造方法及び半導体モジュール
JP2009289959A (ja) * 2008-05-29 2009-12-10 Elpida Memory Inc ボンディング装置およびボンディング方法
DE102008048869A1 (de) * 2008-09-25 2010-04-22 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
JP5612963B2 (ja) * 2010-08-20 2014-10-22 新光電気工業株式会社 電子部品実装装置および電子部品実装方法
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6009743B2 (ja) * 2011-08-09 2016-10-19 積水化学工業株式会社 半導体パッケージの製造方法
JP6292432B2 (ja) * 2013-01-15 2018-03-14 ナガセケムテックス株式会社 回路部材接合体の製造方法および回路部材
CN103985643A (zh) * 2013-02-07 2014-08-13 中芯国际集成电路制造(上海)有限公司 一种用于半导体芯片封装制程的贴片工艺
DE102014113697A1 (de) * 2014-09-23 2016-04-07 Infineon Technologies Austria Ag Verfahren mit Inkjet-Prozessen und deren Anwendung
JP6081042B1 (ja) * 2015-12-16 2017-02-15 三菱電機株式会社 半導体装置およびその製造方法
JP6307729B1 (ja) * 2016-11-30 2018-04-11 株式会社新川 ボンディング装置及びボンディング方法
KR102592226B1 (ko) * 2018-07-17 2023-10-23 삼성전자주식회사 반도체 패키지 본딩헤드 및 본딩방법
KR102225956B1 (ko) * 2018-10-19 2021-03-12 세메스 주식회사 다이 본딩 장치, 기판 본딩 장치, 다이 본딩 방법 및 기판 본딩 방법
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
KR102448321B1 (ko) * 2022-01-03 2022-09-28 와이투라인 주식회사 큰 크기의 보이드를 제거하기 위한 보이드 제거장치 및 그를 이용하는 보이드 제거방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187420A (ja) * 1997-09-08 1999-03-30 Fujitsu Ltd 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JP2005150445A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 接着剤塗布装置とそれを用いた半導体チップの実装方法
JP2005150446A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 電子部品の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2770821B2 (ja) 1995-07-27 1998-07-02 日本電気株式会社 半導体装置の実装方法および実装構造
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JP2961314B1 (ja) 1998-09-24 1999-10-12 日本レック株式会社 半導体部品の製造方法
JP3485509B2 (ja) 1999-10-28 2004-01-13 シャープ株式会社 フリップチップ型半導体装置及びその製造方法
JP2001244298A (ja) 2000-02-28 2001-09-07 Toshiba Corp フリップチップ接続方法
US6926190B2 (en) * 2002-03-25 2005-08-09 Micron Technology, Inc. Integrated circuit assemblies and assembly methods
US6861278B2 (en) * 2002-04-11 2005-03-01 Nordson Corporation Method and apparatus for underfilling semiconductor devices
US20050028361A1 (en) * 2003-08-07 2005-02-10 Indium Corporation Of America Integrated underfill process for bumped chip assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187420A (ja) * 1997-09-08 1999-03-30 Fujitsu Ltd 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JP2005150445A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 接着剤塗布装置とそれを用いた半導体チップの実装方法
JP2005150446A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 電子部品の製造方法

Also Published As

Publication number Publication date
WO2007043152A9 (ja) 2007-05-31
KR20080044326A (ko) 2008-05-20
JPWO2007043152A1 (ja) 2009-04-16
US7687319B2 (en) 2010-03-30
WO2007043152A1 (ja) 2007-04-19
CN100562980C (zh) 2009-11-25
CN101283445A (zh) 2008-10-08
KR100985084B1 (ko) 2010-10-04
US20080188058A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
JP4695148B2 (ja) 半導体装置及びその製造方法
JP4534062B2 (ja) 半導体装置
KR101016588B1 (ko) 반도체 디바이스 및 그 제조 방법
JP5154271B2 (ja) はんだバンプを有する配線基板及びその製造方法
JP4949281B2 (ja) 部品付き配線基板の製造方法
KR101530528B1 (ko) 땜납 전사기재의 제조방법, 땜납 프리코트 방법 및 땜납 전사기재
JP2014120773A (ja) パッケージ構造及びパッケージ方法
JP2008047741A (ja) 回路基板及び半導体装置
JP4337358B2 (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP5182296B2 (ja) 電子部品装置の製造方法
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
JP6123836B2 (ja) 半導体装置の製造方法
JP3812677B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR20210102817A (ko) 레이저 본딩 방법
JP2020150117A (ja) 電子装置、および電子装置の製造方法
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP4605177B2 (ja) 半導体搭載基板
JP5309472B2 (ja) 半導体装置の製造方法
JP4189931B2 (ja) 印刷マスクの清掃方法
JP2007227961A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP5386220B2 (ja) 電子部品の実装方法および実装構造体
Ying et al. Process Development of Void Free Underfilling for Flip-chip-on-board
JP2010087052A (ja) フリップチップ実装構造体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4695148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees