JP2005150445A - 接着剤塗布装置とそれを用いた半導体チップの実装方法 - Google Patents

接着剤塗布装置とそれを用いた半導体チップの実装方法 Download PDF

Info

Publication number
JP2005150445A
JP2005150445A JP2003386617A JP2003386617A JP2005150445A JP 2005150445 A JP2005150445 A JP 2005150445A JP 2003386617 A JP2003386617 A JP 2003386617A JP 2003386617 A JP2003386617 A JP 2003386617A JP 2005150445 A JP2005150445 A JP 2005150445A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor chip
shape
needle
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003386617A
Other languages
English (en)
Inventor
Takafumi Kashiwagi
隆文 柏木
Hideki Niimi
秀樹 新見
Yuji Yagi
優治 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003386617A priority Critical patent/JP2005150445A/ja
Publication of JP2005150445A publication Critical patent/JP2005150445A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Coating Apparatus (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】様々な半導体チップの形状に対して一部の部品の交換で対応でき、かつ所定形状に接着剤を塗布できる接着剤塗布装置とそれを用いた半導体チップの実装方法を提供することを目的とするものである。
【解決手段】接着剤８を収容するシリンジ１と、このシリンジ１の一方に接続するニードル部４とを設け、このニードル部４を複数のニードルを束ねて所定形状とし、シリンジ１の内部の接着剤８を所定形状に塗布する接着剤塗布装置であり、所定形状に最適量の接着剤８を容易に塗布することができる。
【選択図】図１

Description

本発明は接着剤を塗布する接着剤塗布装置とそれを用いた半導体チップの実装方法に関するものである。
近年、電子機器には携帯機器等に代表される薄型化、小型化の要求が高まっており、半導体チップのパッケージに対しても薄型化要求が強く、金属リードフレームに半導体チップを固定し金線等で配線後接着剤封止する従来のパッケージ方法に対して半導体チップ単体を回路基板にアクティブ面を向けてフェースダウン実装するいわゆるフリップチップ実装方式の使用が増大している。フリップチップ実装方法の代表的なものは熱硬化性接着剤を用いた実装方法である。
従来の半導体チップの実装方法としては、図１２〜図１９に示すものがある。
図１２〜図１４は従来の半導体チップの実装方法を示す断面図、図１５〜図１９は従来の接着剤の塗布形状を示す平面図である。
図１２に示すように半導体チップ１００の接続パッドに金線ボールボンディング法やメッキ法を用いて高さ数十μｍのバンプ１０１を形成し、図１３に示すように熱硬化性接着剤１０４を回路基板１０２の上に塗布する。そして図１４に示すように半導体チップ１００のバンプ１０１面を回路基板１０２の面に対向させ、接続用ランド１０３と位置合わせして圧着ツール１０５にて加圧及び加熱を行い、バンプ１０１と回路基板１０２のランド１０３との電気的導通を得ると同時に熱硬化性接着剤１０４を硬化させ接続が完了する。なお一般に接続用ランド１０３の表面は接続抵抗を安定化させるために金メッキ処理を施している。
熱硬化性接着剤１０４において接着剤中に導電性粒子を混練した異方導電性接着剤１０４も同様に使用されている。
接着剤等の接着剤塗布装置はシリンジ（図示せず）とニードル（図示せず）を用いたエアディスペンサが一般的である。また接着剤の塗布形状としては様々な形状がある。図１５〜図１９は一般的な接着剤の塗布形状を示す平面図である。
図１５に示すような単純な円形の接着剤１０６では図１６に示すように加圧および接着して半導体チップ１００の角部に接着剤１０６の量が少なくなり、各辺中央部からのはみ出しが多大になるため、塗布ニードルの形状を変形して図１７に示す十字状の接着剤１０６や多点塗布を行い、偏りなく半導体チップと回路基板１０２の間に接着剤１０６が充填されるようにするのが一般的である。
さらに、接着剤１０６の塗布形状としては図１８に示すように薄くかつ半導体チップ１００の形状に近い糸巻き形状にすることが望ましい。このような糸巻き形状に接着剤１０６を塗布すると、半導体チップ１００を配置し、加圧する工程において図１９に示すように接着剤１０６は半導体チップ１００の角部にまで最小限の流動で速やかに充填されると共に側辺からの余分なはみ出しも防止することができる。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００１−２５０８４５号公報
しかしながら上記従来の構成では、半導体チップ１００の寸法や形状によって異なる形状のニードルを作製する必要があり、作製するためのリードタイムや多大な費用が発生するという問題点を有していた。また異なった形状の半導体チップ１００の種類だけニードルを作製する必要があり、多種類の半導体チップ１００を使用する場合、作製時間や作製費用のみならず多数のニードルを保管及び管理する費用が発生するという問題点があった。
さらに、糸巻き形状に塗布しようとして糸巻き形状に開口したニードルを使用すると塗布厚みが制御できないため、１回の塗布で必要量以上の接着剤１０６を塗布してしまうため十字形状等に塗布幅を狭くすることにより接着剤量を制御し、半導体チップ１００を配置して加圧する工程において、接着剤を強く押し流して半導体チップ１００の全体に接着剤１０６を行き渡らせる必要があり、接着剤１０６が高速に流れるため気泡を巻き込み易く実装の信頼性が低下するという問題点があった。
本発明は様々な半導体チップの形状に対して一部の部品の交換で対応でき、かつ所定形状に接着剤を塗布できる接着剤塗布装置とそれを用いた半導体チップの実装方法を提供することを目的とするものである。
上記目的を達成するために本発明は以下の構成を有する。
本発明の請求項１に記載の発明は、接着剤を収容するシリンジと、このシリンジの一方に接続するニードル部とを設け、このニードル部を複数のニードルを束ねて所定形状とし、前記シリンジ内の接着剤を所定形状に塗布する接着剤塗布装置であり、所定形状に最適量の接着剤を容易に塗布することができる。
請求項２に記載の発明は、接着剤を収容するシリンジと、このシリンジの一方に接続するニードル部とを設け、このニードル部をブロック体に複数の貫通孔を設けて所定形状とし、前記シリンジ内の接着剤を所定形状に塗布する接着剤塗布装置であり、所定形状に最適量の接着剤を容易に塗布することができる。
請求項３に記載の発明は、ニードル部のニードルの輪郭形状を円、楕円、多角形、線状のいずれかとした請求項１に記載の接着剤塗布装置であり、所定形状に最適量の接着剤を容易に塗布することができる。
請求項４に記載の発明は、ブロック体に設けた複数の貫通孔で形成する輪郭形状を円、楕円、多角形、線状のいずれかとした請求項２に記載の接着剤塗布装置であり、所定形状に最適量の接着剤を容易に塗布することができる。
請求項５に記載の発明は、シリンジとニードル部との間に所定形状の開口を形成したマスクを設けた請求項１または２に記載の接着剤塗布装置であり、所定形状に最適量の接着剤を容易に塗布することができる。
請求項６に記載の発明は、マスクを取り換え可能とする請求項５に記載の接着剤塗布装置であり、マスクの交換により所定形状に最適量の接着剤を容易に塗布することができる。
請求項７に記載の発明は、請求項１または２に記載の接着剤塗布装置により接着剤としての接着剤を回路基板上に塗布する工程と、半導体チップのバンプと前記回路基板の電極とを対向させて位置合わせする工程と、前記半導体チップを背面より加圧および加熱し前記接着剤を硬化する工程とからなる半導体チップの実装方法であり、所定形状に最適量の接着剤を容易に塗布することができるため高い信頼性の半導体チップの実装ができる。
以上のように本発明は、接着剤を収容するシリンジと、このシリンジの一方に接続するニードル部とを設け、このニードル部を複数のニードルを束ねて所定形状とし、前記シリンジ内の接着剤を所定形状に塗布する接着剤塗布装置であり、所定形状に最適量の接着剤を容易に塗布することができる。
以下、本発明の実施の形態について図を用いて説明する。
（実施の形態１）
図１は本発明の実施の形態１における接着剤塗布装置の構成を示す側面図である。
図１に示すように１は接着剤８を収容するシリンジであり、２はシリンジ１の先端の吐出口である。吐出口２にはマスク３が取り付けられ、さらにマスク３にはニードル部４がマスク３に対して密着して取り付けられている。この構造は吐出口２、マスク３、ニードル部４をねじ構造にしておくことで容易に組立、分解ができる。また他の追加部品による固定手段で各部品を固定しても良い。
図２は本発明の実施の形態１における接着剤塗布装置のマスクの平面図である。
図２に示すようにマスク３は平板状の部材に必要な塗布形状に対応する開口５を形成したものである。ステンレス鋼等の金属や接着剤製の板を用いてレーザー加工やエッチング加工等により容易に形成することができる。実施の形態１では例えば糸巻き形状の開口５を作製した。
図３は本発明の実施の形態１における接着剤塗布装置のニードル部の側面図である。
図３に示すようにニードル部４はベース部６と複数のニードル７からなり、細いニードル７がベース部６のほぼ全面に複数本束ねられ、埋め込み固定されている。またニードル７は互いに密着しておらず、回路基板に接着剤を塗布した時に隣接するニードル７からの接着剤滴が一体となるように間隙を持って配置されている。ニードル７は中央空間を持つパイプ状であり中央空間はベース部６も貫通している。この構造によりベース部６の表面側から接着剤を注入すればニードル７の先端より排出することができる。
図４は本発明の実施の形態１における接着剤塗布装置の構成を示す拡大断面図である。
図４に示すようにシリンジ１に空圧をかけて接着剤８を吐出口２より排出すると接着剤８はマスク３とニードル部４を通過してニードル７の先端より排出される。接着剤８は全てのニードル７の先端から排出されるのではなく、マスク３とニードル部４を隙間なく密着させているため、マスク３の開口５に対応するニードル７だけ接着剤８が供給されて先端より排出される。吐出された接着剤８は図４に示すようにほぼ一定の大きさの球状となってニードル７の先端に付着し、接着剤８を回路基板１０に軽く接触させてニードル７を回路基板１０から遠ざけることにより回路基板１０の上に転写される。転写量は転写直前にニードル７の先端に溜まった球状の大きさにより決定し、空圧の圧力と加える時間により制御することができる。
接着剤８を所定形状に吐出させるためにはマスク３とニードル部４を密着させることが重要である。マスク３とニードル部４の間に間隙があるとマスク３を通過した接着剤８が不要なニードル７にまで流れ込み、所定形状に吐出することができなくなる。マスク３とニードル部４を密着させるためにマスク３を柔軟な材質で作製し、吐出口２とニードル部４の間のガスケットとして作用させることも可能である。
また、ニードル７の内径および外形は極力小さい方がニードル７を密に配置できるためマスク３の開口５の形状が忠実に接着剤８の吐出形状として再現されるが、あまりに細いとニードル７からの吐出が困難となり、目詰まりが発生するため接着剤８の性状に合わせてニードル７の径を設定することが望ましい。
図５は本発明の実施の形態１における接着剤塗布装置を用いて形成した塗布形状を示す平面図である。
本実施の形態１ではニードル７より接着剤８を吐出した後、回路基板１０の上に転写塗布を行ったが予めニードル７の先端を回路基板１０の表面に接近させておき、その後接着剤８を吐出しても同様に回路基板１０の上に接着剤を塗布することができる。また接着剤８を滑らかな形状とする場合、回路基板１０を加熱し接着剤８の粘度を低下させ、流動を加速する方法や気体を吹き付けて接着剤８を流動させるなどの方法により工程時間短縮を行うこともできる。
また。本実施の形態１におけるニードル部４のニードル７は互いに密着せず独立しているため、接着剤８を回路基板１０に転写する際に接着剤８がニードル７の側に残り、転写率が一定でなく接着剤量の分布が偏ることが少ないという効果を有する。
図６は本発明の実施の形態１における半導体チップを実装する工程を示す断面図である。
図６に示すように１３はバンプ１４が形成された半導体チップである。バンプ１４は金ワイヤーを用いたボールボンディング法やメッキ法によって形成することができる。回路基板１０の上に形成する半導体チップ１３のバンプ１４の位置に対応した電極とバンプ１４を位置合わせして接着剤１２を介して半導体チップ１３を回路基板１０に押し付け、半導体チップ１３の上部より加圧および加熱することによって接着剤１２を半導体チップ１３と回路基板１０の間に完全に充填して硬化させることによりバンプ１４と電極の電気的導通を得ると同時に機械的な強度が得られる。
図７は本発明の実施の形態１における接着剤を硬化した半導体チップの平面図である。
図７に示すように接着剤１２は半導体チップ１３よりわずかにはみ出し、そのはみ出し量は各辺にほぼ均一となる。この接着剤１２のはみ出し量を各辺均一にするためには接着剤１２の塗布形状および塗布量を制御する必要があり、本実施の形態１ではマスク３の開口５の形状により塗布形状を決め、塗布量はシリンジ１の中に加えられる空圧の圧力および時間により制御することができる。半導体チップ１３の形状が異なる場合は最適な接着剤１２の塗布形状および塗布量が変化するが、マスク３を交換することにより容易に塗布形状を変化させることができる。さらにマスクは平板に所定形状の開口５を設けただけの単純な構造であり容易に作製できる。
（実施の形態２）
図８は本発明の実施の形態２における接着剤塗布装置の構成を示す側面図である。
図８に示すように１は接着剤８を収容するシリンジ、２はシリンジ１の先端の吐出口である。吐出口２にはマスク３が取り付けられ、さらにマスク３には多数の貫通孔を有するブロック体１５がマスク３に対して密着して取り付けられている。この構造は吐出口２、マスク３、ブロック体１５をねじ構造とすることにより組立、分解が容易になる。また他の追加部品による固定手段で各部品を固定しても良い。
図９は本発明の実施の形態２における接着剤塗布装置のマスク３の構成を示す平面図である。
図９に示すようにマスク３は平板状の部材において所定の塗布形状に対応する開口５を形成したものである。例えばステンレス鋼等の金属や接着剤製の板を用いてレーザー加工やエッチング加工等により容易に形成することができる。本実施の形態２では例えば糸巻き形状の開口５を作製した。
図１０は本発明の実施の形態２における接着剤塗布装置のブロック体の構成を示す斜視図である。
図１０に示すようにブロック体１５には複数の貫通孔１６が形成されており、片方の開口部から接着剤を注入すれば反対側の開口部より排出することができる。複数の貫通孔１６は互いに独立しており貫通孔１６の内部の接着剤が他の貫通孔１６へ漏れることはない。
複数の貫通孔１６を有するブロック体１５は例えば金属製や接着剤製の板材を機械加工して形成することができる。またレーザー加工法等のビーム加工法も利用できる。紫外線硬化接着剤等を利用した積層方式の３次元加工法も適した加工法である。また多数のパイプを接着剤あるいは金属で固めることでも形成できる。これらの加工法が本発明の効果に影響を及ぼすことはなく、片方の開口部から接着剤を注入すれば反対側の開口部より排出することができ、かつ複数の貫通孔１６は互いに独立している。
図１１は本発明の実施の形態２における接着剤塗布装置の構成を示す側面図である。
図１１に示すようにシリンジ１に空圧をかけて接着剤８を吐出口２より排出すると、接着剤８はマスク３と複数の貫通孔１６を設けたブロック体１５を通過して複数の貫通孔１６の先端より排出される。接着剤８は全ての貫通孔１６の先端から排出されるのではなくマスク３とブロック体１５とは隙間なく密着しているためマスク３の開口５に対応する貫通孔１６にだけ接着剤が供給されて先端より排出される。
接着剤８を所定形状に選択的に吐出させるためにはマスク３とブロック体１５を密着させることが重要である。マスク３とブロック体１５との間に間隙があるとマスク３を通過した接着剤８が不要な貫通孔１６にまで流れ込み、所定形状に吐出できない。マスク３とブロック体１５を密着させるためにマスク３を柔軟な材質で作製し、吐出口２とブロック体１５との間のガスケットとして作用させることも可能である。
また、貫通孔１６の径は極力小さい方が貫通孔１６を密に配置できるためマスク３の開口５の形状が忠実に接着剤８の吐出形状として再現されるがあまりに細いと貫通孔１６からの吐出が困難となり、目詰まりが発生するため接着剤８の性状に合わせ貫通孔１６の径を設定する方が良い。
実施の形態２においてブロック体１５より接着剤８を吐出して回路基板１０の上への転写して塗布を行ったが予めブロック体１５を回路基板１０の表面に接近させ、その後接着剤１２を吐出しても回路基板１０の上に接着剤１２を塗布することができる。また滑らかな形状とする場合、回路基板１０を加熱し接着剤１２の粘度を低下させて流動を加速する方法や気体を吹き付けて接着剤１２を流動させるなどの方法により工程時間短縮を行うことができる。
また、本実施の形態２ではブロック体１５を介して接着剤１２を回路基板１０に転写するため接着剤１２が完全に転写せずブロック体１５の側に一部が残る現象が生じる。このため接着剤１２の性状によっては転写量の安定性において実施の形態１に記載したニードルより劣ることがあるが、ニードルと比べてブロック体１５は作製が容易で安価であるという特長を有する。
そして、図７に示すように半導体チップ１３を回路基板１０の上に実装することができる。
図７に示すように接着剤１２は半導体チップ１３から僅かにはみ出し、そのはみ出し量は各辺にほぼ均一となる。この接着剤１２のはみ出し量を各辺に対して均一にするためには接着剤１２の塗布形状および塗布量を制御する必要があるが、実施の形態２ではマスク３の開口５の形状により塗布形状を決めて塗布量をシリンジ１の中に加えられる空圧の圧力および時間により制御する。半導体チップ１３の形状が異なる場合は最適な接着剤１２の塗布形状および塗布量が変化するが、マスク３だけを交換することにより容易に塗布形状が変更できる。さらにマスク３は平板に必要な開口５を設けた単純な構造であり、容易に作製できる。
本発明にかかる接着剤塗布装置とそれを用いた半導体チップの実装方法は、フリップチップ実装を行うための接着剤を任意の形状に塗布することが可能であり、かつ容易に塗布形状が変更できるため、半導体チップに最適な形状に接着剤を塗布することができ、高信頼であるという効果を有し、半導体チップの高密度かつ高信頼実装が必要な電子機器等に有用である。
本発明の実施の形態１における接着剤塗布装置の構成を示す側面図 本発明の実施の形態１における接着剤塗布装置のマスクの平面図 本発明の実施の形態１における接着剤塗布装置のニードル部の側面図 本発明の実施の形態１における接着剤塗布装置の構成を示す拡大断面図 本発明の実施の形態１における接着剤塗布装置を用いて形成した塗布形状を示す平面図 本発明の実施の形態１における半導体チップを実装する工程を示す断面図 本発明の実施の形態１における接着剤を硬化した半導体チップの平面図 本発明の実施の形態２における接着剤塗布装置の構成を示す側面図 本発明の実施の形態２における接着剤塗布装置のマスクの構成を示す平面図 本発明の実施の形態２における接着剤塗布装置のブロック体の構成を示す斜視図 本発明の実施の形態２における接着剤塗布装置の構成を示す側面図 従来の半導体チップの実装方法を示す断面図 同半導体チップの実装方法を示す断面図 同半導体チップの実装方法を示す断面図 従来の接着剤の塗布形状を示す平面図 同接着剤の塗布形状を示す平面図 同接着剤の塗布形状を示す平面図 同接着剤の塗布形状を示す平面図 同接着剤の塗布形状を示す平面図
符号の説明
１ シリンジ
３ マスク
４ ニードル部
５ 開口
６ ベース部
７ ニードル
８ 接着剤
１０ 回路基板
１２ 接着剤
１３ 半導体チップ
１４ バンプ
１５ 複数の孔を有するブロック体
１６ 貫通孔

Claims (7)

  1. 接着剤を収容するシリンジと、このシリンジの一方に接続するニードル部とを設け、このニードル部を複数のニードルを束ねて所定形状とし、前記シリンジ内の接着剤を所定形状に塗布する接着剤塗布装置。
  2. 接着剤を収容するシリンジと、このシリンジの一方に接続するニードル部とを設け、このニードル部をブロック体に複数の貫通孔を設けて所定形状とし、前記シリンジ内の接着剤を所定形状に塗布する接着剤塗布装置。
  3. ニードル部のニードルの輪郭形状を円、楕円、多角形、線状のいずれかとした請求項１に記載の接着剤塗布装置。
  4. ブロック体に設けた複数の貫通孔で形成する輪郭形状を円、楕円、多角形、線状のいずれかとした請求項２に記載の接着剤塗布装置。
  5. シリンジとニードル部との間に所定形状の開口を形成したマスクを設けた請求項１または２に記載の接着剤塗布装置。
  6. マスクを取り換え可能とする請求項５に記載の接着剤塗布装置。
  7. 請求項１または２に記載の接着剤塗布装置により接着剤としての接着剤を回路基板上に塗布する工程と、半導体チップのバンプと前記回路基板の電極とを対向させて位置合わせする工程と、前記半導体チップを背面より加圧および加熱し前記接着剤を硬化する工程とからなる半導体チップの実装方法。
JP2003386617A 2003-11-17 2003-11-17 接着剤塗布装置とそれを用いた半導体チップの実装方法 Pending JP2005150445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003386617A JP2005150445A (ja) 2003-11-17 2003-11-17 接着剤塗布装置とそれを用いた半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003386617A JP2005150445A (ja) 2003-11-17 2003-11-17 接着剤塗布装置とそれを用いた半導体チップの実装方法

Publications (1)

Publication Number Publication Date
JP2005150445A true JP2005150445A (ja) 2005-06-09

Family

ID=34694250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003386617A Pending JP2005150445A (ja) 2003-11-17 2003-11-17 接着剤塗布装置とそれを用いた半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP2005150445A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007043152A1 (ja) * 2005-10-06 2009-04-16 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2012127781A (ja) * 2010-12-15 2012-07-05 Denso Corp 力学量センサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007043152A1 (ja) * 2005-10-06 2009-04-16 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4695148B2 (ja) * 2005-10-06 2011-06-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2012127781A (ja) * 2010-12-15 2012-07-05 Denso Corp 力学量センサ

Similar Documents

Publication Publication Date Title
JP3420435B2 (ja) 基板の製造方法、半導体装置及び半導体装置の製造方法
US20140103098A1 (en) Mask for bumping solder balls on circuit board and solder ball bumping method using the same
JP2001230274A (ja) 実装基板及び実装方法
KR20080044326A (ko) 반도체 장치 및 그 제조 방법
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
US6722275B2 (en) Reservoir stencil with relief areas and method of using
JPH10270477A (ja) 半導体パッケージ製造方法
US7588965B2 (en) Stencil and method for depositing material onto a substrate
JP2005150445A (ja) 接着剤塗布装置とそれを用いた半導体チップの実装方法
JPH10261741A (ja) 半導体装置及び半導体装置の製造方法
JP2007281116A (ja) 半導体装置の製造方法
KR101037744B1 (ko) 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
TWI505380B (zh) 導電封裝結構及其製造方法
KR102540569B1 (ko) 프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF
JP3319269B2 (ja) 電子部品接合方法
JP4215685B2 (ja) 電子回路素子の製造方法
WO2023119700A1 (ja) バンプ製造方法及びそれに用いるインプリント型
JP3561166B2 (ja) 異方性導電ペーストを用いた電子部品の接続方法
JP2009212492A (ja) パッケージ基板の製造方法及び半導体パッケージの製造方法
JP2001250845A (ja) 半導体チップ実装方法及び実装装置
JP2002368026A (ja) 半導体装置の製造方法および製造設備
JP2001237534A (ja) 電子部品実装方法及び電子部品実装用基板
JP2002164386A (ja) Ｉｃ実装用基板とその製造方法及びｉｃ実装用基板へのｉｃ実装方法
JP2002009110A (ja) 半導体装置
JP2004104139A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020