JP2009212492A - パッケージ基板の製造方法及び半導体パッケージの製造方法 - Google Patents

パッケージ基板の製造方法及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2009212492A
JP2009212492A JP2008267440A JP2008267440A JP2009212492A JP 2009212492 A JP2009212492 A JP 2009212492A JP 2008267440 A JP2008267440 A JP 2008267440A JP 2008267440 A JP2008267440 A JP 2008267440A JP 2009212492 A JP2009212492 A JP 2009212492A
Authority
JP
Japan
Prior art keywords
bump
chip
solder
manufacturing
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008267440A
Other languages
English (en)
Other versions
JP4934831B2 (ja
Inventor
Cho Suku-Hyon
チョ スク−ヒョン
Ho Jin Kim
キム ホ−ジン
Lee Jae-On
リー ジャエ−オン
Yong Kwan Lee
リー ヨン−クワン
Seung Ho Baek
ベク セン−ホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009212492A publication Critical patent/JP2009212492A/ja
Application granted granted Critical
Publication of JP4934831B2 publication Critical patent/JP4934831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体チップのチップバンプとパッケージ基板のハンダバンプとの間に接合信頼性を向上させることができるパッケージ基板の製造方法及び半導体パッケージの製造方法を提供する。
【解決手段】チップバンプの形成された半導体チップが実装されるパッケージ基板を製造する方法であって、電極パッドが形成された回路基板を提供する段階Ｓ１００と、電極パッドにハンダバンプを形成する段階Ｓ２００と、チップバンプの形状に対応して凸部または凹部が形成された治具の凸部または凹部をハンダバンプに対向するようにして、治具を基板に熱加圧Ｓ３００する段階と、治具を離型する段階と、を含むことを特徴とする。
【選択図】図５

Description

本発明はパッケージ基板の製造方法及び半導体パッケージの製造方法に関する。
フリップチップパッケージング（flip chip packaging）とは、半導体チップのような電子素子を回路基板に付着する際に、ワイヤのような追加的連結構造を使用せず、半導体チップや回路基板の電極パターンにハンダバンプを融着して半導体チップと回路基板とをボンディングし、パッケージングをする方式である。
最近、大容量データの高速処理に対する要求や電子製品の軽薄短小化によって電子素子のバンプのサイズ及びピッチ（bump pitch）が次第に小さくなっている。このようなバンプサイズの小型化につれ、各バンプの高さをコントロールすることが重要となり、厳しくなってきている。
図１〜図４は、従来技術による半導体チップパッケージの製造方法を示す工程図である。従来技術による半導体パッケージの製造方法をよく見ると、先ず、図１に示すように、回路基板１０２の回路パターン１０４の一部として形成される電極パッド１０６上にハンダバンプ１０８を融着する。このとき、電極パッド１０６に融着されるハンダバンプ１０８のサイズや高さは一定しない。次に、図２に示すように、平らなコイニング（coining）用加圧板１１０を用いてハンダバンプ１０８の先端を加圧してハンダバンプ１０８の先端を平らにし、高さを一定にする。次に、図３に示すように、加圧板１１０を分離して先端が平らで高さが一定であるハンダバンプ１０８を回路基板１０２に形成する。次に、図４に示すように、半導体チップのバンプ１１４と回路基板１０２のハンダバンプ１０８とが対応するようにして半導体チップ１１２を回路基板１０２に載置する。次に、ハンダバンプ１０８をリフロー（reflow）して半導体チップ１１２を回路基板１０２にボンディングする。
しかし、従来技術による半導体チップパッケージの製造方法は最近電子素子のバンプのサイズやピッチが小さくなる傾向から、半導体チップのバンプと回路基板のハンダバンプとの間に接合信頼性が落ちるという問題点があった。
特に、半導体チップのバンプを、金属をメッキして形成するポストバンプタイプにする場合、半導体チップのバンプの先端及び回路基板のハンダバンプの先端の両方ともに平らな面が形成されるために、半導体チップのバンプと回路基板のハンダバンプとを対応づけてリフロー工程を行う際に、半導体チップのバンプと回路基板のハンダバンプとの接合面に空隙（air void）が生じて接合信頼性が著しく低下するという問題点があった。
こうした従来技術の問題点に鑑み、本発明は、半導体チップのチップバンプとパッケージ基板のハンダバンプとの間に接合信頼性を向上させることができるパッケージ基板の製造方法及び半導体パッケージの製造方法を提供することを目的とする。
本発明の一実施形態によれば、チップバンプの形成された半導体チップが実装されるパッケージ基板を製造する方法であって、電極パッドが形成された回路基板を提供する段階と、電極パッドにハンダバンプ（solder bump）を形成する段階と、チップバンプの形状に対応して凸部または凹部が形成された治具の凸部または凹部がハンダバンプに対向するようにして、治具を基板に熱加圧する段階と、治具を離型する段階と、を含むパッケージ基板の製造方法が提供される。
治具を離型する段階以前に、ハンダバンプを硬化させる段階をさらに含むことができる。
ハンダバンプを形成する段階は、ハンダバンプに対応して開口部が形成されたマスクを回路基板に載置する段階と、ハンダペーストをスクィージングして開口部に圧入する段階と、ハンダペーストをリフローする段階と、マスクを除去する段階と、を含むことができる。
チップバンプは先端が平らなポストバンプであることができ、治具の凹部はドーム状の溝の形態であることができる。
また、チップバンプの先端が平らなポストバンプであることができ、治具の凹部はスクラッチ（scratch）状の溝であることができる。
チップバンプは、先端に円錐状突起が形成されている針型バンプであることができ、治具の凸部は突起に対応する円錐状凸部であることができる。
チップバンプは、先端が平らなポストバンプである場合、治具の凸部は中央が凹んだ噴火口状の凸部であることができる。
また、本発明の他の実施形態によれば、チップバンプの形成された半導体チップをパッケージ基板に実装してパッケージする方法であって、電極パッドが形成された回路基板を提供する段階と、電極パッドにハンダバンプを形成する段階と、チップバンプの形状に対応して凸部または凹部が形成された治具の凸部または凹部をハンダバンプに対向するようにして、治具を基板に熱加圧する段階と、治具を離型する段階と、チップバンプとハンダバンプとが対応するようにして半導体チップを回路基板に実装する段階と、ハンダバンプをリフローしてチップバンプとハンダバンプとをボンディングする段階と、を含む半導体パッケージの製造方法が提供される。
治具を離型する段階以前に、ハンダバンプを硬化する段階をさらに含むことができる。
ハンダバンプを形成する段階は、ハンダバンプに対応する開口部が形成されたマスクを回路基板に載置する段階と、ハンダペーストをスクィージングして開口部に圧入する段階と、ハンダペーストをリフローする段階と、マスクを除去する段階と、を含むことができる。
チップバンプは、先端が平らなポストバンプであることができ、治具の凹部はドーム状の溝であることができる。
また、チップバンプは、先端が平らなポストバンプである場合、治具の凹部はスクラッチ状の溝であることができる。
チップバンプは、先端に円錐状突起が形成された針型バンプであることができ、治具の凸部は突起に対応する円錐状凸部であることができる。
チップバンプの先端が平らなポストバンプである場合、治具の凸部は中央が凹んだ噴火口状の凸部であることができる。
本発明によれば、半導体チップのチップバンプとパッケージ基板のハンダバンプとの間の接合信頼性を向上させることができる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施例に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなければならない。
以下、本発明に係るパッケージ基板の製造方法及び半導体パッケージの製造方法の実施例を添付図面に基づいて詳細に説明し、添付図面を用いて説明することに当たって、同一かつ対応する構成要素は、同一の図面符号を付し、これに対する重複説明は省略する。
図５は、本発明の一実施例によるパッケージ基板の製造方法を示す順序図であり、図６〜図９は、本発明の一実施例によるパッケージ基板の製造方法を示す工程図である。図６〜図９を参照すると、回路基板１２、回路パターン１４、電極パッド１６、ハンダバンプ１８、ドーム状の溝２０、治具２２が示されている。
本実施例によるパッケージ基板の製造方法は、チップバンプの形成された半導体チップが実装されるパッケージ基板を製造する方法であって、電極パッド１６が形成された回路基板１２を提供する段階と、電極パッド１６にハンダバンプ１８を形成する段階と、チップバンプの形状に対応して凸部または凹部が形成された治具２２（jig）の凸部または凹部をハンダバンプ１８に対向するようにして、治具２２を基板に熱加圧する段階と、治具２２を離型する段階と、を含み、半導体チップのバンプとパッケージ基板のハンダバンプ１８との間の接合信頼性を向上させることができる。
本実施例に係るパッケージ基板の製造方法を見ると、先ず、図６に示すように、段階Ｓ１００で、電極パッド１６の形成された回路基板１２が提供され、段階Ｓ２００で、回路基板１２の電極パッド１６にハンダバンプ１８を形成する。回路基板１２は半導体チップが載置されるパッケージ基板である。回路基板１２に形成される電極パッド１６は回路パターン１４の一部として形成されることができる。電極パッド１６はハンダバンプ１８を媒介にして回路基板１２と半導体チップとを電気的に接続するためのものであって、複数形成することができ、これによりハンダバンプ１８も複数形成できる。
電極パッド１６にはハンダバンプ１８が突出して形成される。電極パッド１６にハンダバンプ１８が形成される方法は、先ず、ハンダバンプ１８に対応する開口部が形成されたマスクを回路基板１２に載置する。次に、マスクの上に、導電性のハンダペーストを塗布し、スクィージ（squeeze）で開口部にハンダペーストを圧入する。次に、マスクが載置された状態で熱を加えてリフローし、またハンダペーストを硬化させる。次に、マスクを除去して回路基板１２の電極パッド１６上にハンダバンプ１８を形成する。
上記以外にもインクジェット方式でハンダインクを電極パッド１６に印刷してハンダバンプ１８を形成することも可能である。
前述した方法により、回路基板１２の電極パッド１６にハンダバンプ１８を形成すると、ハンダバンプ１８のサイズや高さが不均一である。
次に、図７及び図８に示すように、段階Ｓ３００で、チップバンプの形状に対応して凸部または凹部が形成された治具２２の凸部または凹部をハンダバンプ１８に対向するようにして、基板に治具２２を熱加圧する。
前述した方法により、電極パッド１６にハンダバンプ１８を 形成すると、ハンダバンプ１８のサイズや高さは不均一であって、半導体チップのチップバンプとの接合信頼性が著しく低下することになる。よって、ハンダバンプ１８の高さを一定にするために、凸部または凹部が形成された治具２２を熱加圧してハンダバンプ１８の高さを一定にする。
最近、大容量データの高速処理に対する要求と、電子製品の軽薄短小化による電子素子のバンプのサイズ及びピッチがますます小さくなっている傾向から、半導体チップのバンプと回路基板１２のハンダバンプ１８との間の接合信頼性が非常に低下している。
このような接合信頼性を改善するために、半導体チップのチップバンプの形態は金属をメッキして得られる金属ポストバンプ構造に変化しつつあるが、これも接合信頼性を向上させるには困難がある。
一方、半導体チップのバンプとして金属をメッキしたポストバンプにする場合、半導体チップのバンプの先端及び回路基板１２のハンダバンプ１８の先端の両方ともに平らな面が形成される。したがって、半導体チップのバンプと回路基板１２のハンダバンプ１８とを互いに対応づけてリフロー工程を行う際に、半導体チップのバンプと回路基板１２のハンダバンプ１８との接合面に空隙が生じて接合信頼性が低下するという問題点がある。
本発明は、このような接合信頼性の低下する問題点を解決するために、半導体チップのチップバンプの形状に対応して、回路基板１２に形成されるハンダバンプ１８の形状を変形させることにその特徴がある。すなわち、チップバンプとハンダバンプ１８との接合信頼性を向上させるために、半導体チップのチップバンプの形状に応じて半導体チップが実装されるパッケージ基板のハンダバンプ１８の形状を変形させて、半導体チップのチップバンプとパッケージ基板のハンダバンプ１８との接合信頼性を向上させることである。
本実施例では、半導体チップのチップバンプとして金属をメッキして形成されたポストバンプにする場合、それに対応するハンダバンプ１８の先端の形状をドーム（dome）状で、一定の高さを有するようにして、ポストバンプの平らな先端とハンダバンプ１８のドーム状の先端とが接触するようにし、接合部での空隙の発生が防止できる。
チップバンプの形状に応じてハンダバンプ１８の形状を変更させるために、凸部または凹部が形成された治具２２を使用する。本実施例では、回路基板１２に形成されるハンダバンプ１８の先端を一定高さのドーム状に形成するために、治具２２に形成される凹部をドーム状の溝２０にする。
回路基板１２の電極パッド１６に形成されたハンダバンプ１８の先端を一定高さのドーム状に形成するために、治具２２のドーム状の溝２０がハンダバンプ１８に対向するようにして、治具２２を回路基板１２に熱加圧する。ここで、熱加圧とは、ハンダバンプ１８がリフローするように熱を加えながら回路基板１２に治具２２を押さえてハンダバンプ１８の先端がドーム状になるようにすることを含む概念である。
チップバンプの形状に応じて変形されるハンダバンプ１８の形状及びこれを形成するための治具２２の凸部または凹部の形状は後述する。
次に、図９に示すように、段階Ｓ４００で、ハンダバンプ１８を硬化し、段階Ｓ５００で、治具２２を離型する。治具２２を熱加圧する過程中にハンダバンプ１８が融解されてその形状を失うことがある場合には、治具２２を離型する前にハンダバンプ１８を硬化し、その後治具２２を回路基板１２から離型してパッケージ基板にハンダバンプ１８を形成する。しかし、ハンダバンプ１８の粘着性が高くて治具２２を離型してもその形状が維持される場合には、ハンダバンプ１８を硬化することなく、すぐ治具２２を離型することも可能である。
前述した工程を経て、実装される半導体チップのチップバンプの形状に対応するハンダバンプ１８を回路基板１２に形成することにより、接合信頼性を向上させることができる。
図１０は、本発明の一実施例に係るハンダバンプの形状を示す使用状態図であり、図１１は、本発明の他の実施例に係るハンダバンプの形状を示す使用状態図であり、図１２は、本発明のまた他の実施例に係るハンダバンプの形状を示す使用状態図である。また、図１３は、本発明のまた他の実施例に係るハンダバンプの形状を示す使用状態図である。図１０乃至図１３を参照すると、回路基板１２、電極パッド１６、ハンダバンプ１８、ポストバンプ２４、半導体チップ２６、針型バンプ２８が示されている。
図１０は、前述した一実施例により形成されたハンダバンプ１８と半導体チップ２６のチップバンプとの接続状態を示している。本実施例では、半導体チップ２６のチップバンプが金属をメッキして形成されたポストバンプ２４である場合、それに対応するハンダバンプ１８の先端をドーム状にし、ポストバンプ２４の平らな先端とハンダバンプ１８のドーム状の先端とが接触するようにして接合部での空隙の発生を防止することができる。
一方、図１１は、先端にスクラッチが形成されたハンダバンプ１８とチップバンプとの接合構造を示している。本実施例では、半導体チップ２６のチップバンプがポストバンプ２４である場合、それに対応するハンダバンプ１８の先端にスクラッチ状の溝を形成してチップバンプと接合する際に、スクラッチ状の溝を通して空気が抜けるようにしてチップバンプとハンダバンプ１８との接合面での空隙の発生を防止することができる。
図１２は、先端に円錐状突起が形成された針型バンプ２８と、針型バンプ２８が容易に挿入できるように先端に針型バンプ２８の形状に対応する円錐状溝が形成されたハンダバンプ１８との接合構造を示している。本実施例では、半導体チップ２６のチップバンプが円錐状突起の形成された針型バンプ２８である場合、針型バンプ２８が容易に挿入できるようにハンダバンプ１８の先端に円錐状溝を形成し、針型バンプ２８とハンダバンプ１８との接触面積を増やして接合信頼性を高めることができる。
図１３は、チップバンプが金属をメッキして形成されたポストバンプ２４である場合、それに対応する中央部が膨らんでいる、噴火口状の先端が形成されたハンダバンプ１８の接合構造を示している。本実施例では、ポストバンプ２４の平らな先端とハンダバンプ１８の膨らんでいる部分とが接触するようにして空隙の発生を防止し、リフローの際にハンダバンプ１８がポストバンプ２４の外郭を容易に囲むようにして接合信頼性を向上させることができる。
図１４は、本発明の一実施例によるハンダバンプを形成するための治具の形態を示す図であり、図１５は、本発明の他の実施例によるハンダバンプを形成するための治具の形態を示す図であり、図１６は、本発明のまた他の実施例によるハンダバンプを形成するための治具の形態を示す図である。また、図１７は、本発明のまた他の実施例によるハンダバンプを形成するための治具の形態を示す図である。図１４乃至図１７を参照すると、治具２２、ドーム状の溝２０、スクラッチ３０、円錐状凸部３２、噴火口状の凸部３４が示されている。
図１４乃至図１７には、前述した図１０乃至図１３の実施例によるハンダバンプを形成するための、回路基板に形成されたハンダバンプを熱加圧する治具２２の形態が示されている。
図１４を見ると、ハンダバンプの先端を一定サイズのドーム状に形成するために、治具２２にドーム状の溝２０が形成されている。ドーム状の溝２０にハンダバンプが挿入されながら熱加圧により回路基板の電極パッドに一定サイズのドーム状のハンダバンプを形成できる。
図１５を見ると、ハンダバンプの先端をスクラッチ３０状の溝に形成するために、治具２２にスクラッチ３０状の溝が形成されている。電極パッドにハンダバンプが形成されたら、スクラッチ３０状の溝が形成された治具２２を回路基板に熱加圧することによりハンダバンプの先端にスクラッチ３０状の溝を形成できる。
図１６を見ると、ハンダバンプの先端を円錐状の溝に形成するために、治具２２に円錐状の凸部３２が形成されている。電極パッドにハンダバンプが形成されたら、円錐状の凸部３２が形成された治具２２を回路基板に熱加圧することによりハンダバンプの先端に円錐状の溝を形成できる。
図１７を見ると、ハンダバンプの先端を中央が膨らんだ噴火口状に形成するために、治具２２の中央部が凹んだ噴火口状の凸部３４が形成されている。電極パッドにハンダバンプが形成されたら、中央が凹んだ噴火口状の凸部３４が形成された治具２２を回路基板に熱加圧することにより中央が膨らんだ噴火口状の先端を有するハンダバンプを形成できる。
図１８及び図１９は、本発明のまた他の実施例による半導体パッケージの製造方法を示す工程図である。図１８及び図１９を参照すると、回路基板１２、回路パターン１４、電極パッド１６、ハンダバンプ１８、ポストバンプ２４、半導体チップ３６が示されている。
本実施例による半導体パッケージの製造方法は、前述した一実施例により一定サイズのドーム状を有するハンダバンプ１８を電極パッド１６に形成してパッケージ基板を完成する。
パッケージ基板を製造する方法は、前述した内容と同様であるため、本実施例ではその説明を省略する。ここで、半導体チップ３６のチップバンプに対応してパッケージ基板に形成されるハンダバンプ１８の形状は、前述した治具２２を用いて形成できる。
本実施例では、前述した一実施例と同じく、回路基板１２の電極パッド１６に一定高さのドーム状のハンダバンプ１８を形成し、半導体チップ３６を実装する場合を提示しているが、半導体チップ３６のチップバンプの形状に対応して前述した多様な形態のハンダバンプ１８を回路基板１２に形成し、半導体チップ３６を実装することも可能である。
次に、チップバンプに対応するハンダバンプ１８が回路基板１２の電極パッド１６に形成されたら、図１８に示すように、チップバンプとハンダバンプ１８とが対応するようにして半導体チップ３６を回路基板１２に実装する。
次に、図１９に示すように、ハンダバンプ１８をリフローしてチップバンプとハンダバンプ１８とをボンディングする。熱によりハンダバンプ１８をリフローし、硬化過程中の空隙の発生を防止でき、チップバンプとハンダバンプ１８との接触面が金属結合することにより、接合強度を高めることができる。
前述したように、半導体チップ３６のチップバンプの形状に応じて半導体チップ３６が実装されるパッケージ基板のハンダバンプ１８の形状を変形することにより、チップバンプとハンダバンプ１８との接合信頼性を向上させることができる。
以上では、本発明の好ましい実施例に対して説明したが、当該技術分野における通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
従来技術による半導体チップパッケージの製造方法を示す工程図である。 従来技術による半導体チップパッケージの製造方法を示す工程図である。 従来技術による半導体チップパッケージの製造方法を示す工程図である。 従来技術による半導体チップパッケージの製造方法を示す工程図である。 本発明の一実施例によるパッケージ基板の製造方法を示す順序図である。 本発明の一実施例によるパッケージ基板の製造方法を示す工程図である。 本発明の一実施例によるパッケージ基板の製造方法を示す工程図である。 本発明の一実施例によるパッケージ基板の製造方法を示す工程図である。 本発明の一実施例によるパッケージ基板の製造方法を示す工程図である。 本発明の一実施例によるハンダバンプの形状を示す使用状態図である。 本発明の他の実施例によるハンダバンプの形状を示す使用状態図である。 本発明のまた他の実施例によるハンダバンプの形状を示す使用状態図である。 本発明のまた他の実施例によるハンダバンプの形状を示す使用状態図である。 本発明の一実施例によるハンダバンプを形成するための治具の形態を示す図である。 本発明の他の実施例によるハンダバンプを形成するための治具の形態を示す図である。 本発明のまた他の実施例によるハンダバンプを形成するための治具の形態を示す図である。 本発明のまた他の実施例によるハンダバンプを形成するための治具の形態を示す図である。 本発明のまた他の実施例による半導体パッケージの製造方法を示す工程図である。 本発明のまた他の実施例による半導体パッケージの製造方法を示す工程図である。
符号の説明
１２ 回路基板
１４ 回路パターン
１６ 電極パッド
１８ ハンダバンプ
２０ ドーム状の溝
２２ 治具
２４ ポストバンプ
２６ 半導体チップ
２８ 針型バンプ
３０ スクラッチ
３２ 円錐状凸部
３４ 噴火口状の凸部

Claims (14)

  1. チップバンプの形成された半導体チップが実装されるパッケージ基板を製造する方法であって、
    電極パッドが形成された回路基板を提供する段階と、
    前記電極パッドにハンダバンプ（solder bump）を形成する段階と、
    前記チップバンプの形状に対応して凸部または凹部が形成された治具（jig）の前記凸部または前記凹部が前記ハンダバンプに対向するようにして、前記治具を前記回路基板に熱加圧する段階と、
    前記治具を離型する段階と、
    を含むパッケージ基板の製造方法。
  2. 前記治具を離型する段階以前に、
    前記ハンダバンプを硬化する段階をさらに含む請求項１に記載のパッケージ基板の製造方法。
  3. 前記ハンダバンプを形成する段階が、
    前記ハンダバンプに対応する、開口部が形成されたマスクを前記回路基板に載置する段階と、
    ハンダペーストをスクィージングして前記開口部に圧入する段階と、
    前記ハンダペーストをリフロー（reflow）する段階と、
    前記マスクを除去する段階と、
    を含むことを特徴とする請求項１または請求項２に記載のパッケージ基板の製造方法。
  4. 前記チップバンプの先端が平らなポストバンプであり、
    前記凹部が、
    ドーム状の溝であることを特徴とする請求項１から請求項３の何れかに記載のパッケージ基板の製造方法。
  5. 前記チップバンプの先端が平らなポストバンプであり、
    前記凹部が、
    スクラッチ（scratch）状の溝であることを特徴とする請求項１から請求項４の何れかに記載のパッケージ基板の製造方法。
  6. 前記チップバンプが、先端に円錐状突起が形成された針型バンプであり、
    前記凸部が、
    前記突起に対応する円錐状の凸部であることを特徴とする請求項１から請求項５の何れかに記載のパッケージ基板の製造方法。
  7. 前記チップバンプの先端が平らなポストバンプであり、
    前記凸部が、
    中央部が凹んだ噴火口状の凸部であることを特徴とする請求項１から請求項６の何れかに記載のパッケージ基板の製造方法。
  8. チップバンプの形成された半導体チップをパッケージ基板に実装してパッケージする方法であって、
    電極パッドが形成された回路基板を提供する段階と、
    前記電極パッドにハンダバンプを形成する段階と、
    前記チップバンプの形状に対応して凸部または凹部が形成された治具の前記凸部または前記凹部が前記ハンダバンプに対向するようにして、前記治具を前記回路基板に熱加圧する段階と、
    前記治具を離型する段階と、
    前記チップバンプと前記ハンダバンプとが対応するようにして前記半導体チップを前記回路基板に実装する段階と、
    前記ハンダバンプをリフローして前記チップバンプと前記ハンダバンプとをボンディングする段階と、
    を含む半導体パッケージの製造方法。
  9. 前記治具を離型する段階以前に、
    前記ハンダバンプを硬化する段階をさらに含む請求項８に記載の半導体パッケージの製造方法。
  10. 前記ハンダバンプを形成する段階が、
    前記ハンダバンプに対応する、開口部が形成されたマスクを前記回路基板に載置する段階と、
    ハンダペーストをスクィージングして前記開口部に圧入する段階と、
    前記ハンダペーストをリフローする段階と、
    前記マスクを除去する段階と、
    を含むことを特徴とする請求項８または請求項９に記載の半導体パッケージの製造方法。
  11. 前記チップバンプの先端が平らなポストバンプであり、
    前記凹部が、
    ドーム状の溝であることを特徴とする請求項８から請求項１０の何れかに記載の半導体パッケージの製造方法。
  12. 前記チップバンプの先端が平らなポストバンプであり、
    前記凹部が、
    スクラッチ状の溝であることを特徴とする請求項８から請求項１１の何れかに記載の半導体パッケージの製造方法。
  13. 前記チップバンプが、その先端に円錐状突起が形成された針型バンプであり、
    前記凸部が、
    前記突起に対応する円錐状凸部であることを特徴とする請求項８から請求項１２の何れかに記載の半導体パッケージの製造方法。
  14. 前記チップバンプの先端が平らなポストバンプであり、
    前記凸部が、
    中央部が凹んだ噴火口状の凸部であることを特徴とする請求項８から請求項１３の何れかに記載の半導体パッケージの製造方法。
JP2008267440A 2008-03-03 2008-10-16 半導体パッケージの製造方法 Expired - Fee Related JP4934831B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0019796 2008-03-03
KR1020080019796A KR20090094698A (ko) 2008-03-03 2008-03-03 패키지 기판 제조방법 및 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
JP2009212492A true JP2009212492A (ja) 2009-09-17
JP4934831B2 JP4934831B2 (ja) 2012-05-23

Family

ID=41185301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008267440A Expired - Fee Related JP4934831B2 (ja) 2008-03-03 2008-10-16 半導体パッケージの製造方法

Country Status (3)

Country Link
JP (1) JP4934831B2 (ja)
KR (1) KR20090094698A (ja)
TW (1) TW201001576A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098701A (ja) * 2011-10-31 2013-05-20 Daishinku Corp 圧電振動デバイスおよび圧電振動デバイスの製造方法
US9520544B2 (en) 2014-09-30 2016-12-13 Nichia Corporation Light source including ceramic substrate mounted on mounting substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232205A (ja) * 1992-12-11 1994-08-19 Fujitsu Ltd 半導体装置の実装方法と半導体装置
JP2001144143A (ja) * 1999-11-17 2001-05-25 Nippon Avionics Co Ltd フリップチップ実装方法
JP2005019961A (ja) * 1998-03-12 2005-01-20 Fujitsu Ltd 電子部品用コンタクタの製造方法及びコンタクタ製造装置
JP2005191132A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd 半田バンプ平坦化装置
JP2006351589A (ja) * 2005-06-13 2006-12-28 Sony Corp 半導体チップ、電子装置及びその製造方法
JP2007266555A (ja) * 2006-03-30 2007-10-11 Denso Corp バンプ接合体の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232205A (ja) * 1992-12-11 1994-08-19 Fujitsu Ltd 半導体装置の実装方法と半導体装置
JP2005019961A (ja) * 1998-03-12 2005-01-20 Fujitsu Ltd 電子部品用コンタクタの製造方法及びコンタクタ製造装置
JP2001144143A (ja) * 1999-11-17 2001-05-25 Nippon Avionics Co Ltd フリップチップ実装方法
JP2005191132A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd 半田バンプ平坦化装置
JP2006351589A (ja) * 2005-06-13 2006-12-28 Sony Corp 半導体チップ、電子装置及びその製造方法
JP2007266555A (ja) * 2006-03-30 2007-10-11 Denso Corp バンプ接合体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098701A (ja) * 2011-10-31 2013-05-20 Daishinku Corp 圧電振動デバイスおよび圧電振動デバイスの製造方法
US9520544B2 (en) 2014-09-30 2016-12-13 Nichia Corporation Light source including ceramic substrate mounted on mounting substrate
US10833235B2 (en) 2014-09-30 2020-11-10 Nichia Corporation Light source, method of manufacturing the light source, and method of mounting the light source

Also Published As

Publication number Publication date
JP4934831B2 (ja) 2012-05-23
TW201001576A (en) 2010-01-01
KR20090094698A (ko) 2009-09-08

Similar Documents

Publication Publication Date Title
JP3663938B2 (ja) フリップチップ実装方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP4979288B2 (ja) 熱圧着ヘッドを用いた実装方法
JP5066935B2 (ja) 電子部品および電子装置の製造方法
JP2005032952A (ja) 電気部品の実装方法及び実装装置
JP4586583B2 (ja) 半導体装置の接合方法
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JP4934831B2 (ja) 半導体パッケージの製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2008288490A (ja) チップ内蔵基板の製造方法
JP5018399B2 (ja) 回路基板の製造方法
JP2007324413A (ja) 熱圧着ヘッド及びこれを用いた実装装置
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2001267366A (ja) 半導体実装方法およびプリント回路基板
JP3746719B2 (ja) フリップチップ実装方法
JP3319269B2 (ja) 電子部品接合方法
JPH07153796A (ja) 半導体実装装置およびその製造方法
JP4215685B2 (ja) 電子回路素子の製造方法
JP2006229106A (ja) 半導体装置の実装方法と実装装置および半導体装置
JP2002299810A (ja) 電子部品の実装方法
JP2003243447A (ja) 半導体素子の実装方法
JPH05166884A (ja) 半導体電子部品
JPH10340906A (ja) 表面実装型電子部品及びその製造方法並びにその実装方法
JP2000200852A (ja) 半導体装置及びその製造方法ならびにその実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees