JP3319269B2 - 電子部品接合方法 - Google Patents
電子部品接合方法Info
- Publication number
- JP3319269B2 JP3319269B2 JP03454996A JP3454996A JP3319269B2 JP 3319269 B2 JP3319269 B2 JP 3319269B2 JP 03454996 A JP03454996 A JP 03454996A JP 3454996 A JP3454996 A JP 3454996A JP 3319269 B2 JP3319269 B2 JP 3319269B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- conductor
- electrode
- circuit pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、基板の回路パター
ンと電子部品の電極との間に導電体を介在させる電子部
品接合方法に関するものである。
ンと電子部品の電極との間に導電体を介在させる電子部
品接合方法に関するものである。
【0002】
【従来の技術】近年、電子部品を基板に接合する方法と
して導電体によって形成されたバンプを用いる工法が実
施されている。
して導電体によって形成されたバンプを用いる工法が実
施されている。
【0003】このものでは、まず電子部品の電極又は基
板の回路パターンのいずれか一方に、導電体を固着し、
バンプ(突出電極)を形成する。そして、このバンプを
接着剤や異方性導電体を介して他方の電極に電気的に接
合するものである。
板の回路パターンのいずれか一方に、導電体を固着し、
バンプ(突出電極)を形成する。そして、このバンプを
接着剤や異方性導電体を介して他方の電極に電気的に接
合するものである。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うにすると、バンプを形成するためだけの工程が必要に
なるためその分コスト高になるという問題点があった。
なお、バンプを形成するについて、比較的安価に行える
ものとして、ワイヤバンプ法が知られているが、この方
法でも、ワイヤの先端部に形成されるボールを1つずつ
電極に押し付け、その後ワイヤをボールから引きちぎる
過程が必要となるものであって、簡便に接合が行えると
は言い難い。
うにすると、バンプを形成するためだけの工程が必要に
なるためその分コスト高になるという問題点があった。
なお、バンプを形成するについて、比較的安価に行える
ものとして、ワイヤバンプ法が知られているが、この方
法でも、ワイヤの先端部に形成されるボールを1つずつ
電極に押し付け、その後ワイヤをボールから引きちぎる
過程が必要となるものであって、簡便に接合が行えると
は言い難い。
【0005】そこで本発明は、バンプを形成する必要が
なくしかも低コストかつ簡単に電子部品を基板に接合で
きる電子部品接合方法を提供することを目的とする。
なくしかも低コストかつ簡単に電子部品を基板に接合で
きる電子部品接合方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明の電子部品接合方
法は、電子部品の主面に異方性導電体を貼付けるステッ
プと、異方性導電体のうち電極に符合する位置に導電体
を仮付けするステップと、導電体を回路パターンに圧着
して導電体により電極と回路パターンとを電気的に接続
するステップとを含む。また基板に異方性導電体を貼付
けるステップと、前記異方性導電体のうち前記回路パタ
ーンに符合する位置に導電体を仮付けするステップと、
前記導電体に前記電子部品の電極を圧着して前記導電体
により前記電極と前記回路パターンとを電気的に接続す
るステップとを含む。
法は、電子部品の主面に異方性導電体を貼付けるステッ
プと、異方性導電体のうち電極に符合する位置に導電体
を仮付けするステップと、導電体を回路パターンに圧着
して導電体により電極と回路パターンとを電気的に接続
するステップとを含む。また基板に異方性導電体を貼付
けるステップと、前記異方性導電体のうち前記回路パタ
ーンに符合する位置に導電体を仮付けするステップと、
前記導電体に前記電子部品の電極を圧着して前記導電体
により前記電極と前記回路パターンとを電気的に接続す
るステップとを含む。
【0007】
【発明の実施の形態】請求項1の構成により、まず導電
体は電子部品の電極に半永久的に固着されるわけではな
く、単に異方性導電体に仮付けされるだけである。した
がって、バンプを全部電極に固着する従来技術に比べ、
簡単しかも短時間に済ませることができる。次に、導電
体を基板の回路パターンに圧着するが、このとき導電体
は、電子部品の電極と基板の回路パターンに挟まれてお
り、導電体を回路パターンに圧着すると、同時に導電体
は電子部品の電極にも圧着し、電極と回路パターンとを
電気的に接続することができる。
体は電子部品の電極に半永久的に固着されるわけではな
く、単に異方性導電体に仮付けされるだけである。した
がって、バンプを全部電極に固着する従来技術に比べ、
簡単しかも短時間に済ませることができる。次に、導電
体を基板の回路パターンに圧着するが、このとき導電体
は、電子部品の電極と基板の回路パターンに挟まれてお
り、導電体を回路パターンに圧着すると、同時に導電体
は電子部品の電極にも圧着し、電極と回路パターンとを
電気的に接続することができる。
【0008】次に図面を参照しながら、本発明の第1の
実施の形態における電子部品接合方法について説明す
る。
実施の形態における電子部品接合方法について説明す
る。
【0009】図1は、本発明の第1の実施の形態におけ
る電子部品接合方法の工程説明図である。図1におい
て、1は集積回路を有する面(主面)に複数の電極2を
有する電子部品である。
る電子部品接合方法の工程説明図である。図1におい
て、1は集積回路を有する面(主面)に複数の電極2を
有する電子部品である。
【0010】さてまず、電子部品1の主面に、粘着層と
して異方性導電体(以下、「ACF」という)を貼付け
る(図1(a))。なお、3aはACF3を構成する接
着剤であり、3bはその中に散点状に存在し、導電性を
備えた粒子である。
して異方性導電体(以下、「ACF」という)を貼付け
る(図1(a))。なお、3aはACF3を構成する接
着剤であり、3bはその中に散点状に存在し、導電性を
備えた粒子である。
【0011】次に、図1(b)に示すように、位置決め
テーブル4の凹部4aなどによって、導電体5を電極2
の位置に合わせて保持しておき、この導電体5をACF
3に仮付けする。ここでも、導電体5の上部をACF3
に貼付けさえすれば良く、従来技術(バンプ形成)に比
べ、格段に低コストかつ短時間で済ますことができる。
テーブル4の凹部4aなどによって、導電体5を電極2
の位置に合わせて保持しておき、この導電体5をACF
3に仮付けする。ここでも、導電体5の上部をACF3
に貼付けさえすれば良く、従来技術(バンプ形成)に比
べ、格段に低コストかつ短時間で済ますことができる。
【0012】ここで導電体5としては、金あるいは半田
等の材料を用いることができ、その形状は、図示してい
るような球状でなくとも、直方体、立方体など種々変更
してよい。
等の材料を用いることができ、その形状は、図示してい
るような球状でなくとも、直方体、立方体など種々変更
してよい。
【0013】次に、本形態では、図1(c)に示すよう
に、基板6のうち回路パターン7側を上向きにし、この
面に上述したのと同様のACF3を貼付けておく。但
し、基板6上のACF3は省略しても良い。そして電子
部品1の電極2が基板6の電極7と符合するように位置
合わせし、導電体5を回路パターン7に圧着する。
に、基板6のうち回路パターン7側を上向きにし、この
面に上述したのと同様のACF3を貼付けておく。但
し、基板6上のACF3は省略しても良い。そして電子
部品1の電極2が基板6の電極7と符合するように位置
合わせし、導電体5を回路パターン7に圧着する。
【0014】このとき、図1(d)に示すように、導電
体5は電極2と回路パターン7に挟まれているから、こ
の圧着を行うと、導電体5は電極2及び回路パターン7
の双方に圧着し、電極2と回路パターン7は電気的に接
続される。この圧着時には、電子部品1を基板6側に加
圧すると共に、加熱を行う。
体5は電極2と回路パターン7に挟まれているから、こ
の圧着を行うと、導電体5は電極2及び回路パターン7
の双方に圧着し、電極2と回路パターン7は電気的に接
続される。この圧着時には、電子部品1を基板6側に加
圧すると共に、加熱を行う。
【0015】またこれと平行して、ACF3を硬化させ
る。硬化させる要領は、ACF3の性質に応じて行う。
具体的には、ACF3が紫外線硬化性樹脂であれば、紫
外線を照射すれば良いし、熱硬化性樹脂であれば加熱す
ると良い。要するに、ACF3を硬化させることで、電
子部品1を基板6に固着できれば良い。
る。硬化させる要領は、ACF3の性質に応じて行う。
具体的には、ACF3が紫外線硬化性樹脂であれば、紫
外線を照射すれば良いし、熱硬化性樹脂であれば加熱す
ると良い。要するに、ACF3を硬化させることで、電
子部品1を基板6に固着できれば良い。
【0016】次に図2を参照しながら、本発明の第2の
実施の形態における電子部品接合方法について説明す
る。本形態では、上述したものに対して、基板6側に導
電体5を仮付けする点が相違する。
実施の形態における電子部品接合方法について説明す
る。本形態では、上述したものに対して、基板6側に導
電体5を仮付けする点が相違する。
【0017】即ち、まず基板6のうち回路パターン7が
形成された面を上向きにして(図2(a))、ACF3
を貼付けて形成する。次に、吸引路8aを有する吸着ヘ
ッド8により、導電体5を位置決めした上で吸着し(図
2(b))、ACF3上へ移載する(図2(c))。こ
れにより、導電体5はACF3上に仮付けされる。
形成された面を上向きにして(図2(a))、ACF3
を貼付けて形成する。次に、吸引路8aを有する吸着ヘ
ッド8により、導電体5を位置決めした上で吸着し(図
2(b))、ACF3上へ移載する(図2(c))。こ
れにより、導電体5はACF3上に仮付けされる。
【0018】次に、電子部品1の主面にACF3を貼付
けて、図2(d)で示すように、導電体5を圧着する。
この圧着の要領は第1の実施の形態と同様である。な
お、本形態では、電子部品1へのACF3の貼付けを省
略しても良い。
けて、図2(d)で示すように、導電体5を圧着する。
この圧着の要領は第1の実施の形態と同様である。な
お、本形態では、電子部品1へのACF3の貼付けを省
略しても良い。
【0019】
【発明の効果】本発明の電子部品接合方法によれば、電
子部品の電極にわざわざバンプを形成する必要がなく、
それだけ低コストかつ短時間で電子部品の接合を行うこ
とができる。
子部品の電極にわざわざバンプを形成する必要がなく、
それだけ低コストかつ短時間で電子部品の接合を行うこ
とができる。
【図1】(a)本発明の第1の実施の形態における電子
部品接合方法の工程説明図 (b)本発明の第1の実施の形態における電子部品接合
方法の工程説明図 (c)本発明の第1の実施の形態における電子部品接合
方法の工程説明図 (d)本発明の第1の実施の形態における電子部品接合
方法の工程説明図
部品接合方法の工程説明図 (b)本発明の第1の実施の形態における電子部品接合
方法の工程説明図 (c)本発明の第1の実施の形態における電子部品接合
方法の工程説明図 (d)本発明の第1の実施の形態における電子部品接合
方法の工程説明図
【図2】(a)本発明の第2の実施の形態における電子
部品接合方法の工程説明図 (b)本発明の第2の実施の形態における電子部品接合
方法の工程説明図 (c)本発明の第2の実施の形態における電子部品接合
方法の工程説明図 (d)本発明の第2の実施の形態における電子部品接合
方法の工程説明図
部品接合方法の工程説明図 (b)本発明の第2の実施の形態における電子部品接合
方法の工程説明図 (c)本発明の第2の実施の形態における電子部品接合
方法の工程説明図 (d)本発明の第2の実施の形態における電子部品接合
方法の工程説明図
1 電子部品 2 電極 3 異方性導電体(ACF) 5 導電体 6 基板 7 回路パターン
Claims (6)
- 【請求項1】主面に電極を有する電子部品と、前記電極
に対面する回路パターンを有する基板とを接合する電子
部品接合方法であって、 前記電子部品の主面に異方性導電体を貼付けるステップ
と、前記異方性導電体のうち前記電極に符合する位置に
導電体を仮付けするステップと、前記導電体を前記回路
パターンに圧着して前記導電体により前記電極と前記回
路パターンとを電気的に接続するステップとを含むこと
を特徴とする電子部品接合方法。 - 【請求項2】前記基板には、異方性導電体が貼付けられ
ていることを特徴とする請求項1記載の電子部品接合方
法。 - 【請求項3】前記導電体を前記回路パターンに圧着する
際、又はその後に前記異方性導電体を硬化させるステッ
プを含むことを特徴とする請求項1または2記載の電子
部品接合方法。 - 【請求項4】主面に電極を有する電子部品と、前記電極
に対面する回路パターンを有する基板とを接合する電子
部品接合方法であって、 前記基板に異方性導電体を貼付けるステップと、前記異
方性導電体のうち前記回路パターンに符合する位置に導
電体を仮付けするステップと、前記導電体に前記電子部
品の電極を圧着して前記導電体により前記電極と前記回
路パターンとを電気的に接続するステップとを含むこと
を特徴とする電子部品接合方法。 - 【請求項5】前記電子部品の主面には、異方性導電体が
貼付けられていることを特徴とする請求項4記載の電子
部品接合方法。 - 【請求項6】前記導電体に前記電子部品の電極を圧着す
る際、又はその後に前記異方性導電体を硬化させるステ
ップとを含むことを特徴とする請求項4または5記載の
電子部品接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03454996A JP3319269B2 (ja) | 1996-02-22 | 1996-02-22 | 電子部品接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03454996A JP3319269B2 (ja) | 1996-02-22 | 1996-02-22 | 電子部品接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09232385A JPH09232385A (ja) | 1997-09-05 |
JP3319269B2 true JP3319269B2 (ja) | 2002-08-26 |
Family
ID=12417399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03454996A Expired - Fee Related JP3319269B2 (ja) | 1996-02-22 | 1996-02-22 | 電子部品接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3319269B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231759A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Icチップの実装方法 |
JP2002231757A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Icチップの実装方法 |
JP2002231758A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Icチップの実装方法 |
US20170294394A1 (en) * | 2016-04-07 | 2017-10-12 | Kabushiki Kaisha Toshiba | Semiconductor device having a molecular bonding layer for bonding elements |
-
1996
- 1996-02-22 JP JP03454996A patent/JP3319269B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09232385A (ja) | 1997-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3420917B2 (ja) | 半導体装置 | |
JPH1070362A (ja) | 基板を結合する方法および構造 | |
JPH10199932A (ja) | 半導体チップ部品の実装方法 | |
EP1076360A3 (en) | Process for mounting semiconductor device and mounting apparatus | |
JPH1145954A (ja) | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 | |
KR20000016996A (ko) | 전기적 접속 장치 및 전기적 접속 방법 | |
US6177730B1 (en) | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip | |
JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP3319269B2 (ja) | 電子部品接合方法 | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
JP3052300B2 (ja) | 配線基板及び加圧ツール | |
JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH1117050A (ja) | 回路基板及び回路基板の製造方法 | |
JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
JPH0951018A (ja) | 半導体装置およびその製造方法 | |
JPH09172021A (ja) | 半導体装置、半導体装置の製造方法及び実装方法 | |
JPH1116946A (ja) | 半導体装置の実装方法 | |
JP3446608B2 (ja) | 半導体ユニット | |
JP2000174066A (ja) | 半導体装置の実装方法 | |
JP2004062634A (ja) | 非接触通信媒体の接合方法および非接触通信媒体 | |
JP3265316B2 (ja) | 半導体装置およびその製造方法 | |
JP3454223B2 (ja) | 半導体装置の製造方法 | |
JP3383774B2 (ja) | 半導体素子の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |