KR20000016996A - 전기적 접속 장치 및 전기적 접속 방법 - Google Patents

전기적 접속 장치 및 전기적 접속 방법 Download PDF

Info

Publication number
KR20000016996A
KR20000016996A KR1019990031645A KR19990031645A KR20000016996A KR 20000016996 A KR20000016996 A KR 20000016996A KR 1019990031645 A KR1019990031645 A KR 1019990031645A KR 19990031645 A KR19990031645 A KR 19990031645A KR 20000016996 A KR20000016996 A KR 20000016996A
Authority
KR
South Korea
Prior art keywords
electrical connection
paste
adhesive layer
conductive particles
binder
Prior art date
Application number
KR1019990031645A
Other languages
English (en)
Other versions
KR100563890B1 (ko
Inventor
혼다노리유끼
스가야스히로
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
구리다 히데유키
소니 케미카루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤, 구리다 히데유키, 소니 케미카루 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR20000016996A publication Critical patent/KR20000016996A/ko
Application granted granted Critical
Publication of KR100563890B1 publication Critical patent/KR100563890B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 대상물의 근소한 불평탄성에 관계없이 도전성 입자를 통해서 확실하게 전기 접속을 달성하기 위한 전기 접속 장치 및 전기 접속 방법을 제공한다. 제1 대상물의 전기 접속부(5)를 제2 대상물의 전기 접속부(3)에 전기적으로 접속하기 위한 전기 접속 장치(10)는 제1 대상물(4)상에 배치되며, 복수의 도전성 입자(7) 및 이들 입자를 포함하는 바인더(7)로 구성된 접착층(6) 및 유동성이 있으며 상기 막형 접착층(6) 상에 배치된 페이스트(9)를 포함한다.

Description

전기적 접속 장치 및 전기적 접속 방법{ELECTRICAL CONNECTING DEVICE AND ELECTRICAL CONNECTING METHOD}
본 발명은 제1 대상물의 전기적 접속 부분과 제2 대상물의 전기적 접속 부분을 전기적으로 접속시키기 위한 전기적 접속 장치 및 전기적 접속 방법에 관한 것이다.
최근에 전자 부품의 소형 및 박형화가 진행됨에 따라, 이를 사용하는 회로는 보다 고밀도화되고 보다 정밀해지게 되어, 이러한 전자 부품의 미세 전극으로의 접속은 종래의 납땜 방법, 러버 커넥터(rubber connector) 등으로는 어렵게 되었다. 그러므로, 미세한 피칭(pitching)의 우수한 이방성 및 도전성을 갖는 미세 접착제와 막 재료 (이하, 접속 부재라 함)가 자주 사용되어 왔다.
이러한 접속 부재는 소정량의 도전성 입자 등과 같은 도전성 물질을 함유하는 접착제로 이루어진다. 이 접속 부재는 전자 부품의 돌기 전극들(protruding electrodes) 각각과 인쇄 배선 보드의 도전성 패턴 사이에 배치된다. 압력 또는 압력과 열을 가함으로써, 양 부품의 전극들이 서로 전기적으로 접속되고 이들에 서로 인접하여 형성된 전극들에는 전기 절연체가 제공된다. 그 결과, 전자 부품과 인쇄 배선 보드의 도전성 패턴이 서로 접착되어 고정된다.
상기 접속 부재를 미세 피치에 대응하도록 하기 위한 기본적인 구상은 도전성 입자들 각각의 직경을 인접한 전극들 사이의 절연 부분보다 작게 함으로써 인접한 전극들 사이에 절연이 확보되고, 도전성 입자의 함유량이 입자들이 서로 접촉하지 않을 정도로 설정되며 도전성 입자들이 전극들 상에 확실하게 존재하도록 함으로써 접속부의 도전성이 얻어진다는 것이다.
그러나, 만일 도전성 입자의 직경이 상기 종래의 방법에 따라 감소된다면, 도전성 입자의 표면의 면적은 현저하게 감소되어 2차 결합이 발생하게 됨으로써, 인접한 입자들이 서로 결합하게 된다. 그 결과, 인접한 전극들 간의 절연은 유지될 수 없다. 만일 도전성 입자의 함유량이 감소된다면, 접속될 전극 상의 도전성 입자의 수가 또한 감소되어 접점의 수가 부족하게 된다. 그 결과, 접속 전극들 간의 도전이 얻어질 수 없다. 따라서, 장기간의 접속 신뢰성이 유지되면서 접속 부재가 미세한 피치에 대응하도록 하는 것은 어렵다.
즉, 미세한 미치 경향에 대한 주목할 만한 대응에 의해, 전극 면적 및 인접한 전극들 간의 갭 (공간)의 소형화가 진행되어, 전극들 상의 도전성 입자들은 접속 시의 가압 또는 가압과 가열로 인해 흘러 나가게 된다.
이러한 문제점을 해결하기 위해, 일반적으로, 절연을 위해 도전성 입자를 코팅함으로써 접속 부재 내의 도전성 입자의 양이 증가된 접속 부재와, 도전성 입자를 함유한 접착제 및 도전성 입자를 함유하지 않은 층으로 구성된 접속 부재가 제안되었다.
도 1 및 도 2는 종래의 접속 부재를 도시하고 있다.
도 1에 도시된 바와 같이 대상물이 유리 기판(200)인 경우에, IC (집적 회로)(201)를 위한 실장 영역의 평탄도(flatness)는 약 ±0.5 ㎛이며 만일 IC(201)의 돌기 전극들(202) 내에, 금도금 범프와 같은 각각의 돌기 전극의 높이가 거의 편향되지 않는다면 (약 ±0.5 ㎛), 유리 기판(200)의 배선 패턴(203)을 접속 부재(204) 내에 포함된 도전성 입자들(205)을 통해 IC(201)의 돌기 전극들(202)에 전기적으로 접속시키는 것이 가능해진다.
IC와 같은 각각의 부품들은 평탄하기 때문에, 만일 접속 부재(204)의 두께가 약 +5 ㎛의 IC(201)의 돌기 전극(202)의 높이라면 (통상, 약 15-25 ㎛이고 유리 상에 배선된 ITO 패턴은 수 옹스트롬임), 접속 부재(204)는 IC(201) 아래에 확실하게 충진된다. 그러므로, 접속 부재(204)는 필요한 것보다 두껍게 이루지지 않아야 하고 실장의 초기에 일시적인 가압착(pressure-fitting)(가압)의 단계에서, 도전성 입자들(205)이 유리 기판(200) 상으 배선 패턴(203)과 IC(201)의 돌기 전극들(202) 사이에 니핑(nipping)될 수 있다. 그 후에, 접속 부재의 바인더가 가압착(가압 및 가열) 시에 흘러나간다해도, 니핑된 도전성 입자들(205)은 흘러나가지 않게 되어, ㅈ버속 부재가 경화될 때, 유리 기판(200) 상의 배선 패턴(203)과 IC(201)의 돌기 전극(202) 사이에서 도전성 입자들(205)을 통해 전기 접속이 이루어진다.
도 1a에서, 접속 부재(204)(예를 들어, 이방성 도전막: ACF)가 유리 기판(200)에 접착되어 있다. 대개, 이방성 도전막은 통상적인 가열 및 가압을 행함으로써 (가압 및 가열은 약 100 N/cm2의 압력과 100℃의 가열 온도에서 행해짐) 유리 기판에 부착된다. 다음에, 유리 기판(200)의 배선 패턴(203)과 IC(201)의 돌기 전극(202) 사이에 배치가 행해진다.
도 1b에서, IC(201)는 유리 기판에 대해 일시적으로 가압착된다. IC(201)의 일시적인 가압착은 압력만으로 또는 가압과 가열 (가열 온도는 약 70-100℃임)로 행해진다.
도 1c에서, IC(201)는 최종적으로 유리 기판(200)에 가압착된다. IC(201)의 일시적인 가압착은 가압 및 가열로 수행된다. 이 때에 온도는 이방성 도전막의 유리 전이 온도보다 높기 때문에, 바인더의 유동이 발생한다. 이 때에, IC(201)의 돌기 전극과 유리 기판(200)의 배선 패턴 사이에 니핑된 도전성 입자들(205)은 유동하지 않지만, 다른 도전성 입자들(205)은 유동하게 된다.
도 1d는 이방성 도전막이 경화된 상태를 도시하고 있다. 만일 가압 및 가열이 최종적인 가압착에서 행해진다면, 수지가 흐른 후에, 경화된다. 상술한 일련의 공정들은 접속 공정이다.
그러나, 만일 유리 기판이 아니라 도 2에 도시된 바와 같은 인쇄 배선 보드(300)가 대상물이라면, 편향 (± 수 ㎛)이 배선 패턴의 높이에서 발생되거나 편향 (± 수 ㎛)이 금 배선 범프와 같은 IC(201)의 돌기 전극(202)의 높이에서 발생될 수 있다. 이러한 경우에, 만일 접속 부재(204)의 두께가 인쇄 배선 보드(300)의 배선 패턴(303)의 높이 (약 20 ㎛) + IC의 돌기 전극의 높이 (약 20 ㎛)라면, 안전성을 고려하여 상기 두께에 10-20 ㎛를 추가하는 것이 필요하다.
이러한 경우에, 접속 부재(204)의 두께가 실장의 초기의 일시적인 가압착(가압)의 단계에서 크기 때문에, 도전성 입자들(205)은 인쇄 배선 보드(300)의 배선 패턴(303)과 IC(201)의 돌기 전극(202) 사이에 니핑될 수 없다. 그 후에, 접속 부재(204)의 바인더가 최종적인 가압착(가열 및 가압) 시에 흐를 때, 도전성 입자(205)가 또한 유동하게 된다. 인쇄 배선 보드(300)의 배선 패턴(303)과 IC(201)의 돌기 전극(202) 사이의 갭은 도선성 입자들(205) 각각의 크기와 일치하여, 유동하는 도전성 입자들(205)은 그들 사이에 니핑된다. 그러나, 도전성 입자들(205)은 접속마다 관계되지 않는다. 그러므로, 전기 접속은 보장될 수 없다. 다르게는, 엄격한 사양을 갖는 부품을 얻는 것이 필요하기 때문에, 비용이 증가된다.
도 2a는 접속 부재(204)(예를 들어, 이방성 도전막)이 인쇄 배선 보드(300)에 접착된 상태를 도시하고 있다. 이방성 도전막은 통상적인 가열 및 가압 (이 가열 및 가압은 약 100 N/cm2의 압력과 약 70-100℃의 가열 온도에서 수행됨)에 의해 인쇄 배선 보드(300)로 페이스트된다. 다음에, 인쇄 회로 보드(300)의 배선 패턴(303)과 IC(201)의 돌기 전극(202)의 배치가 행해진다.
도 2b는 IC(201)가 인쇄 배선 보드(300)에 일시적으로 가압착된 상태를 도시하고 있다. IC(201)를 위한 일시적인 가압착은 가압만으로 또는 가열 및 가압 (가열 온도는 약 70-100℃임)로 행해진다.
도 2c는 IC(201)가 인쇄 배선 보드(300)에 최종적으로 가압착된 상태를 도시하고 있다. 이 IC(201)의 최종적인 가압착은 가열 및 가압으로 행해지며, 이 때의 온도는 이방성 도전막의 유리 전이 온도보다 높기 때문에, 바인더가 유동하게 된다. 이 때, 도전성 입자들이 IC(201)의 돌기 전극들(202)과 인쇄 배선 보드(300)의 배선 패턴(303) 사이에 니핑되지 않기 때문에, 모든 도전성 입자들(205)은 유동하게 된다. 따라서, 인쇄 배선 보드(300)의 배선 패턴(303)과 IC(201)의 돌기 전극(202)이 도전성 입자(205)의 직경과 일치할 때, 갭으로 유동하는 도전성 입자들(205)은 그들 사이에 니핑된다.
도 2d는 이방성 도전막이 경화된 상태를 도시하고 있다. 만일 가열 및 가압이 최종적인 가압착에서 행해진다면, 수지는 유동 후에 경화된다. 이러한 일련의 단계들은 접속 공정이다.
그러므로, 만일 대상물인 인쇄 회로 보드의 근소한 불평탄성과 IC의 돌기 전극의 근소한 불평탄성에 관계없이 도전성 입자들을 통해 전기 접속이 이루어진다면, 비용이 절감된 인쇄 배선 보드상에서도 충분히 실용적인 신뢰성이 얻어질 수 있다.
따라서, 본 발명은 상기 문제점들을 고려하여 이루어진 것이며, 따라서, 본 발명의 목적은 대상 재료의 근소한 불평탄성에 관계없이 도전성 입자들을 통해 전기 접속을 이룰 수 있는 전기 접속 부재 및 전기 접속 방법을 제공하는 것이다.
상기 목적을 이루기 위해, 본 발명의 제1 특징에 따르면, 제1 대상물의 전기 접속부를 제2 대상물의 전기 접속부에 전기적으로 접속시키기 위한 전기 접속 장치가 제공되는데, 이 전기 접속 장치는 제1 대상물 상에 배치되며 복수의 도전성 입자와 이 도전성 입자를 함유하는 바인더로 구성된 막형 접착층과, 막형 접착층 상에 배치되고 유동성을 갖는 페이스트를 포함한다.
본 발명의 제1 특징에 따르면, 막형 접착층과 페이스트가 제1 대상물의 전기 접속부와 제2 대상물의 전기 접속부 사이에 전기 접속을 이루도록 처리된다.
막형 접착층은 제1 대상물 상에 배치되며 복수의 도전성 입자와 이 도전성 입자를 함유하는 바인더로 구성된다. 페이스트는 막형 접착층 상에 배치되며 유동성을 갖는다.
따라서, 단지 제1 대상물 상에 막형 접착층을 배치하고 다음에 막형 접착층 상에 페이스트를 배치함으로써, 제1 및 제2 대상물의 전기 접속부에서, 유동성을 갖는 페이스트가 제1 대상물과 제2 대상물 사이에 니핑되고 유동되어, 막형 접착층 내의 도전성 입자는 이동되지 않고 단지 페이스트만이 유동된다. 그러므로, 제1 대상물의 근소한 불평탄성에 관계없이, 제1 대상물과 제2 대상물이 서로 근접하게 고정될 수 있고, 막형 접착제의 도전성 입자를 전적으로 사용함으로써 제1 대상물의 전기 접속부가 제2 대상물의 전기 접속부에 전기적으로 접속될 수 있다.
양호하게, 본 발명의 제2 특징에 따르면, 도전성 입자들 각각은 거의 균일한 직경을 갖는다. 양호하게, 본 발명의 제3 특징에 따르면, 페이스트의 재료는 막형 접착층의 바인더의 재료와 동일한 접착제이다.
그 결과, 페이스트와 막형 접착층의 바인더가 가열 및 가압될 때, 이들은 제1 대상물과 제2 대상물을 서로 부착시키도록 반응한다. 도전성 입자들은 거의 균일한 직경을 갖기 때문에, 제1 대상물의 전기 접속부는 제2 대상물의 전기 접속부에 확실하게 접속되어 이들은 그들 사이의 도전성 입자들을 전적으로 니핑하며 부동하지 않게 된다.
양호하게, 본 발명의 제4 특징에 따르면, 막형 접착층의 두께는 도전성 입자들 각각의 직경과 거의 동일하거나 보다 크게 설정된다.
그 결과, 어떠한 도전성 입자가 막형 접착층로부터 투사되는 경우가 제거될 수 있다.
양호하게, 본 발명의 제5 특징에 따르면, 페이스트의 점도(viscosity)는 막형 접착층의 점도보다 작게 설정된다.
결과적으로, 페이스트는 제1 대상물 및 제2 대상물 간의 갭에서 우선적으로 흘러 막형 접착층이 이동되지 않음으로써, 그 곳에 도전성 입자를 확고히 유지할 수 있다.
본 발명의 바람직한 제6 특징에 따르면, 제1 대상물의 전기 접속부는 회로 기판 상의 배선 패턴이며, 제2 대상물의 전기 접속부는 전자 부품의 돌기 전극이며, 막형 접착층에서의 도전성 입자는 회로 기판의 배선 패턴을 전자 부품의 돌기 전극에 전기적으로 접속시킨다.
결과적으로, 회로 기판의 배선 패턴 및 전자 부품의 돌기 전극은 막형 접착층에서의 도전성 입자를 이용함으로써 서로 전기적으로 접속될 수 있다.
본 발명의 제3 특징에 따르면, 페이스트의 용해 온도는 막형 접착층의 용해 온도보다 바람직하게 낮게 설정된다.
본 발명의 제7 특징에 따르면, 제1 대상물의 전기 접속부를 제2 대상물의 전기 접속부에 전기적으로 접속하기 위한 전기 접속 방법이 제공되는데, 복수의 도전성 입자로 이루어진 막형 접착층 및 제1 대상물의 전기 접속부 상의 도전성 입자를 함유하는 바인더를 배치하기 위한 접착층 배치 단계; 막형 접착층 상에 점도를 갖는 페이스트를 배치하기 위한 페이스트 배치 단계; 및 막형 접착층에서의 도전 입자를 통해 제1 대상물의 전기 접속부를 제2 대상물의 전기 접속부에 전기적으로 접속하기 위한 압력으로 열처리하는 접속 단계를 포함하는 전기 접속 방법이다.
본 발명의 제7 특징에 따르면, 접착층 배치 단계에서, 복수의 도전성 입자로 이루어진 막형 접착층 및 도전성 입자를 함유하는 바인더가 제1 대상물의 전기 접속부 상에 배치된다.
페이스트 배치 단계에서, 점도를 갖는 페이스트가 막형 접착층 상에 배치된다.
접속 단계에서, 막형 접착층에서의 도전 입자에 의해 제1 대상물의 전기 접속부를 제2 대상물의 전기 접속부에 전기적으로 접속하기 위해 가압 열처리가 수행된다.
결과적으로, 제1 및 제2 대상물의 전기 접속부에서, 제1 대상물 상에 막형 접착층을 배치 및 막형 접착층 상에 페이스트를 배치함으로써, 점도를 갖는 페이스트가 제1 및 제2 대상물 간에 니핑되어 흐른다. 그래서, 막형 접착층에서의 도전성 입자가 이동되지 않으면서 페이스트만이 흐르기 때문에, 제1 대상물이 약간 불균일하더라도 제1 대상물 및 제2 대상물이 서로 밀접하게 맞춰질 수 있어서, 제1 대상물의 전기 접속부가 막형 접착층에서의 도전성 입자를 이용함으로써 제2 대상물의 전기 접속부에 확실히 전기적으로 접속될 수 있다.
본 발명의 제8 특징에 따르면, 접속 단계는 바인더 및 페이스트의 유리 전이 온도 이하의 온도에서 압력으로 열처리하기 위한 제1 가압 열처리 단계; 및 바인더 및 페이스트의 유리 전이 온도 이상의 온도에서 압력으로 열처리하기 위한 제2 가압 열처리 단계를 포함한다.
결과적으로, 바인더 및 페이스트가 제1 가압 열처리 단계에서 유리 전이 온도 이하의 온도로 열처리되기 때문에, 단지 일시적으로 경화된다.
제2 가압 열처리 단계에서 바인더 및 페이스트는 바인더 및 페이스트의 유리 전이 온도보다 높은 온도에서 압력으로 열처리되기 때문에, 바인더 및 페이스트가 완전히 경화된다.
본 발명의 제9 특징에 따르면, 바인더 및 페이스트는 거의 같은 성분으로 이루어진다.
본 발명의 제11 특징에 따르면, 접속 단계는 바인더의 용해 온도 이하 및 페이스트의 용해 온도 이상의 온도에서 압력으로 열처리하기 위한 제1 가압 열처리 단계; 및 바인더 및 페이스트의 반응 개시 온도 이상의 온도에서 압력으로 열처리하기 위한 제2 가압 열처리 단계를 포함한다.
도 1은 종래의 전자 장치에서의 전기 접속의 예를 도시하는 도면.
도 2는 종래의 전자 장치에서의 전기 접속의 다른 예를 도시하는 도면.
도 3은 본 발명에 따른 전기 접속 장치를 갖는 전자 장치의 예를 도시하는 도면.
도 4는 전기 접속 장치를 이용하여 전자 장치를 전기적으로 접속시키는 예를 도시하는 도면.
도 5는 본 발명의 전기 접속 방법의 예를 도시하는 플로우챠트.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 전기 접속 장치
2 : IC
3 : 돌기 전극
4 : 인쇄 배선 보드
5 : 배선 패턴
6 : 막형 접착층
7 : 도전성 입자
8 : 바인더
9 : 페이스트
이하, 본 발명의 바람직한 실시예가 첨부 도면을 참조하여 설명된다.
한편, 이하 설명될 실시예는 본 발명의 바람직한 실시예이기 때문에 다양한 바람직한 기술적 한정이 있더라도, 본 발명의 범위는 본 발명을 제한하는 것에 대한 특정 설명이 없는 한 이러한 실시예에 제한되지 않는다.
도 3은 본 발명의 전기 접속 장치(100)의 바람직한 실시예에 따라 전기적으로 접속된 전자 장치(150)의 예를 도시하는 도면이다. 이러한 전자 장치(150)는 인쇄 배선 보드(4) 및 전자 부품의 예인 IC(집적 회로)를 구비한다.
선정된 패턴을 갖는 배선 패턴(5)이 인쇄 배선 보드(4)의 표면(4A) 상에 형성된다. 이러한 배선 패턴(5)은 예를 들어 알루미늄 또는 구리로 이루어진 전기 배선 패턴이다.
복수의 돌기 전극(3)이 IC(2)의 표면(2A) 상에 제공된다. 각각의 돌기 전극(3)은 범프로 불리우고, 인쇄 배선 보드(4)의 배선 패턴(5)에 대응하여 돌출하도록 돌기 전극(3)이 배치된다.
인쇄 배선 보드(4)는 제1 대상물에 대응하고 인쇄 배선 보드(4)의 배선 패턴(5)은 회로 기판의 배선 패턴에 대응한다. 반면에, IC(2)는 제2 대상물에 대응하는 전자 부품이다. 전기 접속 장치(100)는 IC(2)의 돌기 전극(3)으로 인쇄 배선 보드(4)의 배선 패턴을 전기적으로 접속하고 인쇄 배선 보드(4)를 IC(2)에 기계적으로 본딩시키는 기능을 갖는다.
다음, 전기 접속 장치(100)에 대해 설명한다.
도 3에 도시된 바와 같이, 전기 접속 장치(100)는 막형 접착층(6) 및 페이스트(9)로 구성된다. 막형 접착층(6)은 인쇄 배선 보드(4)의 표면(4A) 상에 배치될 막 형태의 물질이며 막형 접착층(6)은 배선 패턴(5)을 커버하도록 하나의 표면에 부착되어 있다.
막형 접착층(6)은 도전성 입자(7) 및 바인더(8)를 포함한다. 바인더(8)는 다수의 도전성 입자(7)을 포함한다. 각각의 도전성 입자(7)는 예를 들어, 합성 수지 입자 (5㎛의 직경)를 Ni(300 - 1000Å 두께)로 도금하고 Au(300 - 1000Å 의 두께) 또는 Ni의 금속 분말(5-10 ㎛)로 더 도금함으로써 생성된 구형 입자이다.
바인더(8)에는 이동하지 않는 상태로 있는 다수의 도전성 입자를 포함한다. 바인더(8)는 예를 들어 전기 절연 특성을 갖는 열경화성 에폭시 레진으로 이루어진다.
바람직하게, 이러한 바인더(8)의 두께(D)는 도전성 입자(7)의 직경(d)보다 약간 크거나 같게 설정되는 것이 바람직하다. 따라서, 도전성 입자(7)은 바인더로부터 돌출되지 않도록 전기적으로 절연층의 역할을 하는 바인더(8)에 완전히 포함된다.
도 3에 도시된 바와 같이, 도전성 입자(7)은 바인더(8)에서 균일하게 배열되어 있다.
페이스트(9)는 막형 접착층(6) 상에 도포된다. 바람직하게, 페이스트(9)의 물질로서, 바인더(8)와 동일 성분 및 전기적으로 절연 특성을 갖는 접착 물질의 본딩 재료가 사용된다. 즉, 페이스트(9)는 예를 들어 열경화성 에폭시 레진으로 이루어진다. 즉, 바인더(8) 및 페이스트(9)가 가압 열처리됨과 동시에 동일 반응을 수행하는 동일 반응성 접착제가 바인더(8) 및 페이스트(9)용으로 사용될 수 있다.
바람직하게, 페이스트(9)의 점도는 바인더(8)의 점도보다 낮게 설정된다. 즉, 페이스트(9)가 바인더(8)보다 더 높은 유동성을 가진다. IC(2)가 전기 접속 장치(100)를 통해 인쇄 배선 보드(4)의 한 표면(4A)에 프레스될 때, 페이스트(9)만이 막형 접착층(6) 및 IC(2)의 한 표면(2A) 간에 흘러 갭이 채워진다.
다음, 전기 접속 장치(100)로 인쇄 배선 보드(4)에 IC(2)를 전기적으로 접속하기 위한 전기 접속 방법의 바람직한 실시예가 도 4 및 5를 참조하여 설명된다.
도 5의 접착층 배치 단계 S1
단계 S1에서, 막형 접착층(6)은 도 3 및 4(a)에 도시된 바와 같이 인쇄 배선 보드(4)의 한 표면(4A)에 부착되어 있다. 이 경우에, 막형 접착층(6)은 배선 패턴(5)을 커버하도록 부착된다. 이 상태에서, 도전성 입자(7)은 바인더(8)에 완전히 포함된다.
페이스트 배치 단계 S2
단계 S2에서, 도 4(a) 및 3에 도시된 바와 같이, 페이스트(9)가 막형 접착층(6) 상에 배치되고 도포된다. 페이스트(9)가 도포될 때, 팽창되도록 막형 접착층(6)의 중앙 부분에 페이스트(9)가 위치한다.
위치설정 단계 S3
단계 S3에서, 도 4(a) 및 3에 도시된 바와 같이, IC(2)는 인쇄 배선 보드(4) 상에 위치한다. 즉, IC(2)의 돌기 전극(3)이 배선 패턴에 대응하는 위치에 위치한다.
접속 단계 S4
접속 단계 S4는 제1 가압 열처리 단계 S5 및 제2 가압 열처리 단계 S6을 포함한다.
제1 가압 열처리 단계 S5에서, 도 4(b)에 도시된 바와 같이, IC(2)가 막형 접착층(6) 상에 배치되어, 페이스트(9)가 막형 접착층(6)을 따라 확산된다. 그래서, 도 4(b)에 도시된 바와 같이, IC(2)의 한 표면(2A) 및 막형 접착층(6) 간의 갭이 페이스트(9)로 거의 채워진다. 이는 페이스트(9)의 점도가 막형 접착층(6)의 점도보다 낮아서, 페이스트(9)만이 주위로 확산되어, IC(2)의 한 표면(2A) 및 막형 접착층(6) 간의 갭이 페이스트(9)로 채워지기 때문이다. 도 4(b)에 도시된 상태에서, 바인더(8) 및 페이스트(9)는 일시적으로 바로 경화된다. 그러므로, 이 때 인가되는 열은 3초 동안에 페이스트(9) 및 바인더(8)의 유리 전이 온도보다 낮은 온도, 예를 들어 80도이다. 이 때, 열처리되면서 도전성 입자(7)을 통해 인쇄 배선 보드(4)의 배선 패턴에 접속될 IC(2)의 돌기 전극(3)의 영역에 약 3 kg/mm2의 압력이 인가된다.
다음, 제2 가압 열처리 단계 S6에서, 도 4(c)에 도시된 바와 같이, 보다 강한 압력이 인가되고 바인더(8) 및 페이스트(9)가 보다 높은 온도에서 열처리된다. 이 때 온도는 바인더(8) 및 페이스트(9)의 유리 전이 온도보다 높고, 예를 들어 20 내지 30초 동안 180 내지 230도로 열처리된다. 이 때, 도전성 입자(7)을 통해 인쇄 배선 보드(4)의 배선 패턴에 접속되도록 돌기 전극(3)의 영역에 약 3 kg/mm2의 압력이 인가된다. 결과적으로, 바인더(8) 및 페이스트(9)는 동일하거나 유사한 성분을 갖기 때문에, 실질적으로 동시에 경화될 수 있다. 따라서, 도 4(d)에 도시된 바와 같이, 각각의 돌기 전극(3)은 막형 접착층(6)에 도전성 입자(7)을 이용함으로써 배선 패턴(5)에 전기적으로 접속될 수 있다.
IC(2)가 인쇄 배선 보드(4)에 가압되면서 열처리될 때, 막형 접착층(6) 상에 도포된 페이스트(9)만이 흐르게 된다. 그러므로, IC(2) 및 인쇄 배선 보드(4) 상에 약간 불균일하더라도, IC(2) 및 인쇄 배선 보드(4) 간의 전기 절연은 충분히 보장될 수 있다. 막형 접착층(6) 상에 도포된 페이스트(9)만이 흐르게 되므로, IC(2) 및 인쇄 배선 보드(4) 상에 약간 불균일하더라도, IC(2) 및 인쇄 배선 보드(4) 간의 보이드(공기 영역)가 감소됨으로써 신뢰성이 개선된다.
또한, 페이스트(9) 및 바인더(8)가 가압 열처리에 의해 경화되기 때문에, 접착성을 갖는 페이스트(9) 및 바인더(8)는 IC(2)를 인쇄 배선 보드(4) 측에 확실히 본딩하고 고정시킨다.
제1 가압 열처리 단계 S5에서, 도전성 입자(7)은 돌기 전극(3) 및 배선 패턴(5) 간에 니핑되도록 위치한다. 다음, 강한 압력이 도 4(c)에서 인가되면, 돌기 전극(3) 및 배선 패턴(5) 간에 위치한 도전성 입자(7)만이 돌기 전극(3)이 배선 패턴(5)에 전기적으로 접속되도록 돌기 전극(3) 및 배선 패턴(5) 간에 확실히 니핑되고, 다른 도전성 입자(7)은 그 주변으로 약간 이동된다. IC(2) 및 인쇄 배선 보드(4) 상에 약간 불균일하더라도, IC(2) 및 인쇄 배선 보드(4) 간에 도전성 입자(7)이 존재하기 때문에 각 전극의 불균일성이 흡수되어, 접속 신뢰성을 충분히 보장한다.
만약 접착층(6)의 두께가 본 발명의 바람직한 실시예에 따라 도전성 입자(7)의 직경과 같이 된다면, 도전성 입자(7)은 또한 IC(2)의 돌기 전극(3) 및 인쇄 배선 보드(4) 상에 형성된 배선 패턴(5) 사이에 안전하게 니핑된다.
본 발명의 바람직한 실시예에 따라, 바인더(8) 및 접착층(6)의 점도가 보다 높게 설정되는 반면, 페이스트(9)의 점도가 보다 낮으면, 페이스트(9)는 일시 압력-맞춤시 보다 더 흐를 수 있어서, IC(2)의 돌기 전극(3) 및 인쇄 배선 보드(4) 상에 형성된 배선 패턴(5) 사이에 보다 더 안전하게 니핑된다.
본 발명의 바람직한 실시예에 따르면, 접착층(6)의 바인더(8)의 성분이 페이스트(9)의 성분과 동일하게 또는 거의 동일하게 이루어 진 경우에, 바인더(8) 및 페이스트(9)가 가열되어 이들이 액체 상태로 혼합되는 경우라 할지라도 접합의 신뢰성은 심하게 영향을 받지 않는다.
본 발명의 바람직한 실시예에 따르면, 제1의 압축 시간에서의 온도가 바인더(8)의 유리 전이 온도 보다 낮은 경우에, 접착층(6)은 도전성 입자들(7)이 IC(2)의 돌기 전극(3)와 인쇄 배선 보드(4)상에 형성된 배선 패턴(5)사이에 끼도록 필름 형상을 유지할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 인쇄 배선 보드(4) 상에 형성된 배선 패턴에 근소한 불평탄성에 관계없이, 도전성 입자들(7)을 통한 전기 접속 및 그 접속 방법을 달성할 수 있는 접속 부재를 달성하는 것이 가능하다.
높은 점도를 가진 막형 접속 수지로 된 접착층(6), 접착층의 필름 두께와 동일한 직경을 가진 도전성 입자들(7), 및 낮은 점도를 가진 접속 수지인 페이스트(9)를 사용함으로써, 도전성 입자들(7)이 베어칩과 같은 전자 부분의 돌기 전극과 대상물의 도전 패턴 간에 확실하게 삽입될 수 있으므로 이들 사이에서 전기적 도전성을 얻을 수 있다.
두께는 도전성 입자의 직경과 실질적으로 동일하고, 대상물의 배선 패턴의 소정의 위치에 부착되는 도전성 입자들을 포함하는 접착층과 상기 접착층 상에 피복되는 상기 접착층의 바인더의 성분과 동일한 반응성 접착제로 구성된 페이스트는 대상물의 배선 패턴이 IC의 돌기 전극과 대향하도록 배치되며, 압력이 가해진 후에, 압력과 함께 열에 의해서 전기적 접속이 행해진다. 제1의 압축에 있어서, 접속 부재는 압력하에 그의 유리 전이 온도 보다 낮은 온도에서 가열된 후에, 압력하의 가열에 의해서 접속 부재를 경화시키는 것이 가능하다.
결과적으로, 제1의 압축시에, 접착층 내의 바인더의 성분과 동일한 반응성 접착제로 구성된 페이스트만이 유동하게 되어, IC의 돌기 전극과 대상물의 배선 패턴이 유동하지 않는 도전성 입자들 각각의 직졍과 동일한 두께를 가진 도전성 입자를 포함하는 접착층 내의 도전성 입자를 통해서 서로 전기적으로 접속된다.
본 발명의 실시예에 따르면, 접착층 내의 바인더의 점도는 높게되는 반면에 페이스트의 점도는 낮게된다.
결국, 처음에 압력이 가해질 때에 낮은 점도를 가진 접착층의 바인더의 성분과 동일한 반응성 접착제로 이루어진 페이스트만이 유동하게 된다. 결국, IC의 돌기 전극과 대상물의 배선 패턴은 높은 점도로 인하여 덜 유동하고 도전성 입자의 직졍과 동일한 두께를 갖는 접착층 내의 도전성 입자를 통해서 전기적으로 서로 접속될 수 있다.
또한, 본 발명의 실시예에 따르면, 전기 도전성이 있는 도전성 접착층은 접착층 내에 존재하는 도전성 입자의 직경과 거의 동일한 두께를 갖도록 이루어 진다.
결국, 전기적 접속에 기여하는 도전성 입자들 만이 정밀 피치가 행해질 때에 최하부면에 존재하므로, 해당 접착층에 존재하는 도전성 입자의 수가 증가될 수 있다. 또한, 전체 도전성 입자의 수는 종래의 접착 부재와 비교하여 감소될 수 있으므로, 인접한 전극과 관련된 절연 특성이 보다 용이하게 얻어 질 수 있다.
본 발명의 실시예에 따르면, 접착층의 바인더의 용융 온도는 높고, 페이스트의 용융 온도는 낮다.
즉, 본 발명의 실시예에 따르면, 접속 단계는 바인더의 용융 온도 이하 및 페이스트의 용융 온도 이상의 온도에서 압력 가열하기 위한 제1 압력 가열 단계와, 그 후에 바인더 및 페이스트의 반응 개시 온도 보다 높은 온도에서 압력 가열하는 제2 압력 가열 단계를 포함한다.
결국, 제1의 압력 가열시에 바인더의 용융 온도 이하 및 페이스트의 용융 온도 이상의 온도에서 압력 가열이 행해지면, 페이스트만이 더욱 유동하여 IC의 돌기 전극과 대상물의 배선 패턴이 용융 온도 이하에서 유동하지 않는 도전성 입자의 직경과 동일한 두께를 가진 도전성 입자를 포함하는 접착층 내의 도전성 입자를 통해서 전기적으로 접속될 수 있다.
본 발명은 상기 실시예에 제한되지 않는다.
본 발명의 실시예에 다르면, 제1의 대상물은 배선 패턴(5)을 가진 인쇄 배선 보드(4)이고, 제2의 대상물은 돌기 전극(3)을 가진 IC(2) 이지만, 각 대상물 대신에 다른 물질을 사용하는 것이 가능하다. 예를 들면, 제1의 대상물로서, 인쇄 배선 보드 대신에 배선 패턴을 가진 유리 기판과 같은 다른 종류를 사용하는 것이 가능하다. 또한, 제2의 대상물로서, IC(2) 대신에 다른 전자 부품을 사용하는 것이 가능하다.
또한, 돌기 전극(3)의 형태로서, 예를 들면, 도금 범프가 사용될 수 있다. 도전성 입자(7)의 형상은 구형의 형상으로 제한되지 않으며, 다른 형태가 사용될 수 있다.
상술한 바와 같이, 본 발명에 따르면, 도전성 입자를 통한 전기적인 접속은 대상물의 근소한 불평탄성에 관계없이 확실하게 달성될 수 있다.
이제까지, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하였지만, 본 발명은 이들 실시예로 제한되지 않으며, 다양한 변경 및 변형이 첨부된 특허 청구의 범위에 정의된 본 발명의 영역 또는 범위를 벗어남이 없이 본 기술 분야의 숙련자에 의해서 실시될 수 있다는 것을 이해 해야 한다.

Claims (11)

  1. 제1 대상물의 전기 접속부를 제2 대상물의 전기 접속부에 전기적으로 접속하기 위한 전기 접속 장치에 있어서,
    상기 제1 대상물 위에 배치되며 복수의 도전성 입자와 이들 도전성 입자들을 포함하는 바인더로 구성된 막형 접착층, 및
    유동성이 있으며 상기 막형 접착층 위에 배치된 페이스트
    를 포함하는 전기 접속 장치.
  2. 제1항에 있어서, 상기 도전성 입자들 각각은 거의 일정한 직졍을 갖는 전기 접속 장치.
  3. 제1항에 있어서, 상기 페이스트의 재료는 상기 막형 접착층의 바인더의 재료와 동일한 접착제인 전기 접속 장치.
  4. 제1항에 있어서, 상기 막형 접착층의 두께는 상기 도전성 입자들 각각의 직경과 거의 동일하거나 이 보다 크게 설정된 전기 접속 장치.
  5. 제3항에 있어서, 상기 페이스트의 점도(viscosity)는 상기 막형 접착제의 점도보다 작게 설정된 전기 접속 장치.
  6. 제1항에 있어서, 상기 제1 대상물의 전기 접속 부분은 회로 기판 상의 배선 패턴이고, 상기 제2 대상물의 전기 접속 부분은 전자 부품의 돌기 전극이고, 상기 막형 접착층의 도전성 입자는 상기 회로 기판의 배선 패턴을 상기 전자 부품의 돌기 전극에 전기적으로 접속하는 전기 접속 장치.
  7. 제1 대상물의 전기 접속 부분을 제2 대상물의 전기 접속 부분에 전기적으로 접속하기 위한 전기 접속 방법에 있어서,
    복수의 도전성 입자와 이들 도전성 입자들을 포함하는 바인더로 구성된 막형 접착층을 상기 제1 대상물의 전기 접속부 상에 배치하기 위한 접착층 배치 단계,
    상기 막형 접착층 상에 유동성이 있는 페이스트를 배치하는 페이스트 배치 단계, 및
    상기 막형 접착층 내의 도전성 입자에 의해서 제1 대상물의 전기 접속 부를 상기 제2 대상물의 전기 접속부에 전기 접속시키기 위해서 압력 가열하는 접속 단계
    를 포함하는 전기 접속 방법.
  8. 제7항에 있어서, 상기 접속 단계는
    상기 바인더 및 페이스트의 유리 전이 온도 이하의 온도에서 압력 가열하는 제1 압력 가열 단계, 및
    상기 바인더 및 페이스트의 유리 전이 온도 이상의 온도에서 압력 가열하는 제2 압력 가열 단계
    를 포함하는 전기 접속 방법.
  9. 제7항에 있어서, 상기 바인더 및 페이스트는 동일한 또는 거의 동일한 성분으로 이루어진 전기 접속 방법.
  10. 제3항에 있어서, 상기 페이스트의 용융 온도는 상기 막형 접착층의 용융 온도 보다 낮게 설정된 전기 접속 장치.
  11. 제7항에 있어서, 상기 접속 단계는
    상기 바인더의 용융 온도 이하 및 상기 페이스트의 용융 온도 이상의 온도에서 압축 가열하기 위한 제1 압축 가열 단계, 및
    상기 바인더 및 페이스트의 반응 개시 온도 이상의 온도에서 압축 가열하기 위한 제2 압축 가열 단계
    를 포함하는 전기 접속 방법.
KR1019990031645A 1998-08-03 1999-08-02 전기적 접속 장치 및 전기적 접속 방법 KR100563890B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP21921698 1998-08-03
JP1998-219216 1998-08-03
JP11037471A JP2000113919A (ja) 1998-08-03 1999-02-16 電気的接続装置と電気的接続方法
JP1999-037471 1999-02-16

Publications (2)

Publication Number Publication Date
KR20000016996A true KR20000016996A (ko) 2000-03-25
KR100563890B1 KR100563890B1 (ko) 2006-03-24

Family

ID=26376595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031645A KR100563890B1 (ko) 1998-08-03 1999-08-02 전기적 접속 장치 및 전기적 접속 방법

Country Status (3)

Country Link
US (2) US6365840B1 (ko)
JP (1) JP2000113919A (ko)
KR (1) KR100563890B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
JP2000252200A (ja) * 1999-03-02 2000-09-14 Nikon Corp 露光用基板およびその情報読み取り方法および装置、露光装置、およびこれを用いた半導体デバイス製造方法
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
JP3665579B2 (ja) * 2001-02-26 2005-06-29 ソニーケミカル株式会社 電気装置製造方法
MXPA04011698A (es) * 2002-05-31 2005-07-14 Mattel Inc Munecas flexibles y figuras de accion colocables.
US20050012212A1 (en) * 2003-07-17 2005-01-20 Cookson Electronics, Inc. Reconnectable chip interface and chip package
US20050191936A1 (en) * 2004-01-07 2005-09-01 Marine Jon C. Doll
TWI393226B (zh) * 2004-11-04 2013-04-11 Taiwan Semiconductor Mfg 基於奈米管之填充物
JP5218725B2 (ja) * 2006-08-16 2013-06-26 デクセリアルズ株式会社 接続方法
JP5252473B2 (ja) * 2006-10-19 2013-07-31 独立行政法人産業技術総合研究所 導電パターン形成フィルムと、そのための導電パターン形成方法及び導電パターン形成装置
JP2008108890A (ja) * 2006-10-25 2008-05-08 Three M Innovative Properties Co 回路基板の接続方法及び接続構造体
US7495927B2 (en) * 2007-01-24 2009-02-24 Epson Imaging Devices Corporation Mount structure, electro-optical device, and electronic apparatus
CN101669258B (zh) * 2007-05-09 2016-04-13 日立化成株式会社 导电体的连接方法、导电体连接用部件、连接结构及太阳能电池模块
CN103545402B (zh) * 2007-05-09 2018-09-25 日立化成株式会社 导电体连接用部件、连接结构和太阳能电池组件
US8872335B2 (en) * 2007-07-23 2014-10-28 Infineon Technologies Ag Electronic device and method of manufacturing same
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
DE102014103013B4 (de) * 2014-03-06 2017-09-21 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
CN113381210A (zh) * 2015-03-09 2021-09-10 昭和电工材料株式会社 连接结构体的制造方法
TWI696300B (zh) 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4640981A (en) * 1984-10-04 1987-02-03 Amp Incorporated Electrical interconnection means
JPS61195179A (ja) * 1985-02-25 1986-08-29 Matsushita Electric Ind Co Ltd 異方導電性接着シ−ト
JPS62154746A (ja) * 1985-12-27 1987-07-09 Casio Comput Co Ltd 電子部品の接合方法
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US4902857A (en) * 1988-12-27 1990-02-20 American Telephone And Telegraph Company, At&T Bell Laboratories Polymer interconnect structure
US4999460A (en) * 1989-08-10 1991-03-12 Casio Computer Co., Ltd. Conductive connecting structure
JPH0817109B2 (ja) * 1989-08-18 1996-02-21 株式会社半導体エネルギー研究所 電気配線およびその接続方法
JPH03152992A (ja) * 1989-10-27 1991-06-28 W R Grace & Co 印刷回路板及びその製造方法
JPH04366630A (ja) * 1991-06-13 1992-12-18 Sharp Corp 異方性導電接着テープ
JPH0513119A (ja) * 1991-07-04 1993-01-22 Sharp Corp 電子部品接続用テープコネクタ
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
JPH0793156B2 (ja) * 1992-03-04 1995-10-09 信越ポリマー株式会社 熱接着性可撓性接続部材および接続構造
JPH05290946A (ja) * 1992-04-03 1993-11-05 Hitachi Ltd 電子部品実装方法
JPH0645024A (ja) * 1992-07-22 1994-02-18 Hitachi Chem Co Ltd 異方導電性接着フィルム
JPH07230840A (ja) * 1994-02-17 1995-08-29 Hitachi Chem Co Ltd 接続部材及びこれを用いた電極の接続構造
JP3622792B2 (ja) * 1994-11-25 2005-02-23 日立化成工業株式会社 接続部材及び該接続部材を用いた電極の接続構造・接続方法
JP4155470B2 (ja) * 1994-11-25 2008-09-24 日立化成工業株式会社 接続部材を用いた電極の接続法
KR100342039B1 (ko) * 1994-12-29 2002-10-25 삼성에스디아이 주식회사 전기적접촉구조의형성방법
JP4032439B2 (ja) * 1996-05-23 2008-01-16 日立化成工業株式会社 接続部材および該接続部材を用いた電極の接続構造並びに接続方法
JP3801666B2 (ja) * 1995-05-22 2006-07-26 日立化成工業株式会社 電極の接続方法およびこれに用いる接続部材
EP0827632B1 (en) * 1995-05-22 2002-01-09 Hitachi Chemical Co., Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
WO1996042107A1 (en) * 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
US5578527A (en) * 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
US5672400A (en) * 1995-12-21 1997-09-30 Minnesota Mining And Manufacturing Company Electronic assembly with semi-crystalline copolymer adhesive
JPH09161543A (ja) * 1995-12-13 1997-06-20 Toshiba Chem Corp 異方性導電膜及びその使用方法
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
JPH1056099A (ja) * 1996-08-12 1998-02-24 Shinko Electric Ind Co Ltd 多層回路基板およびその製造方法
JP3678547B2 (ja) * 1997-07-24 2005-08-03 ソニーケミカル株式会社 多層異方導電性接着剤およびその製造方法
KR100539060B1 (ko) * 1997-10-28 2007-04-25 소니 케미카루 가부시키가이샤 이방도전성접착제및접착용막
US6172878B1 (en) * 1997-12-27 2001-01-09 Canon Kabushiki Kaisha Multi-element module and production process thereof
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
JP2000195584A (ja) * 1998-12-25 2000-07-14 Sony Corp 電気的接続装置と電気的接続方法

Also Published As

Publication number Publication date
US20020056505A1 (en) 2002-05-16
JP2000113919A (ja) 2000-04-21
KR100563890B1 (ko) 2006-03-24
US6835274B2 (en) 2004-12-28
US6365840B1 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
KR100790671B1 (ko) 전기 장치 제조 방법
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
JP3886401B2 (ja) 接続構造体の製造方法
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
JP4411819B2 (ja) 電気的接続材料
JP2002299809A (ja) 電子部品の実装方法および実装装置
JPH11121892A (ja) 可撓性回路基板
JP2003297516A (ja) フレキシブル基板の接続方法
JPH05290946A (ja) 電子部品実装方法
JP2003188212A (ja) 半導体装置及びその製造方法
JP3319269B2 (ja) 電子部品接合方法
JP3148008B2 (ja) 導電性接着剤を用いた基板とチップの接続方法
JP2000174066A (ja) 半導体装置の実装方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP2002368026A (ja) 半導体装置の製造方法および製造設備
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP4032320B2 (ja) 電極の接続方法
JPH06224252A (ja) テープ配線基板の構造及びテープ配線基板の接続構造
JP2002299810A (ja) 電子部品の実装方法
JPH10256306A (ja) 回路板の製造法
JPH05166884A (ja) 半導体電子部品
JPH04317347A (ja) 集積回路素子の接続方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140307

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150306

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee