JP2002368026A - 半導体装置の製造方法および製造設備 - Google Patents

半導体装置の製造方法および製造設備

Info

Publication number
JP2002368026A
JP2002368026A JP2001170032A JP2001170032A JP2002368026A JP 2002368026 A JP2002368026 A JP 2002368026A JP 2001170032 A JP2001170032 A JP 2001170032A JP 2001170032 A JP2001170032 A JP 2001170032A JP 2002368026 A JP2002368026 A JP 2002368026A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001170032A
Other languages
English (en)
Inventor
Minehiro Itagaki
峰広 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001170032A priority Critical patent/JP2002368026A/ja
Publication of JP2002368026A publication Critical patent/JP2002368026A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/7511—High pressure chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】樹脂基板を使用してもフリップチップ（ＦＣ）
接続された半導体装置を安定に作製できる製造方法と製
造設備を提供する。 【解決手段】半導体素子101の電極102上に突起電極103
を形成し、突起電極103と回路基板上の所望の電極106と
を導電性接着剤104を介してフリップチップ接続し、前
記接続した実装構造体の半導体素子101側にヒーター内
蔵フィルム109を前記実装構造体全体を覆うように被せ
て密閉状態で前記フィルム越しに空気圧をかけて半導体
素子を押し、空気圧で半導体素子を押しながら前記フィ
ルム109に通電し、半導体素子と回路基板との隙間に注
入された液状樹脂107を加熱硬化し、液状樹脂107を硬化
終了後、前記フィルム109への通電を止め、空気圧を止
めて常圧に戻し、前記フィルム109を取り外す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子をフリッ
プチップ（ＦＣ）方式で回路基板上に搭載した半導体装
置の製造方法および半導体装置の実装設備に関する。
【０００２】
【従来の技術】半導体装置は、情報通信機器、事務用電
子機器、家庭用電子機器、測定装置、組み立てロボット
等の産業用電子機器、医療用電子機器、電子玩具などの
小型化に寄与し、かつ小型化を容易にする。
【０００３】半導体装置を作製するには半導体素子とそ
れを搭載する回路基板が必要である。半導体素子を回路
基板に実装する技術は、従来はワイヤボンディング（Ｗ
Ｂ）法が主流であったが、最近は半導体素子の実装面積
が小さくでき、かつ半導体素子と回路基板との電気的接
続距離が短くできるＦＣ法が主流となりつつある。半導
体素子を実装する回路基板において、ＷＢ法による半導
体素子の実装では、半導体素子上の電極からワイヤによ
り半導体素子の外側に位置する回路基板の電極へ広げる
ので回路基板上の電極の配置は半導体素子の電極ピッチ
より粗いピッチの配置でよい。これに対して、ＦＣ法に
よる半導体素子の実装では、半導体素子の電極配置と回
路基板の電極配置が一対一でなければならない。したが
って、ＦＣ法で半導体素子を実装する回路基板は高密度
な基板、すなわちファインラインが形成できる基板が望
ましい。さらに半導体装置を小型にするためにはインナ
ービアにより複数の配線層を接続した多層配線基板の方
が望ましい。
【０００４】前記の要望を満足させるのはセラミック多
層回路基板であるが、セラミック基板は一般にガラスエ
ポキシ基板等の樹脂基板と比べてコストの低価格化には
限界があり、一般民生機器への導入は限定されているの
が現状である。
【０００５】
【発明が解決しようとする課題】樹脂基板はその製造方
法からセラミック基板より低コスト化できる可能性があ
るが、樹脂基板はセラミック基板より剛性が低いので配
線密度の不均一性や板厚が薄くなると変形し半導体素子
をＦＣ実装するのは困難となる。
【０００６】また、変形の大きい樹脂基板に半導体素子
をＦＣ実装する手段としては半導体素子をＡＣＦ（異方
性導電フィルム）などの接着剤で加熱圧着する方法があ
るが、圧力バラツキなどの理由で多数個を同時に処理す
ることが困難である。
【０００７】さらに多数個を同時に均一加圧する手段と
しては、流体もしくは気体で加圧する方法がある。しか
しながら、そのような加圧手段の場合、加熱する方法と
しては流体もしくは気体で加圧した構造体全体を加熱す
る必要があり、所望の温度まで加熱するのに時間がかか
ってしまう。
【０００８】本発明は、上記従来の半導体装置の課題を
解決し、樹脂基板を使用してもＦＣ接続された半導体装
置を安定に作製できる製造方法と製造設備を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】上記課題を目的を達成す
るため、本発明の第１番目の半導体装置の製造方法は、
半導体素子をフリップチップ方式で回路基板上に搭載し
た半導体装置の製造方法において、半導体素子の電極上
に突起電極を形成し、前記突起電極と回路基板上の所望
の電極とを導電性接着剤を介してフリップチップ接続
し、前記接続した半導体素子と回路基板の実装構造体の
前記半導体素子側にヒーター内蔵フィルムを前記実装構
造体全体を覆うように被せて密閉状態で前記フィルム越
しに空気圧をかけて半導体素子を押し、空気圧で半導体
素子を押しながら前記ヒーター内蔵フィルムに通電し、
半導体素子と回路基板との隙間に注入された液状樹脂を
加熱硬化し、前記液状樹脂を硬化終了後、ヒーター内蔵
フィルムへの通電を止め、空気圧を止めて常圧に戻し、
前記ヒーター内蔵フィルムを取り外すことを特徴とす
る。
【００１０】次に本発明の第２番目の半導体装置の製造
方法は、半導体素子をフリップチップ方式で回路基板上
に搭載した半導体装置の製造方法において、半導体素子
の電極上に突起電極を形成し、回路基板上の所望の領域
に、所望の箇所に導電性接着剤が充填されている半硬化
状態の接着フィルムを貼り付け、突起電極を形成した半
導体素子を前記回路基板上の所望の位置に載置し、ヒー
ター内蔵フィルムを半導体素子側から回路基板全体を覆
うように被せて密閉状態で前記フィルム越しに空気圧を
かけて半導体素子を押し、空気圧で半導体素子を押しな
がら前記ヒーター内蔵フィルムに通電し、半硬化状態の
接着フィルムを加熱硬化し、ヒーター内蔵フィルムへの
通電を止め、かけていた空気圧を止めて常圧に戻し、前
記ヒーター内蔵フィルムを取り外すことを特徴とする。
【００１１】次に本発明の半導体装置の製造設備は、半
導体素子を回路基板にフリップチップ接続する半導体装
置の製造設備において、半導体素子を回路基板上に載置
する手段と、半導体素子と回路基板との隙間に配置され
た未硬化の絶縁性樹脂を空気圧により半導体素子を回路
基板に押さえながら加熱硬化するための圧縮空気を注入
する密閉可能なチャンバーを備え、前記チャンバー内に
は半導体素子と回路基板を覆うようにヒーター内蔵フィ
ルムが配置され通電する手段を備えたことを特徴とす
る。
【００１２】
【発明の実施の形態】本発明のＦＣ方式による半導体装
置の製造方法および実装冶具について、図面を用いて具
体的に説明する。
【００１３】（実施例１）図１（ａ）〜（ｅ）は本発明
の一実施例におけるＦＣ方式による半導体装置の製造方
法の各工程での断面模式図である。図１において、１０
１は半導体素子、１０２は電極端子、１０３は突起、１
０４は導電性接着剤、１０５は回路基板、１０６は電
極、１０７は絶縁樹脂、１０８はヒーター内蔵フィル
ム、１０９は加圧チャンバー、１１０はエア加圧、１１
１は圧縮エア、１００は得られた半導体装置である。半
導体素子１０１はサイズが１０ｍｍ角で厚みが０．４ｍ
ｍのシリコンチップの表面に酸化層を介して約１μｍの
厚みのアルミニウム配線電極１０２が形成されているも
のを使用した。半導体素子１０１上のアルミ電極１０２
は半導体素子１０１の外周部に０．１５ｍｍピッチで一
辺に６２個形成されており、全部で２４８個ある。回路
基板１０５はサイズが３０ｍｍ角で厚みが０．８ｍｍの
ガラスエポキシ基板で片面に配線電極１０６が施されて
いる評価用のものを使用した。配線電極１０６は銅箔か
ら形成されたもので銅箔の表面にニッケルメッキと金メ
ッキを施した。
【００１４】半導体素子１０１の電極端子１０２上に金
製の突起１０３を形成した。その形成方法はワイヤボン
ディング（ＷＢ）を行う要領で金ワイヤの先端をアーク
放電により溶融させ金ワイヤの先端に金ボールを形成し
た後、金ボールを電極端子１０２上に熱と超音波によっ
て金属接合を形成させ、金ワイヤを引き千切って突起１
０３を形成した。得られた突起の高さは約６０μｍであ
った。使用した金ワイヤは田中貴金属社製の「ＧＢＣ」
（商品名）で直径は２５μｍのものである。
【００１５】所望の電極端子１０２上に突起１０３を形
成した後、ペースト状の導電性接着剤１０４を突起１０
２の先端部に塗着した。塗着の方法は、あらかじめペー
スト状の導電性接着剤１０４により均一な塗膜を平坦な
プレート上に形成しておき、その塗膜に突起１０３の先
端部をディップすることにより塗着した。この時、突起
１０３の先端は塗膜を形成する平坦なプレートに押し付
けられて平坦化されても良い。なお、突起１０３の先端
を平坦化するための荷重は突起１個あたり５０ｇ以下で
よい。使用したペースト状の導電性接着剤はナミックス
社製の「Ｈ９８０７」（商品名）で、平坦プレート上に
形成した塗膜の厚みは約２０μｍとした。
【００１６】実装装置のステージ上に回路基板１０５を
載置し、液状の導電性接着剤１０４が塗布されている突
起１０３を有する半導体素子１０１の突起１０３と回路
基板１０５上の配線電極１０６とが導電性接着剤１０４
を介して接続されるように位置合わせをして回路基板１
０５上に半導体素子１０１を載置した。引き続いて液状
の導電性接着剤１０４を乾燥した。乾燥は１１０℃のオ
ーブンの中に約５分間放置して行った。なお、実装装置
のステージ上に載置した回路基板１０５上にあらかじめ
液状の絶縁樹脂を直径１ｍｍ以下で塗布しておき、液状
の導電性接着剤１０４を乾燥する工程で仮硬化しておい
ても良い。この時使用する絶縁樹脂はガラス転移温度が
１００℃以下の材料が好ましい。例えば、ロックタイト
社製「３６１９」（商品名）がある。
【００１７】半導体素子１０１と回路基板１０５との隙
間に液状の絶縁樹脂１０７を注入した。注入方法は液状
の絶縁樹脂をディスペンスにより半導体素子１０１の一
辺に塗布し、あとは毛細管現象により半導体素子１０１
と回路基板１０５との隙間に充填した。液状の絶縁樹脂
はナミックス社製８４２６を使用した。
【００１８】液状の絶縁樹脂１０７を充填した後、実装
装置のステージ上に半導体素子１０１を実装した回路基
板１０５を載置し、ヒーター内蔵フィルム１０８をステ
ージ全体が覆われるように置き、加圧チャンバー１０９
をステージ上に載置した。ヒーター内蔵フィルムは「MI
NCO Thermofoil」（商品名）ヒーターを使用した。次い
で加圧チャンバー１０９に設けてある圧縮エア導入口か
ら圧縮エア１１１を導入した。エア圧力は１０ｋＰａと
した。この時、フィルム１０８を介して、１０ｍｍ角の
半導体素子１０１にかかる荷重は約１ｋｇｆとなり、突
起１個当たり約４ｇｆの荷重である。なお、フィルムに
かかる圧力の下限は５００ｇｆ／ｃｍ2、上限は突起が
変形しない荷重（本実施例では突起１個当たり５０ｇ
ｆ）以下であればよい。にエア加圧した状態でヒーター
内蔵フィルム１０８に電流を流すことによりヒーターを
昇温させ、半導体素子１０１越しに液状の絶縁樹脂１０
７を加熱して硬化させた。硬化条件は１５０℃で３０分
保持させた。
【００１９】硬化条件完了後、ヒーターへの通電を止
め、エア加圧状態を常圧に戻した後、加圧チャンバー１
０９を外して、半導体装置１００を得た。
【００２０】（実施例２）実施例１における半導体装置
の製造方法において、１枚の回路基板上に大きさと厚み
の異なる複数の半導体素子を実装した。図２に製造工程
中の状態の断面図を示す。図２において、２０１は半導
体素子、２０２は電極端子、２０３は突起、２０４は導
電性接着剤、２０５は回路基板、２０６は電極、２０７
は絶縁樹脂、２０８はヒーター内蔵フィルム、２０９は
加圧チャンバー、２１０はエア加圧、２１１は圧縮エア
である。回路基板２０５は板厚が約０．８ｍｍのガラス
エポキシ基板を使用した。
【００２１】実施例１との相違点は、液状の導電性接着
剤２０４が塗布されている突起２０３を有する半導体素
子２０１の突起２０３と回路基板２０５上の配線電極２
０６とが導電性接着剤２０４を介して接続されるように
位置合わせをして回路基板２０５上に、大きさと厚みの
異なる複数の半導体素子２０１を順次に載置して、導電
性接着剤を乾燥する点である。
【００２２】その後、液状の絶縁樹脂２０７をそれぞれ
の半導体素子２０１と回路基板２０５との隙間に充填
し、絶縁樹脂２０７の硬化は実施例１と同様に１枚のヒ
ーター内蔵フィルム２０８で覆ってエア加圧しながらヒ
ーター内蔵フィルム２０８により液状の絶縁樹脂２０７
を加熱硬化した。
【００２３】得られた半導体装置において、複数の半導
体素子の接続はいずれも安定であった。
【００２４】（実施例３）実施例１における半導体装置
の製造方法において、１枚の回路基板上に複数の同じ半
導体素子を実装した。図３に製造工程中の状態の断面図
を示す。図３において、３０１は半導体素子、３０２は
電極端子、３０３は突起、３０４は導電性接着剤、３０
５は回路基板、３０６は電極、３０７は絶縁樹脂、３０
８はヒーター内蔵フィルム、３０９は加圧チャンバー、
３１０はエア加圧、３１１は圧縮エア、３００は得られ
た半導体装置である。回路基板３０５は板厚が約０．４
ｍｍのガラスエポキシ基板を使用した。
【００２５】実施例１との相違点は、液状の導電性接着
剤３０４が塗布されている突起３０３を有する半導体素
子３０１の突起３０３と回路基板３０５上の配線電極３
０６とが導電性接着剤３０４を介して接続されるように
位置合わせをして回路基板３０５上に、複数の同じ半導
体素子３０１を順次に載置して、導電性接着剤を乾燥す
る点である。
【００２６】その後、液状の絶縁樹脂３０７をそれぞれ
の半導体素子３０１と回路基板３０５との隙間に充填
し、絶縁樹脂３０７の硬化は実施例１と同様に１枚のヒ
ーター内蔵フィルム３０８で覆ってエア加圧しながらヒ
ーター内蔵フィルム２０８により液状の絶縁樹脂３０７
を加熱硬化した。
【００２７】硬化完了後、ヒーターへの通電を止め、エ
ア加圧状態を常圧に戻した後、加圧チャンバー３０９を
外して、複数の同じ半導体素子３０１が１枚の回路基板
３０５に実装された半導体装置を得た。次いで、各半導
体素子３０１毎に回路基板３０５を切断し、個々の半導
体装置３００を得た。
【００２８】得られた半導体装置３００において、半導
体素子の接続はいずれも安定であった。
【００２９】（実施例４）実施例１における半導体装置
の製造方法において、１枚の回路基板の両面に半導体素
子を実装した。図４に製造工程中の状態の断面図を示
す。図４において、４０１は半導体素子、４０２は電極
端子、４０３は突起、４０４は導電性接着剤、４０５は
回路基板、４０６は電極、４０７は絶縁樹脂、４０８は
ヒーター内蔵フィルム、４０９は加圧チャンバー、４１
１は圧縮エアである。回路基板４０５は板厚が約０．８
ｍｍのガラスエポキシ基板を使用した。
【００３０】実施例１との相違点は、液状の導電性接着
剤４０４が塗布されている突起４０３を有する半導体素
子４０１の、突起４０３と回路基板４０５上の配線電極
４０６とが、導電性接着剤４０４を介して接続されるよ
うに位置合わせをして回路基板４０５上に載置し、導電
性接着剤を乾燥した後に、回路基板４０５のもう片方の
表面に同様に半導体素子４０１を載置して導電性接着剤
を乾燥する点である。
【００３１】その後、液状の絶縁樹脂４０７をそれぞれ
の半導体素子４０１と回路基板４０５との隙間に充填
し、絶縁樹脂４０７の硬化は実施例１で使用したのと同
じヒーター内蔵フィルム４０８を２枚使用し、回路基板
４０５全体を覆うように挟み込んだ後、エア加圧しなが
らヒーター内蔵フィルム４０８により液状の絶縁樹脂４
０７を加熱硬化した。
【００３２】硬化完了後、ヒーターへの通電を止め、エ
ア加圧状態を常圧に戻した後、加圧チャンバー４０９を
外して、回路基板４０５の両面に半導体素子を実装した
半導体装置を得た。
【００３３】得られた半導体装置において、半導体素子
の接続は両面いずれも安定であった。また、サイズや厚
みの異なる半導体素子を使用した場合も回路基板の両面
に半導体素子を実装した半導体装置を得ることができた
ことは言うまでもない。
【００３４】（実施例５）実施例１における半導体装置
の製造方法において、回路基板上に半導体素子と表面実
装部品を同時に実装した。図５に製造工程中の状態の断
面図を示す。図５において、５０１は半導体素子、５０
２は電極端子、５０３は突起、５０４は導電性接着剤、
５０５は回路基板、５０６は電極、５０７は絶縁樹脂、
５０８はヒーター内蔵フィルム、５０９は加圧チャンバ
ー、５１０はエア加圧、５１１は圧縮エア、５１２は角
型チップ部品である。回路基板５０５は板厚が約０．８
ｍｍのガラスエポキシ基板を使用した。
【００３５】実施例１との相違点は、最初に回路基板５
０５上の所望の箇所にスクリーン印刷で液状の導電性接
着剤５０４を印刷塗布した後、角型チップコンデンサ５
１２を回路基板液上の所望の箇所に位置合わせをして載
置し、次いで、導電性接着剤５０４が塗布されている突
起５０３を有する半導体素子５０１の突起５０３と回路
基板５０５上の配線電極５０６とが導電性接着剤５０４
を介して接続されるように位置合わせをして回路基板５
０５上に載置して、導電性接着剤を硬化した点である。
【００３６】その後、液状の絶縁樹脂５０７を半導体素
子５０１と回路基板５０５との隙間に充填し、実施例１
と同様にヒーター内蔵フィルム５０８で回路基板５０５
全体を覆うようし、エア加圧しながらヒーター内蔵フィ
ルム５０８により液状の絶縁樹脂５０７を加熱硬化し
た。この時、液状の絶縁樹脂５０７は角型チップコンデ
ンサ５１２と回路基板５０５との隙間に充填してもよ
い。硬化完了後、ヒーターへの通電を止め、エア加圧状
態を常圧に戻した後、加圧チャンバー５０９を外して、
回路基板４０５の両面に半導体素子と角型チップコンデ
ンサを実装した半導体装置を得た。
【００３７】得られた半導体装置において、半導体素子
の接続と角型チップコンデンサの接続は安定であった。
【００３８】（実施例６）図６（ａ）〜（ｅ）は本発明
の一実施例におけるＦＣ方式による半導体装置の製造方
法の各工程での断面模式図である。図６において、６０
１は半導体素子、６０２は電極端子、６０３は突起、６
０４は導電性接着剤、６０５は回路基板、６０６は電
極、６０７は絶縁樹脂、６０８はヒーター内蔵フィル
ム、６０９は加圧チャンバー、６１０はエア加圧、６１
１は圧縮エア、６００は得られた半導体装置である。半
導体素子６０１と回路基板６０５は実施例１と同じ物を
使用した。半導体素子６０１の電極端子６０２上にメッ
キ処理により突起６０３を形成した。メッキはアルミニ
ウム製の電極端子６０２上に無電解でニッケルメッキ
し、最後に金でフラッシュメッキした。得られた突起の
高さは約５μｍであった。次に回路基板６０５の半導体
素子を実装する面に半硬化の絶縁樹脂フィルム６０７を
空気が噛み込まないように貼り付け、回路基板６０５の
電極６０６が露出するまでレーザーにより絶縁樹脂フィ
ルム６０７の所望の箇所に穴加工を施した。穴の大きさ
は約１００μｍとした。
【００３９】形成した穴の中に液状の導電性接着剤６０
４を充填し、突起６０３を形成した半導体素子５０１を
位置合わせをして所望の位置に載置した。このとき使用
した導電性接着剤は内製品で熱硬化タイプの材料であ
る。
【００４０】実装装置のステージ上に半導体素子６０１
を実装した回路基板６０５を載置し、ヒーター内蔵フィ
ルム６０８をステージ全体が覆われるように置き、加圧
チャンバー６０９をステージ上に載置した。ヒーター内
蔵フィルムは「MINCO Thermofoil」（商品名）ヒーター
を使用した。次いで加圧チャンバー６０９に設けてある
圧縮エア導入口から圧縮エア６１１を導入した。エア圧
力は１０ｋＰａとした。この時、フィルム６０８を介し
て、１０ｍｍ角の半導体素子６０１にかかる荷重は約１
ｋｇｆとなり、突起１個当たり約４ｇｆの荷重である。
なお、フィルムにかかる圧力の下限は５００ｇｆ／ｃｍ
2、上限は突起が変形しない荷重（本実施例では突起１
個当たり５０ｇｆ）以下であればよい。にエア加圧した
状態でヒーター内蔵フィルム６０８に電流を流すことに
よりヒーターを昇温させ、半導体素子６０１越しに液状
の絶縁樹脂６０７を加熱して硬化させた。硬化条件は１
５０℃で１０分保持させた。硬化条件完了後、ヒーター
への通電を止め、エア加圧状態を常圧に戻した後、加圧
チャンバー６０９を外して、半導体装置６００を得た。
得られた半導体装置の半導体素子の接続はリフロー試験
や温度サイクル試験においても安定であった。
【００４１】なお、大きさや厚みの異なる半導体素子を
複数個用いた場合でも安定な接続を有する半導体装置が
えられた。また。回路基板の両面に半導体素子を実装し
た場合でも半導体素子の接続は安定であった。
【００４２】さらに、半導体素子と表面実装部品とを同
時に実装した場合でも、それらの接続は安定であった。
【００４３】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法及び製造設備によれば次の効果が得られ
る。 （１）変形しやすいような樹脂基板においても複数個の
半導体素子を同時にＦＣ実装できる。 （２）気体を圧力媒体としているので均一な荷重を加え
ながら、半導体装置を製造することができる。 （３）半導体素子だけでなく、表面実装部品も同時に実
装できる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は本発明の実施例１におけるＦ
Ｃ方式による半導体装置の製造工程を示す断面図。
【図２】本発明の実施例２における製造工程中の断面
図。
【図３】（ａ）〜（ｂ）は本発明の実施例３における製
造工程中の断面図。
【図４】本発明の実施例４における製造工程中の断面
図。
【図５】本発明の実施例５における製造工程中の断面
図。
【図６】（ａ）〜（ｅ）は本発明の一実施例におけるＦ
Ｃ方式による半導体装置の製造工程を示す断面図。
【符号の説明】
101,201,301,401,501,601 半導体素子 102,202,303,404,505,606 半導体素子上の電極端子 103,203,303,403,503,603 半導体素子上に形成した突
起 104,204,304,404,504,604 導電性接着剤 105,205,306,406,506,606 回路基板 106,206,306,406,506,606 回路基板上の端子電極 107,207,307,407,507,607 絶縁樹脂 108,208,308,408,508,608 エア加圧 109,209,309,409,509,609 ヒーター内蔵フィルム 110,210,310,410,510,610 エア加圧 111,211,311,411,511,611 圧縮エア 512 チップコンデンサ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子をフリップチップ方式で回路
    基板上に搭載した半導体装置の製造方法において、 半導体素子の電極上に突起電極を形成し、 前記突起電極と回路基板上の所望の電極とを導電性接着
    剤を介してフリップチップ接続し、 前記接続した半導体素子と回路基板の実装構造体の前記
    半導体素子側にヒーター内蔵フィルムを前記実装構造体
    全体を覆うように被せて密閉状態で前記フィルム越しに
    空気圧をかけて半導体素子を押し、 空気圧で半導体素子を押しながら前記ヒーター内蔵フィ
    ルムに通電し、半導体素子と回路基板との隙間に注入さ
    れた液状樹脂を加熱硬化し、 前記液状樹脂を硬化終了後、ヒーター内蔵フィルムへの
    通電を止め、空気圧を止めて常圧に戻し、前記ヒーター
    内蔵フィルムを取り外すことを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 複数の異なる半導体素子を１枚の回路基
    板とフリップチップ接続し、１枚のヒーター内蔵フィル
    ムを使用する請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 複数の同一の半導体素子を１枚の回路基
    板とフリップチップ接続し、１枚のヒーター内蔵フィル
    ムを使用し、液状樹脂硬化後、半導体素子毎に実装体を
    所望のサイズに分割する請求項１に記載の半導体装置の
    製造方法。
  4. 【請求項４】 回路基板の両面に半導体素子をフリップ
    チップ接続し、前記接続した実装体を２枚のヒーター内
    蔵フィルムで挟み込む請求項１〜３のいずれかに記載の
    半導体装置の製造方法。
  5. 【請求項５】 半導体素子の他に表面実装受動部品も回
    路基板上に実装する請求項１〜４のいずれかに記載の半
    導体装置の製造方法。
  6. 【請求項６】 半導体素子をフリップチップ方式で回路
    基板上に搭載した半導体装置の製造方法において、 半導体素子の電極上に突起電極を形成し、 回路基板上の所望の領域に、所望の箇所に導電性接着剤
    が充填されている半硬化状態の接着フィルムを貼り付
    け、 突起電極を形成した半導体素子を前記回路基板上の所望
    の位置に載置し、 ヒーター内蔵フィルムを半導体素子側から回路基板全体
    を覆うように被せて密閉状態で前記フィルム越しに空気
    圧をかけて半導体素子を押し、 空気圧で半導体素子を押しながら前記ヒーター内蔵フィ
    ルムに通電し、半硬化状態の接着フィルムを加熱硬化
    し、 ヒーター内蔵フィルムへの通電を止め、かけていた空気
    圧を止めて常圧に戻し、前記ヒーター内蔵フィルムを取
    り外すことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 複数の異なる半導体素子を１枚の回路基
    板とフリップチップ接続し、１枚のヒーター内蔵フィル
    ムを使用する請求項６に記載の半導体装置の製造方法。
  8. 【請求項８】 複数の同一の半導体素子を１枚の回路基
    板とフリップチップ接続し、１枚のヒーター内蔵フィル
    ムを使用し、液状樹脂硬化後、半導体素子毎に実装体を
    所望のサイズに分割する請求項６に記載の半導体装置の
    製造方法。
  9. 【請求項９】 回路基板の両面に半導体素子をフリップ
    チップ接続し、前記接続した実装体を２枚のヒーター内
    蔵フィルムで挟み込む請求項６〜８のいずれかに記載の
    半導体装置の製造方法。
  10. 【請求項１０】 半導体素子の他に表面実装受動部品も
    回路基板上に実装する請求項６〜９のいずれかに記載の
    半導体装置の製造方法。
  11. 【請求項１１】 半導体素子を回路基板にフリップチッ
    プ接続する半導体装置の製造設備において、 半導体素子を回路基板上に載置する手段と、 半導体素子と回路基板との隙間に配置された未硬化の絶
    縁性樹脂を空気圧により半導体素子を回路基板に押さえ
    ながら加熱硬化するための圧縮空気を注入する密閉可能
    なチャンバーを備え、 前記チャンバー内には半導体素子と回路基板を覆うよう
    にヒーター内蔵フィルムが配置され通電する手段を備え
    たことを特徴とする半導体装置の製造設備。
JP2001170032A 2001-06-05 2001-06-05 半導体装置の製造方法および製造設備 Withdrawn JP2002368026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001170032A JP2002368026A (ja) 2001-06-05 2001-06-05 半導体装置の製造方法および製造設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001170032A JP2002368026A (ja) 2001-06-05 2001-06-05 半導体装置の製造方法および製造設備

Publications (1)

Publication Number Publication Date
JP2002368026A true JP2002368026A (ja) 2002-12-20

Family

ID=19012024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001170032A Withdrawn JP2002368026A (ja) 2001-06-05 2001-06-05 半導体装置の製造方法および製造設備

Country Status (1)

Country Link
JP (1) JP2002368026A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005707A (ja) * 2005-06-27 2007-01-11 Sony Corp 部品接合方法および部品接合用治具
EP1936676A2 (en) * 2006-12-22 2008-06-25 TDK Corporation Method of mounting electronic components, method of manufacturing an electronic component-embedded substrate, and electronic component-embedded substrate
JP5208205B2 (ja) * 2008-04-18 2013-06-12 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
US8544167B2 (en) 2006-12-22 2013-10-01 Tdk Corporation Collective mounting method of electronic components and manufacturing method of electronic component-embedded substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005707A (ja) * 2005-06-27 2007-01-11 Sony Corp 部品接合方法および部品接合用治具
JP4692101B2 (ja) * 2005-06-27 2011-06-01 ソニー株式会社 部品接合方法
EP1936676A2 (en) * 2006-12-22 2008-06-25 TDK Corporation Method of mounting electronic components, method of manufacturing an electronic component-embedded substrate, and electronic component-embedded substrate
US7906370B2 (en) 2006-12-22 2011-03-15 Tdk Corporation Mounting method of electronic components, manufacturing method of electronic component-embedded substrate, and electronic component-embedded substrate
US8544167B2 (en) 2006-12-22 2013-10-01 Tdk Corporation Collective mounting method of electronic components and manufacturing method of electronic component-embedded substrate
EP1936676A3 (en) * 2006-12-22 2015-02-25 TDK Corporation Method of mounting electronic components, method of manufacturing an electronic component-embedded substrate, and electronic component-embedded substrate
JP5208205B2 (ja) * 2008-04-18 2013-06-12 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
KR100865426B1 (ko) 반도체 장치 및 그 제조 방법
TWI404471B (zh) 製造具有內建組件之佈線板的方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP4228677B2 (ja) 回路基板
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP2003282819A (ja) 半導体装置の製造方法
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
JP2004128337A (ja) Ｃｏｆ半導体装置およびその製造方法
JPH1126631A (ja) 半導体装置とその製造方法
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
JP2000277649A (ja) 半導体装置及びその製造方法
JP4411819B2 (ja) 電気的接続材料
JP2002368026A (ja) 半導体装置の製造方法および製造設備
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
KR100980454B1 (ko) 전도성 패턴 필름의 접합 방법
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP3611463B2 (ja) 電子部品の製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP2000174066A (ja) 半導体装置の実装方法
JP2002340933A (ja) 半導体装置の検査治具およびその製造方法
KR100980455B1 (ko) 전도성 패턴 필름 및 이것의 접합 방법
JPH10125720A (ja) 半導体集積回路装置およびその製造方法
JP2002190485A (ja) 半導体装置の製造方法、および基板素子挟持治具
JP2002299810A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805