JP4215685B2 - 電子回路素子の製造方法 - Google Patents

電子回路素子の製造方法 Download PDF

Info

Publication number
JP4215685B2
JP4215685B2 JP2004172266A JP2004172266A JP4215685B2 JP 4215685 B2 JP4215685 B2 JP 4215685B2 JP 2004172266 A JP2004172266 A JP 2004172266A JP 2004172266 A JP2004172266 A JP 2004172266A JP 4215685 B2 JP4215685 B2 JP 4215685B2
Authority
JP
Japan
Prior art keywords
adhesive
mounting region
electronic circuit
circuit element
fpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004172266A
Other languages
English (en)
Other versions
JP2005353803A (ja
Inventor
裕喜 中濱
敏道 太口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004172266A priority Critical patent/JP4215685B2/ja
Publication of JP2005353803A publication Critical patent/JP2005353803A/ja
Application granted granted Critical
Publication of JP4215685B2 publication Critical patent/JP4215685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子回路素子の製造方法に関するものである。
近年、電子機器の小型化、高密度化に伴って、フィルム基板（以下、「ＦＰＣ：Flexible Printed Circuit」と略する）等の配線基板上に集積回路（ＩＣ）チップが実装された電子回路素子は、広く利用されている。
ＦＰＣへのＩＣチップの実装技術では、裸のＩＣチップ（以下、「ベアチップ」と略する）を直接、ＦＰＣに実装することにより、実装密度を最大限に高めたフリップチップという実装技術が主流である。
このフリップチップ実装技術では、例えば、ＡＣＦ（Anisotropic Conductive Film：異方性導電フィルム）法、ＡＣＰ（Anisotropic Conductive Paste：異方性導電ペースト）法、ＮＣＰ（Non Conductive Paste:非導電ペースト）法によって、ベアチップとＦＰＣとを接続している。
ここで、ベアチップをＮＣＰ法により実装する工程について、説明する。
図５は、ベアチップをＮＣＰ法により実装する工程を示した断面模式図である。
まず、図５（ａ）に示すように、ポリイミドフィルム１上にＦＰＣ端子２が形成されたＦＰＣ５を準備する。
次いで、図５（ｂ）に示すように、例えば、ディスペンサー３を用いてＦＰＣ５上に非導電ペースト４を塗布する。
次いで、図５（ｃ）に示すように、ベアチップ１０の裏面にあるバンプ６と、ＦＰＣ５３の表面にあるＦＰＣ端子２とを位置合わせした後に、圧着ツール（不図示）を用いてベアチップ１０を加圧及び加熱して、圧着を行う。
これによって、図５（ｄ）に示すように、非導電ペースト４が熱硬化してアンダーフィル層４ａとなり、ベアチップ１０がＦＰＣ５上に実装され、電子回路素子２０’が作製される。なお、アンダーフィル層４ａの周端には、フィレット４ｂが形成される。
また、ＦＰＣ５は、図６に示すように、ポリイミドフィルム１上に形成された配線パターン等の導電層を保護するために、ベアチップ１０が実装される実装領域８を除いて、ソルダーレジスト、カバーレイ等の絶縁層７によって被覆されている。
ここで、バンプ６の高さは、通常、１０〜２０μｍであり、絶縁層７の膜厚が１０〜５０μｍであるので、絶縁層７の内側周端７ａがベアチップ１０の配置される領域に入り込むと、バンプ６とＦＰＣ端子２が十分に接触できなくなる。そのため、絶縁層７とベアチップ１０との間の間隔ｄは、０．２ｍｍ以上に設定されている。
ところで、ＦＰＣ５の絶縁層７の開口部、すなわち、実装領域８に、非導電ペースト４や異方性導電ペースト等の流動性を有する接着剤を塗布する際には、図５（ｂ）に示すように、ディスペンサー３等を用いて、実装領域８に非導電ペースト４を注入させることが多い。そのため、液状の接着剤を実装領域８の全面に塗布するには、上記圧着工程と比較して長い作業時間が必要である。
さらに、液状の接着剤が実装領域８の全面に塗布されたとしても、その接着剤の量が過剰になり、上記圧着工程において、圧着ツールの先端部分にその過剰の接着剤が付着する恐れもある。
そうなると、その圧着ツールを用いて、次に処理されるベアチップ１０を圧着するときに、その圧着ツールは、接着剤の付着した部分が凸となった状態で、ベアチップ１０の表面に当たってしまう。そのため、ベアチップ１０の各バンプ６がＦＰＣ５に対して偏った荷重で押さえ付けられ、ベアチップ１０の各バンプ６とＦＰＣ５のＦＰＣ端子２とが確実に接続されなくなる。
そこで、実装領域８に接着剤を、１点状、Ｘ字状、Ｉライン状等に塗布しておいて、圧着の際に接着剤が外側に押し出され、実装領域８の全面を覆うようにする方法も検討されている。
また、実装領域８に塗布される接着剤の量が不足すると、ベアチップ１０の配線面において、アンダーフィル層４ａが欠如して、バンプ６、ＦＰＣ端子２等の金属部分が露出した状態になってしまう恐れもある。そして、その電子回路素子を有する電子機器では、長期の使用によって、その露出した金属部分から腐食が進行して、不良が発生する可能性がある。また、連続した２端子以上の金属部分が露出すると、端子と端子との間に金属異物等の導電性物質が付着した場合に、それら端子間で電流リークが起こる恐れがある。
さらに、特許文献１には、接着剤の外側への流動を規制するために、圧着工程において接着剤が流出する部分に、ダミー電極を形成する技術が開示されている。
また、特許文献２には、接着剤の分布を均一化し、接合及び封止の信頼性を高めるために、実装領域の中央部にダミーパターンを形成し、そのダミーパターン上にバンプまで広がらない程度の第１の接着剤を塗布した後、ベアチップの側面に第２の接着剤を塗布し硬化させる技術が開示されている。
特開２００２−１３４５５９号公報 特許第３０２６２０４号公報
しかしながら、上記のような接着剤の塗布形状を改良する方法では、接着剤がＦＰＣ５の実装領域８の全面を確実に覆うとは限らないので、バンプ６、ＦＰＣ端子２等の金属部分が腐食する恐れや、端子間に金属異物等の導電性物質が付着した場合には、端子間で電流リークが発生する恐れがある。
また、特許文献１及び２の塗布方法では、接着剤の外側への流動を規制するため、又は、接着剤の分布を均一にするために、ダミー電極やダミーパターンを形成する必要がある。特に、特許文献２の方法では、第１及び第２の接着剤をそれぞれ別に塗布するので、少なくとも２回の塗布作業が必要である。
このように、従来の接着剤の塗布方法では、接着剤を実装領域に対して均一に供給することは難しく、それに伴って、上記金属部分の腐食や端子間での電流リークの問題を含めて、ベアチップとＦＰＣとの接続が不安定になる恐れがある。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、流動性を有する接着剤を用いて配線基板に集積回路チップを実装する際に、接着剤を実装領域に対し、容易に且つ均一に供給することにより、集積回路チップと配線基板との接続を確実にすることになる。
本発明は、配線基板上に設けられた絶縁層の開口部である実装領域において、互いに離間する位置に複数の接着部を形成して、その接着部を加熱することにより、実装領域を覆う接着層を形成するようにしたものである。
具体的に、本発明の電子回路素子の製造方法は、配線基板に集積回路チップが実装された電子回路素子を製造する方法であって、上記配線基板の実装領域に対し、流動性を有する接着剤を供給して、互いに離間する位置に複数の接着部を形成する接着部形成工程と、上記複数の接着部を加熱して、該各接着部の粘度を低下させることにより、該各接着部を上記実装領域内で拡げて、該実装領域に接着層を形成する加熱工程と、上記実装領域に上記接着層を介して上記集積回路チップを圧着するチップ圧着工程とを備え、上記実装領域は、上記配線基板上に設けられた絶縁層の開口部であることを特徴とする。
上記の方法によれば、配線基板上に設けられた絶縁層の開口部である実装領域において、互いに離間する位置に複数の接着部を形成した後に、各接着部を加熱することにより、各接着部の粘度が低下する。そして、その接着部の粘度の低下に起因して、各接着部が実装領域上に拡がることにより接着層が形成される。そのため、接着層は、実装領域内に接着部の膜厚よりも薄く且つ均一に形成される。これにより、配線基板の実装領域に集積回路チップが圧着されても、接着層を構成する接着剤が実装領域外へ流出することが抑止される。
また、集積回路チップを圧着する際の圧着ツールに接着剤が付着することが少なくなり、集積回路チップと配線基板との接続が確実になる。
さらに、接着層が実装領域の全面を覆う場合には、圧着工程において集積回路チップと配線基板との間に接着層からなるアンダーフィル層が形成される。そのため、集積回路チップと配線基板との間の金属部分がアンダーフィル層によって被覆されることになる。これにより、集積回路チップと配線基板との間の金属部分の腐食や端子間での電流リークが抑止される。
これらのことにより、接着剤を実装領域に対し、容易に且つ均一に塗布することが可能になり、集積回路チップと配線基板との接続が確実になる。
上記加熱工程では、隣接する上記各接着部同士を接触させ、上記実装領域の全面を覆ってもよい。
上記の方法によれば、各接着部を加熱することにより、各接着部の粘度が低下する。そして、その接着部の粘度の低下に起因して、各接着部が実装領域内で拡がると共に、隣接する各接着部同士が接触して、実装領域の全面を覆う接着層が形成される。そのため、接着層は、実装領域の全面に接着部の膜厚よりも薄く均一に形成される。
上記接着部は、熱硬化性樹脂により構成され、上記加熱工程における加熱温度は、上記接着部の硬化開始温度以上であり、上記加熱工程における上記接着部の粘度は、上記接着部形成工程における上記接着部の粘度よりも低くなってもよい。
一般に、樹脂は加熱により粘度が低下するものである。しかし、熱硬化性樹脂では、ある一定の温度を超えると、硬化反応が始まり、粘度が逆に高くなる。ここで、硬化反応が始まる温度は、例えば、６０℃である。そして、熱硬化性樹脂は、温度上昇と共に粘度が低下する性質と、一定以上の温度で硬化反応が起こり粘度が高くなる性質とを合わせ持つため、温度に対する粘度の様子は図４のようになる。本発明では、上記のような性質により、接着部を構成する熱硬化性樹脂を、加熱工程において硬化開始温度以上で加熱するものの、その加熱工程における接着部の粘度が、接着部形成工程における接着部の粘度よりも低くなるように加熱することが可能となる。そのため、各接着部を加熱することより、各接着部が実装領域内で拡がって、実装領域内に接着層が形成される。
上記接着部形成工程では、複数の接着剤供給口を有する接着剤供給手段を介して、上記接着剤を上記実装領域に供給してもよい。
上記の方法によれば、接着剤供給手段によって、配線基板の実装領域に複数の接着部を一度に形成されるので、接着部の形成にかかる時間が短縮される。
本発明の電子回路素子の製造方法は、配線基板上に設けられた絶縁層の開口部である実装領域において、互いに離間する位置に複数の接着部を形成した後、各接着部を加熱することにより、実装領域を覆う接着層を形成するので、接着剤を配線基板の実装領域に対し、容易に且つ均一に塗布することができ、集積回路チップと配線基板との接続を確実にすることができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、ＮＣＰ法によるフリップチップ実装を例に説明するが、ＡＣＰ法によるフリップチップ実装であってもよい。なお、本発明は、以下の実施形態に限定されるものではなく、他の構成であってもよい。
以下に、本発明の実施形態に係る電子回路素子について、説明する。
図１は、本発明の電子回路素子２０の断面模式図である。
電子回路素子２０は、ベアチップ１０とＦＰＣ５とにより構成されている。
ベアチップ１０は、裸の集積回路（ＩＣ）チップであり、その配線面に、複数のバンプ６を有している。
ＦＰＣ５は、ポリイミドフィルム１と、ポリイミドフィルム１上に形成されたＦＰＣ端子２及び配線層２’と、配線層２’を覆うように形成された絶縁層７とにより構成されている。
ＦＰＣ端子２は、ベアチップ１０のバンプと対応する位置に配置され、ベアチップ１０のバンプ６とＦＰＣ５とを電気的に接続するものである。
配線層２’は、コントロール基板回路等、他の回路と電気的に接続するものである。
ポリイミドフィルム１とベアチップ１０との間にはアンダーフィル層４ａが設けられている。
このように、電子回路素子２０では、ベアチップ１０のバンプ６とＦＰＣ５のＦＰＣ端子２とが電気的に接続された状態で、ベアチップ１０がＦＰＣ５にアンダーフィル層４ａ介して固定（実装）されている。
なお、上記実施形態では、配線基板として、可撓性を有するポリイミドフィルム１を例示しているが、ガラス基板等の絶縁基板であってもよい。
次に、本発明の電子回路素子２０を製造する方法について、図２及び図３を用いて説明する。
＜準備工程＞
図２（ａ）に示すように、ポリイミドフィルム１上にＦＰＣ端子２と配線層２’及び絶縁層７の積層体とが形成されたＦＰＣ５を準備する。
ここで、絶縁層７の形成されていない領域（開口部）が実装領域８となる。
また、絶縁層７は、熱硬化性樹脂や感光性樹脂により形成されたソルダーレジストや、ポリイミドフィルムにより形成されたカバーレイである。
＜接着層形成工程＞
（接着部形成工程）
図２（ｂ）に示すように、非導電ペースト４が充填された接着剤供給手段３’を用いて、ＦＰＣ５の実装領域８上に、互いに離間した状態で非導電ペースト４を供給する。
ここで、接着剤供給手段３’は、その先端に複数の接着剤供給口を有しており、その複数の接着剤供給口を介して、その内部に充填された非導電ペースト４を、その下側のＦＰＣ５の実装領域８に対し、互いに離間する位置に供給するものである。
また、非導電ペースト４は、例えば、流動性を有するエポキシ樹脂等の熱硬化性樹脂である。
これによって、図３（ａ）に示すように、実装領域８ａには、互いに離間する位置に複数の接着部９ａが形成される。
具体的に、例えば、縦５ｍｍ×横５ｍｍの大きさのベアチップ１０を実装する場合には、縦５．４ｍｍ×横５．４ｍｍの実装領域８に対して、直径０．９ｍｍの半球状の接着部９ａを、縦４列×横４列で等間隔に１６個形成する。
（加熱工程）
ＦＰＣ５の裏面から基板ごと加熱したり、ＦＰＣ５の表面からホットエアーを吹き付けたりすることにより、接着部９ａの温度が６０〜９０℃程度になるように加熱して、図２（ｃ）に示すように、実装領域８ｃの全面に均一に設けられた接着層９ｃを形成する。
ここで、この加熱により、接着部９ａの粘度は、図４に示すように低下し、接着部９ａが実装領域８ａ上で拡がることになる。
一般に、樹脂は図４中の１点鎖線の左側の実線の曲線部と、その右側の破線の曲線部とを結んだ曲線のように、加熱により粘度が低下するものである。一方、熱硬化性樹脂は、図４中の一点鎖線の左側の破線の曲線部とその右側の実線の曲線部とを結んだ曲線のように、ある一定温度以上の加熱により硬化して粘度が上がるものであるので、実線の曲線のように粘度が変化する。本発明では、この加熱工程において硬化開始温度以上で加熱するものの、その際の接着部９ａの粘度が、接着部形成工程における接着部９ａの粘度よりも低くなるように、例えば、図４中の実線の曲線の最下部の位置で接着部９ａを加熱するので、各接着部９ａが実装領域８ａ内で拡がることになる。
具体的には、実装領域８ａは、図３（ｂ）に示すように、接着部９ａは、その直径が大きくなり、隣接する接着部９ａ同士が接触した接着部９ｂとなる実装領域８ｂを経て、図３（ｃ）に示すような、接着部９ｂの直径が一層大きくなり、全面を覆う接着層９ｃが形成された実装領域８ｃとなる。
＜圧着工程＞
図２（ｄ）に示すように、接着層９ｃが形成された実装領域８ｃを有するＦＰＣ５のＦＰＣ端子２と、ベアチップ１０のバンプ６とを位置合わせして、ベアチップ１０の背面（配線面とは逆側の面）に圧着ツール（不図示）をあてがって、接着層９ｃの温度が２４０℃になるように、圧力９０ＭＰａで３〜５秒間、ベアチップ１０を加熱及び加圧する。
これによって、接着層９ｃが硬化してアンダーフィル層４ａとなり、アンダーフィル層４ａの周端にはフィレット４ｂが形成され、図１に示すような電子回路素子２０が製造される。
以上説明したように、本発明の電子回路素子２０の製造方法によれば、実装領域８上の互いに離間する位置に複数の接着部９ａを形成した後に、各接着部９ａを加熱することにより、各接着部９ａの粘度が低下する。そして、接着部９ａの粘度の低下に起因して、各接着部９ａが実装領域８内で拡がると共に、隣接する各接着部９ａ同士が接触して、実装領域８の全面を覆う接着層９ｃを形成することができる。
そのため、接着層９ｃは、実装領域８の全面に接着部９ａの膜厚よりも薄く均一に形成されるので、ベアチップ１０がＦＰＣ５の実装領域８に圧着されても、接着層９ｃを構成する非導電ペースト４が実装領域８外へ流出することを抑止することができる。
また、ベアチップ１０を圧着する際の圧着ツールに非導電ペースト４が付着することが少なくなり、量産時のように、例えば１つの圧着ツールを用いてベアチップ１０を連続的に圧着する場合、ベアチップ１０とＦＰＣ５との接続が確実になる。
さらに、圧着工程においてベアチップ１０とＦＰＣ５との間にアンダーフィル層４ａが形成されるので、ベアチップ１０とＦＰＣ５との間にあるバンプ６及びＦＰＣ端子２がアンダーフィル層４ａによって被覆されることになる。そのため、バンプ６及びＦＰＣ端子２等の金属部分の腐食や端子間での電流リークを抑止することができる。
以上のことにより、非導電ペースト４をＦＰＣ５の実装領域８に対し、容易に且つ均一に供給することができ、ベアチップ１０とＦＰＣ５との接続を確実にすることができる。
以上説明したように、本発明は、ベアチップとＦＰＣとの接続を確実にすることができるので、液晶表示装置等の電子機器の電子回路素子について有用である。
本発明の実施形態に係る電子回路素子２０を模式的に示す断面図である。 本発明の実施形態に係る電子回路素子２０の製造方法を模式的に示す断面図である。 本発明の実施形態に係る実装領域における接着部の形態変化を模式的に示す平面図である。 本発明の実施形態に係る非導電ペーストの温度と粘度との関係を示すグラフである。 従来のベアチップ１０の実装方法を模式的に示す断面図である。 従来のＦＰＣ５の実装領域８を模式的に示す平面図である。
符号の説明
１ ポリイミド
２ ＦＰＣ端子
２’ 配線層
３ ディスペンサー
３’ 接着剤供給手段
４ 非導電ペースト
４ａ アンダーフィル層
４ｂ フィレット
５ ＦＰＣ
６ バンプ
７ 絶縁層
７ａ 内側周端
８，８ａ，８ｂ，８ｃ 実装領域
９ａ，９ｂ 接着部
９ｃ 接着層
１０ ベアチップ
２０，２０’ 電子回路素子

Claims (4)

  1. 配線基板に集積回路チップが実装された電子回路素子を製造する方法であって、
    上記配線基板の実装領域に対し、流動性を有する接着剤を供給して、互いに離間する位置に複数の接着部を形成する接着部形成工程と、
    上記複数の接着部を加熱して、該各接着部の粘度を低下させることにより、該各接着部を上記実装領域内で拡げて、該実装領域に接着層を形成する加熱工程と、
    上記実装領域に上記接着層を介して上記集積回路チップを圧着するチップ圧着工程とを備え、
    上記実装領域は、上記配線基板上に設けられた絶縁層の開口部であることを特徴とする電子回路素子の製造方法。
  2. 請求項１に記載された電子回路素子の製造方法において、
    上記加熱工程では、隣接する上記各接着部同士を接触させ、上記実装領域の全面を覆うことを特徴とする電子回路素子の製造方法。
  3. 請求項１に記載された電子回路素子の製造方法において、
    上記接着部は、熱硬化性樹脂により構成され、
    上記加熱工程における加熱温度は、上記接着部の硬化開始温度以上であり、
    上記加熱工程における上記接着部の粘度は、上記接着部形成工程における上記接着部の粘度よりも低くなることを特徴とする電子回路素子の製造方法。
  4. 請求項１に記載された電子回路素子の製造方法において、
    上記接着部形成工程では、複数の接着剤供給口を有する接着剤供給手段を介して、上記接着剤を上記実装領域に供給することを特徴とする電子回路素子の製造方法。
JP2004172266A 2004-06-10 2004-06-10 電子回路素子の製造方法 Expired - Fee Related JP4215685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004172266A JP4215685B2 (ja) 2004-06-10 2004-06-10 電子回路素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004172266A JP4215685B2 (ja) 2004-06-10 2004-06-10 電子回路素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005353803A JP2005353803A (ja) 2005-12-22
JP4215685B2 true JP4215685B2 (ja) 2009-01-28

Family

ID=35588011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004172266A Expired - Fee Related JP4215685B2 (ja) 2004-06-10 2004-06-10 電子回路素子の製造方法

Country Status (1)

Country Link
JP (1) JP4215685B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018117B2 (ja) 2007-02-15 2012-09-05 富士通セミコンダクター株式会社 電子部品の実装方法
JP2014072472A (ja) * 2012-10-01 2014-04-21 Seiko Instruments Inc 光学デバイス、光学デバイスの製造方法、電子デバイス製造装置、プログラム及び記録媒体
WO2015122299A1 (ja) * 2014-02-13 2015-08-20 ソニー株式会社 固体撮像装置、電子機器、および固体撮像装置の製造方法

Also Published As

Publication number Publication date
JP2005353803A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
JP3663938B2 (ja) フリップチップ実装方法
CN101904230B (zh) 焊料球的无助熔剂微穿孔方法和所得的装置
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
JP2016184612A (ja) 半導体装置の実装方法
JP2010129810A (ja) 半導体素子搭載用基板及び半導体装置
JP2009246337A (ja) 半導体装置及びその製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP4215685B2 (ja) 電子回路素子の製造方法
JP4967467B2 (ja) フレキシブル配線基板接着方法および配線基板
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
KR100980454B1 (ko) 전도성 패턴 필름의 접합 방법
US20070284420A1 (en) Integrated circuit chip formed on substrate
JP2002170853A (ja) フリップチップ実装方法
JP4752717B2 (ja) モジュールの製造方法
JP2008028075A (ja) モジュールの製造方法と、それにより製造したモジュール
JP3974834B2 (ja) 電子部品の装着方法
KR100980455B1 (ko) 전도성 패턴 필름 및 이것의 접합 방법
JP3804586B2 (ja) 半導体装置の製造方法
JP4934831B2 (ja) 半導体パッケージの製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010021392A (ja) 半導体装置及びその製造方法
JP2007141914A (ja) プリント配線基板間の接続方法
JPH11274235A (ja) 半導体装置およびその製造方法
JP2006147934A (ja) 半導体装置及びその製造方法、フレキシブル配線基板
KR100934268B1 (ko) 전도성 패턴 필름의 접합 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees