KR20080044326A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080044326A
KR20080044326A KR1020087008074A KR20087008074A KR20080044326A KR 20080044326 A KR20080044326 A KR 20080044326A KR 1020087008074 A KR1020087008074 A KR 1020087008074A KR 20087008074 A KR20087008074 A KR 20087008074A KR 20080044326 A KR20080044326 A KR 20080044326A
Authority
KR
South Korea
Prior art keywords
adhesive
substrate
semiconductor device
manufacturing
electronic component
Prior art date
Application number
KR1020087008074A
Other languages
English (en)
Other versions
KR100985084B1 (ko
Inventor
다카오 니시무라
고우이치 나카무라
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080044326A publication Critical patent/KR20080044326A/ko
Application granted granted Critical
Publication of KR100985084B1 publication Critical patent/KR100985084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/30156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83047—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

접착제를 사용하여 전자 부품을 기판에 실장(예를 들면 플립 칩(flip chip) 실장)하고, 그 접착제 내부에서의 기포 발생을 저감한, 고성능이고 신뢰성이 높은 반도체 장치 및 그 저비용이고 고효율의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명의 반도체 장치의 제조 방법은 범프를 갖는 전자 부품과, 그 범프에 대응한 본딩 패드(12)를 갖는 기판(10) 사이에서 기판(10) 위의 적어도 일부에, 전자 부품과 기판(10)을 접착시키는 접착제(22)를 공급하는 공급 공정과, 공급된 접착제(22)의 기판(10)과의 접촉 총면적을 S0이라 하고, 유연(流延) 후 접착제(22)의 기판(10)과의 접촉 총면적을 S1이라 했을 때, 다음 식, S1/S0>1을 만족시키도록, 유연 수단(예를 들면 분출 노즐)(30)에 의해 접착제(22)를 유연하는 유연 공정과, 범프를 본딩 패드(12)에 당접(當接)시킨 상태에서, 접착제(22)를 전자 부품과 기판(10)에 접촉시키면서, 그 접착제(22)를 경화시키는 경화 공정을 적어도 포함한다.
플립 칩 실장, 유연 공정, 반도체 장치, 접착제, 본딩 패드, 범프

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 접착제를 사용하여 전자 부품을 기판에 실장(예를 들면, 플립 칩(flip chip) 실장)하고, 그 접착제 내부에서의 기포 발생을 저감한, 고성능이고 신뢰성이 높은 반도체 장치 및 그 저비용이고 고효율의 제조 방법에 관한 것이다.
종래부터, 전자 부품을 기판에 실장하는 방법으로서, 제조 공정이 간편하고, 단시간이고 저비용으로의 실장이 실현 가능한 점에서, 플립 칩 실장 방법이 채용되고 있다. 그 플립 칩 실장 방법으로서는, 예를 들면, 기판 위에 미리 접착제를 공급해두고, 전극 패드 위에 금 등으로 이루어지는 범프를 형성한 전자 부품(예를 들면 반도체 칩)을 상기 기판에 대향시킴과 동시에, 반도체 칩에 하중을 인가하고, 상기 접착제를 경화시킴으로써, 반도체 칩을 기판에 접속(실장)하는 방법이 알려져 있다(특허 문헌 1 및 2 참조). 또한, 상기 접착제로서는, 단시간에 경화 가능한 점에서, 예를 들면, 에폭시 수지 등의 열경화성 절연 수지가 적합하다.
상기 플립 칩 실장에서는, 반도체 칩을 소정의 온도로 가열하면서, 가압함으로써, 가열된 반도체 칩을 접착제에 눌러 붙인다. 그러면, 접착제는 급격히 가열되어 점도가 저하하여, 유동성이 높아지기 때문에, 반도체 칩의 전면(全面)에 눌려 퍼진다. 또한, 이 때, 동시에 열경화가 진행되어 경화한다. 그리고, 경화한 접착제의 접착력 및 경화 수축에 의해, 반도체 칩측의 전극 패드 위에 형성된 범프가 기판측에 형성된 본딩 단자에 압접된 상태로 유지되어 접속된다.
그러나, 이와 같은 플립 칩 실장에서는, 경화한 접착제 내부에 기포가 생긴다는 문제가 있다. 접착제 내부에 기포를 함유하면, 기포 내의 수분에 기인하여, 반도체 장치를 리플로우 솔더링(reflow soldering)에 의해 마더 보드(mother board) 등에 실장할 때, 수증기 폭발 현상에 의한 접착제부에서의 부풀음이나 벗겨짐 등이 생겨, 범프 접합부의 도통(導通) 불량 등을 일으키는 경우가 있다. 또한, 범프 접합부 근방에 기포가 있을 경우, 기포 내의 수분이나 불순물 이온 등의 영향에 의해, 인접 범프 사이에서 전류 리크(leak)가 발생하여, 반도체 장치의 특성을 열화시키는 이외에, 오동작을 일으키는 경우가 있어, 접착제 내부의 기포의 존재는 반도체 장치의 신뢰성에 악영향을 미친다.
기포 발생 원인으로서는, 예를 들면, 기판 위에 접착제를 도포했을 때에 기포가 말려 들어가거나, 가열에 의해 접착제 혹은 기판(예를 들면 수지제 기판)에서 발생하는 가스에 의해 기포가 생성되거나, 접착제가 눌려 퍼져 유동할 때에 기포가 말려 들어가는 것 등을 들 수 있다. 이들 기포는 기판과의 계면 근방에서 생기는 경우가 많고, 특히 기판 위의 배선부나 본딩 단자부에서는, 접착제와의 계면에 요철을 갖기 때문에, 접착제가 유동 및 경화할 때에, 그 요철 부분에 기포가 들어가기 쉽다.
또, 상기 접착제로서는, 필름상, 페이스트상 등, 어떤 형상의 것으로도 사용 할 수 있지만, 필름상의 접착제에서는, 유동성이 거의 없기 때문에, 기판에 접착제를 접착할 때에 요철이 있는 기판과의 계면에 기포를 다수 함유해버리는 경우가 있어, 페이스트상의 접착제에 비해, 기판 계면 근방에서 기포가 보다 발생하기 쉽다.
근래, 반도체 칩의 고집적화에 수반하여, 범프 피치가 미세해지고 있어, 범프 크기는 보다 작아지고, 범프 높이는 보다 낮아지고 있다. 또한, 범프 피치의 미세화에 대응하여, 기판의 본딩 단자 및 배선도 미세화되고 있다. 이 때문에, 접착제와 기판과의 계면에 존재하는 요철도 보다 미세화되어, 상술의 플립 칩 실장에서는, 미세화된 요철 부분에, 기포가 보다 들어가기 쉬워진다. 이와 같이, 범프 피치가 미세해지고, 범프 높이가 저하하면, 플립 칩 실장 후의 반도체 칩과 기판 사이의 갭이 작아져, 접착제층의 두께가 얇아지기 때문에 그 두께에 대한 기포의 상대적인 크기가 증대되어, 종래에는 문제가 되지 않는 정도의 기포가 상기 문제를 일으키게 된다.
상기 기포 발생의 문제를 개선하는 방법으로서, 예를 들면, 배선 기판의 표면에 열경화성 수지로 이루어지는 접착제를 도포하는 제1 공정과, 베어(bare)·칩을 가열 툴로 유지하고, 그 베어·칩의 소자면을 배선 기판의 표면을 향하게 함으로써, 베어·칩의 범프와 배선 기판 위의 패드를 서로 위치 맞춤함과 동시에, 가열 툴을 거쳐 베어·칩을 가열하는 제2 공정과, 가열된 베어·칩을 배선 기판을 향하여 가압함으로써, 범프를 패드에 맞부딪침과 동시에, 경화시키는 제3 공정을 구비한 플립 칩 접속 방법이 제안되어 있다(특허 문헌 3 참조). 이 경우, 가압에 앞서, 접착제에 접촉시킨 가열 툴을 가열시켜 접착제를 유동시키고 나서 가압을 개시 하고 있고, 게다가 1회의 플립 칩 실장 동작 중, 가열 툴을 단계적으로 가열하고 있기 때문에, 실장 시간을 단축시키기가 곤란하다. 또한, 연속 동작으로 본딩을 반복할 때, 1회의 플립 칩 실장 동작 때마다, 가열 툴을 강온시키는 시간이 필요해지기 때문에, 실장 시간의 단축이 곤란하다. 이 때문에, 생산성이 낮고, 저비용화를 도모할 수 없다는 문제가 있다.
또한, 플립 칩을 기판 회로 위에 탑재하는 반도체 부품의 제조 방법에서, 우선, 기판 회로 위에 진공 분위기 하에서 공판 인쇄 수단을 적용하여 플립 칩에 대응하는 평면 형상으로 하고, 윗면이 구상 볼록면 형상의 액상 수지층을 형성하고, 이어서, 그 수지층 위에 플립 칩을 정합 상태로 배치한 후, 플립 칩을 기판 회로에 대하여 가열 압착시키는 방법이 제안되어 있다(특허 문헌 4 참조). 이 경우, 접착제의 도포를 진공 하에서 공판 인쇄에 의해 행하기 때문에, 진공 챔버에 부재를 넣고 뺄 때에, 감압 및 상압으로 복원하는 시간이 필요하여, 생산성이 낮다는 문제가 있다. 또한, 진공 챔버를 구비한 제조 설비가 필요해지기 때문에, 고비용을 초래하게 된다. 또한, 공판 인쇄는 접착제를 미량으로 공급 제어하기가 곤란하여, 미세 갭, 미세 피치에 대응할 수 없고, 게다가 탑재하는 칩 사이즈에 따른 인쇄 마스크가 필요하게 되는 점에서, 저비용화의 실현이 곤란하다.
또한, 반도체 칩과, 그 반도체 칩과 대향하는 면에 전극과 대향하는 위치에 전극을 갖는 회로 기판을 접속용 수지를 거쳐 플립 칩 방식으로, 전기적으로 접속하는 플립 칩 구조 반도체 장치에서, 반도체 칩 바깥 둘레보다 외측이며, 또한 접속용 수지가 회로 기판을 덮는 영역 내에 적어도 일부가 위치하는 관통공이 회로 기판에 부착되어 있는 반도체 장치가 제안되어 있다(특허 문헌 5 참조). 그 반도체 장치에 있어서의 관통공은 기포 발생을 억제하는 것이 아니라, 기포부의 제습 용이화를 도모하기 위한 통로로서 마련되어 있고, 그 관통공의 형성은 기판 설계의 자유도가 작아지는 이외에, 미세한 배선 형성이 불가능해질 경우가 있고, 기판의 제조 비용의 증가 및 반도체 장치의 대형화를 초래한다는 문제가 있다.
따라서, 접착제를 사용하여 전자 부품을 기판에 실장(예를 들면, 플립 칩 실장)하고, 그 접착제 내부에서의 기포 발생을 저감한, 고성능이고 신뢰성이 높은 반도체 장치 및 그 저비용이고 고효율의 제조 방법은 아직 제공되어 있지 않음이 현재의 상태이며, 특히 범프 피치가 미세해졌을 경우에도, 상기 접착제 내부에서의 기포 발생을 저감할 수 있는 기술의 개발이 요망되고 있다.
특허 문헌 1 : 일본 특개소60-262430호 공보
특허 문헌 2 : 일본 특개평9-97816호 공보
특허 문헌 3 : 일본 특개2001-244298호 공보
특허 문헌 4 : 일본 특개2000-100870호 공보
특허 문헌 5 : 일본 특개2001-127194호 공보
[발명의 개시]
본 발명은 접착제를 사용하여 전자 부품을 기판에 실장(예를 들면, 플립 칩 실장)하고, 그 접착제 내부에서의 기포 발생을 저감한, 고성능이고 신뢰성이 높은 반도체 장치 및 그 저비용이고 고효율의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단으로서는, 이하와 같다. 즉,
본 발명의 반도체 장치의 제조 방법은 복수의 범프를 갖는 전자 부품과, 그 범프에 대응한 복수의 본딩 패드를 갖는 기판 사이에서 상기 기판 위의 적어도 일부에, 그 전자 부품과 그 기판을 접착시키는 접착제를 공급하는 공급 공정과,
상기 기판 위에 공급된 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S0이라 하고, 유연(流延) 후의 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S1이라 했을 때, 다음 식, S1/S0>1을 만족시키도록 유연 수단에 의해 상기 접착제를 유연하는 유연 공정과,
상기 범프를 상기 본딩 패드에 당접(當接)시킨 상태에서, 상기 접착제를 상기 전자 부품과 상기 기판에 접촉시키면서, 그 접착제를 경화시키는 경화 공정을 적어도 포함하는 것을 특징으로 한다.
그 반도체 장치의 제조 방법에서는, 상기 공급 공정에서, 복수의 범프를 갖는 전자 부품과, 그 범프에 대응한 복수의 본딩 패드를 갖는 기판 사이에서 상기 기판 위의 적어도 일부에, 그 전자 부품과 그 기판을 접착시키는 접착제가 공급된다. 상기 유연 공정에서, 상기 기판 위에 공급된 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S0이라 하고, 유연 후의 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S1이라 했을 때, 다음 식, S1/S0>1을 만족시키도록 상기 유연 수단에 의해 상기 접착제가 유연된다. 이 때, 상기 공급 공정에서 공급된 상기 접착제가 상기 기판 위에서 유동하여 상기 범프와 상기 본딩 패드의 접합부 영역까지 유연되어(눌려 퍼져), 상기 접착제와 상기 기판면에 존재하는 요철의 간극에 생기는 기포가 배출된다. 이 때문에, 상기 기판면에 상기 접착제를 빈틈없이 확실히 존재시킬 수 있다. 상기 경화 공정에서, 상기 범프가 상기 본딩 패드에 당접된 상태에서, 상기 접착제가 상기 전자 부품과 상기 기판에 접촉(충전)되면서, 그 접착제가 경화된다. 그 결과, 상기 전자 부품을 상기 기판에 실장(예를 들면 플립 칩 실장)할 때에, 상기 기판 계면 근방에 있어서의 상기 접착제 내부의 기포 발생이 억제되어, 고성능이고 신뢰성이 높은 반도체 장치가 저비용이고 고효율로 제조된다.
본 발명의 반도체 장치는 본 발명의 상기 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 한다.
그 반도체 장치에서는, 본 발명의 상기 반도체 장치의 제조 방법에 의해 제조되므로, 접착제를 사용하여 전자 부품이 기판에 실장(예를 들면, 플립 칩 실장)될 때, 그 접착제 내부에서의 기포 발생이 저감된다. 이 때문에, 접착제부에서의 부풀음이나 벗겨짐에 의한 범프 접합부에서의 도통 불량, 기포 내의 수분이나 불순물 이온 등의 영향에 의한 인접 범프 사이에서의 전류 리크의 발생 등이 방지되어, 고성능이고 신뢰성이 높다.
본 발명에 의하면, 종래에 있어서의 문제를 해결할 수 있고, 접착제를 사용하여 전자 부품을 기판에 실장(예를 들면, 플립 칩 실장)하고, 그 접착제 내부에서의 기포 발생을 저감한, 고성능이고 신뢰성이 높은 반도체 장치 및 그 저비용이고 고효율의 제조 방법을 제공할 수 있다.
도 1A는 본 발명의 반도체 장치의 제조 방법에 사용하는 기판의 일례를 나타내는 개략 설명도이다.
도 1B는 본 발명의 반도체 장치의 제조 방법에 있어서의 공급 공정의 일례를 설명하기 위한 공정도이다.
도 1C는 본 발명의 반도체 장치의 제조 방법에 있어서의 공급 공정 후의 접착제 상태의 일례를 나타내는 개략 설명도이다.
도 2A는 본 발명의 반도체 장치의 제조 방법에 사용하는 유연 수단의 일례를 나타내는 개략 설명도이다.
도 2B는 본 발명의 반도체 장치의 제조 방법에 있어서의 유연 공정의 일례를 설명하기 위한 공정도이다.
도 3은 본 발명의 반도체 장치의 제조 방법에 있어서의 유연 공정 후의 접착제 상태의 일례를 나타내는 개략 설명도이다.
도 4A는 본 발명의 반도체 장치의 제조 방법에 있어서의 경화 공정의 일례를 설명하기 위한 공정도(그 1)이다.
도 4B는 본 발명의 반도체 장치의 제조 방법에 있어서의 경화 공정의 일례를 설명하기 위한 공정도(그 2)이다.
도 5는 본 발명의 반도체 장치의 제조 방법에 의해 제조된 반도체 장치의 일례를 나타내는 개략 설명도이다.
도 6은 실시예 1의 반도체 장치의 제조 방법에서 사용한 유연 수단의 단면 개략도이다.
도 7A는 실시예 2의 반도체 장치의 제조 방법에 있어서의 공급 공정을 설명하기 위한 공정도이다.
도 7B는 실시예 2의 반도체 장치의 제조 방법에 있어서의 공급 공정 후의 접착제 상태를 나타내는 개략 설명도이다.
도 8은 실시예 2의 반도체 장치의 제조 방법에 있어서의 유연 공정을 설명하기 위한 공정도이다.
도 9는 실시예 2의 반도체 장치의 제조 방법에 있어서의 유연 공정 후의 접착제 상태를 나타내는 개략 설명도이다.
도 10A는 실시예 2의 반도체 장치의 제조 방법에 있어서의 경화 공정을 설명하기 위한 공정도(그 1)이다.
도 10B는 실시예 2의 반도체 장치의 제조 방법에 있어서의 경화 공정을 설명하기 위한 공정도(그 2)이다.
도 11은 실시예 2의 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치를 나타내는 개략 설명도이다.
도 12는 실시예 3의 반도체 장치의 제조 방법에서 사용한 다면취(多面取) 기판을 나타내는 개략 설명도이다.
도 13A는 실시예 4의 반도체 장치의 제조 방법의 공급 공정에서 접착제를 연속 형상으로 공급하는 태양을 나타내는 개략 설명도이다.
도 13B는 실시예 4의 반도체 장치의 제조 방법의 공급 공정에서 접착제를 불 연속 형상으로 공급하는 태양을 나타내는 개략 설명도이다.
도 13C는 실시예 4의 반도체 장치의 제조 방법에 있어서의 유연 공정 후의 접착제 상태를 나타내는 개략 설명도이다.
도 14A는 실시예 5의 반도체 장치의 제조 방법에 있어서의 유연 공정의 제1 태양에서 사용한 유연 수단의 단면 개략도이다.
도 14B는 실시예 5의 반도체 장치의 제조 방법에 있어서의 유연 공정을 설명하기 위한 공정도이다.
도 15A는 실시예 5의 반도체 장치의 제조 방법에 있어서의 유연 공정의 제2 태양에서 사용한 유연 수단 및 유연 정지 수단의 단면 개략도이다.
도 15B는 실시예 5의 반도체 장치의 제조 방법에 있어서의 유연 공정의 제2 태양을 설명하기 위한 공정도이다.
도 16은 실시예 5의 반도체 장치의 제조 방법에 있어서의 유연 공정의 제3 태양에서 사용한 유연 수단을 나타내는 개략 설명도이다.
도 17A는 실시예 6의 반도체 장치의 제조 방법에 있어서의 공급 공정을 설명하기 위한 공정도이다.
도 17B는 실시예 6의 반도체 장치의 제조 방법에 있어서의 유연 공정을 설명하기 위한 공정도이다.
도 18A는 실시예 7의 반도체 장치의 제조 방법에 있어서의 1회째의 공급 공정을 설명하기 위한 공정도이다.
도 18B는 실시예 7의 반도체 장치의 제조 방법에 있어서의 유연 공정을 설명 하기 위한 공정도이다.
도 18C는 실시예 7의 반도체 장치의 제조 방법에 있어서의 2회째의 공급 공정을 설명하기 위한 공정도이다.
도 19A는 실시예 8의 반도체 장치의 제조 방법에 있어서의 경화 공정을 설명하기 위한 공정도(그 1)이다.
도 19B는 실시예 8의 반도체 장치의 제조 방법에 있어서의 경화 공정을 설명하기 위한 공정도(그 2)이다.
도 19C는 실시예 8의 반도체 장치의 제조 방법에 있어서의 경화 공정을 설명하기 위한 공정도(그 3)이다.
[발명을 실시하기 위한 최량의 형태]
(반도체 장치 및 그 제조 방법)
본 발명의 반도체 장치의 제조 방법(이하, 「전자 부품의 실장 방법」이라 할 경우가 있다)은 공급 공정과, 유연 공정과, 경화 공정을 적어도 포함하고, 또한 필요에 따라 적절히 선택한 그 밖의 공정을 포함한다.
본 발명의 반도체 장치는 본 발명의 상기 반도체 장치의 제조 방법에 의해 제조된다.
이하, 본 발명의 반도체 장치의 제조 방법의 설명을 통하여, 본 발명의 반도체 장치의 상세한 것도 명백하게 한다.
<공급 공정>
상기 공급 공정은 전자 부품과 기판 사이에서 상기 기판 위의 적어도 일부 에, 그 전자 부품과 그 기판을 접착시키는 접착제를 공급하는 공정이다.
-전자 부품-
상기 전자 부품은 복수의 범프를 적어도 갖고 있고, 또한 필요에 따라 적절히 선택한 그 밖의 부재를 갖는다.
상기 전자 부품으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 예를 들면, 반도체 칩, 반도체 팩키지 등을 적합하게 들 수 있다.
상기 범프로서는, 도체인 이상 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 예를 들면, 금, 구리, 땜납 등으로 이루어지는 것을 들 수 있다.
상기 범프의 형성 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 예를 들면, 와이어 본딩법, 도금법, 전사법 등에 의해 형성할 수 있다.
상기 범프의 간격(범프 피치)으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 예를 들면, 와이어 본딩법에 의해 형성된 금 범프, 구리 범프의 경우는, 통상 35∼120㎛ 정도이며, 도금법에 의해 형성된 금 범프, 구리 범프의 경우는, 통상 20∼80㎛ 정도이며, 도금법 또는 전사법에 의해 형성된 땜납 범프의 경우는, 통상 35∼300㎛ 정도이지만, 어느 경우에서도 40㎛ 이하가 바람직하다.
상기 범프 피치가 40㎛ 이하가 되면, 기포 발생이 현저해져, 범프 접합부에서의 도통 불량이나 인접 범프 사이에서의 전류 리크 등에 의한 반도체 장치의 특성 열화의 문제가 현재화(顯在化)되지만, 본 발명의 반도체 장치의 제조 방법에 의 해 제조된(상기 전자 부품이 상기 기판 위에 실장된) 본 발명의 반도체 장치에서는, 상기 범프 피치가 40㎛ 이하로 매우 미세한 경우에도, 상기 접착제 내부에서의 기포 발생이 저감되기 때문에, 고성능이고 신뢰성이 높다.
-기판-
상기 기판은 상기 범프에 대응한 복수의 본딩 패드를 적어도 갖고 있고, 또한 필요에 따라 적절히 선택한 그 밖의 부재를 갖는다.
상기 기판으로서는, 특별히 제한은 없고, 그 재료, 형상, 구조, 두께 등에 대해서는 공지의 것 중에서 적절히 선택할 수 있지만, 절연성을 갖는 것이 바람직하다.
상기 절연성을 갖는 기판으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 유기 기판, 무기 기판 등을 들 수 있다.
상기 유기 기판으로서는, 예를 들면, 유리BT(비스말레이미드트리아진) 기판, 유리에폭시 기판, 폴리이미드 기판 등을 들 수 있고, 상기 무기 기판으로서는, 예를 들면, 세라믹 기판, 유리 기판, 실리콘 기판 등을 들 수 있다.
상기 본딩 패드로서는, 도체인 이상 특별히 제한은 없고, 예를 들면, 구리, 알루미늄, 금, 니켈, 은 등으로 이루어지는 것을 들 수 있다.
또, 상기 본딩 패드는 그 본딩 패드 위에 상기 범프를 갖고, 그 범프를 거쳐 상기 전자 부품에 있어서의 범프와 접속되어도 좋다.
-접착제-
상기 접착제는 상기 전자 부품과 상기 기판 사이에 개재(介在)되어, 그 전자 부품과 그 기판을 접착시키는 기능을 갖는다.
상기 접착제로서는, 특별히 제한은 없고, 그 재료, 형상 등에 대해서는, 적절히 선택할 수 있다.
상기 재료로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 열경화형의 절연성 수지를 적합하게 들 수 있고, 예를 들면, 에폭시 수지, 페놀 수지, 시아네이트 수지 등이 바람직하다. 이들은 1종 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
또, 상기 접착제에는, 필요에 따라, 무기 필러, 금속 필러, 커플링제, 분산제, 착색제, 이형제 등을 첨가해도 좋다.
상기 형상으로서는, 예를 들면, 페이스트상이라도 좋고, B 스테이지화한 필름상이라도 좋지만, 페이스트상임이 바람직하다. 필름상의 접착제에서는, 유동성이 거의 없기 때문에, 상기 기판에 상기 접착제를 접착할 때에, 요철이 있는 상기 기판과의 계면에 기포를 함유해버리는 경우가 있다.
상기 접착제가 필름상일 경우에는, 후술하는 유연 공정에 의해 상기 접착제가 눌려 퍼지는 것을 고려하여, 필름상 접착제의 접착면 면적이 상기 기판 위의 상기 전자 부품의 실장 부위의 면적보다도 작아지도록 마련해둠이 바람직하다.
상기 접착제는 상기 기판 위의 적어도 일부에 공급된다.
상기 접착제의 공급 위치로서는, 상기 기판 위의 적어도 일부인 이상 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 후술하는 유연 공정에서, 상기 접착제를 상기 기판의 사방으로, 용이하고 균일하게 유연할(눌러 펼) 수 있다는 점에서, 상기 기판에 있어서의 상기 전자 부품의 실장 부위의 중심을 적어도 포함하는 영역임이 바람직하다.
상기 접착제의 상기 기판에 대한 공급 형상으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 연속 형상이라도 좋고, 불연속 형상이라도 좋다.
상기 연속 형상으로서는, 상기 접착제의 존재 영역이 하나로 형성되는(점재(點在)하지 않는) 형상을 들 수 있고, 예를 들면, 원형상, 다각형상, 부정형상, 이들이 결합한 형상 등의 임의의 형상을 들 수 있다.
상기 불연속 형상으로서는, 상기 접착제의 존재 영역이 복수 점재하여 형성되는 모양을 들 수 있고, 예를 들면, 복수의 상기 연속 형상으로 이루어지는 모양, 물방울 모양 등의 임의의 모양을 들 수 있다.
상기 접착제의 공급 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 예를 들면, 상기 접착제가 페이스트상일 경우에는, 도포 등을 들 수 있고, 상기 접착제가 필름상일 경우에는, 접착 등을 들 수 있다.
상기 접착은 필름상의 상기 접착제가 택(tack)성을 갖는 재료로 형성되어 있을 경우에는, 상온에서 행할 수 있지만, 상기 기판 계면에 존재하는 요철부에 빈틈이 생기는 경우가 있기 때문에, 상기 기판 및 상기 접착제 중 적어도 어느 것을 가열시키면서 접착함이 바람직하다. 이 경우, 필름상의 상기 접착제가 연화하여 택(tack)성이 생겨, 상기 요철부에의 상기 접착제의 매립성이 향상된다.
이상의 공정에 의해, 상기 접착제가 상기 기판 위의 적어도 일부에 공급된 다.
<유연 공정>
상기 유연 공정은 상기 기판 위에 공급된 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S0이라 하고, 유연 후의 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S1이라 했을 때, 다음 식, S1/S0>1을 만족시키도록, 유연 수단에 의해 상기 접착제를 유연하는 공정이다.
상기 식, S1/S0>1을 만족시키면, 상기 공급 공정에서 공급된 상기 접착제가 상기 기판 위에서 유동하여 상기 범프와 상기 본딩 패드의 접합부 영역까지 눌려 퍼져, 상기 접착제와 상기 기판면에 존재하는 요철의 간극에 생기는 기포가 상기 접착제 밖으로 배출된다. 이 때문에, 상기 기판면에 상기 접착제를 빈틈없이 확실히 존재시킬 수 있다.
또, 상기 접착제에 있어서의 상기 기판과의 접촉 총면적 S0 및 S1은 상기 기판 위에 존재하는 접착제의 총면적을 의미하고, 상기 접착제의 상기 기판에 대한 공급 형상이 상기 연속 형상일 경우에는, 그 형상의 면적을 나타내고, 상기 불연속 형상의 경우에는, 그 불연속 형상(모양)을 구성하는 모든 접착제 면적을 나타낸다.
-유연 수단-
상기 유연 수단으로서는, 상기 접착제를 유연하는(눌러 펴는) 것, 즉, 상기 식, S1/S0>1을 달성할 수 있는 것이면, 그 형상, 구조 등에 대해서는 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 상기 형상으로서는, 예를 들면, 구상(球狀), 봉상(棒狀), 판상(板狀) 등을 적합하게 들 수 있다. 이 경우, 상기 접착제를 상기 기판면에 대하여 균일하게 늘려 펼 수 있다.
상기 구조로서는, 중공 구조라도 좋고, 속이 채워진 구조라도 좋다.
상기 중공 구조일 경우, 예를 들면, 상기 유연부재를 탄성 재료로 형성하고, 그 내부에, 공기 등의 기체, 물 등의 유체 등을 충전하여 사용해도 좋다. 이 경우, 상기 유연부재는 예를 들면, 풍선과 같은 형태를 가져, 상기 접착제를 유연할 때에, 그 내부에 유체 등이 서서히 충전됨으로써 유연 기능을 가지며, 상기 접착제의 유연 후에, 상기 유체 등을 회수함으로써, 원래 상태로 되돌릴 수 있다.
상기 유연 수단에 있어서의, 적어도 접착제와의 접촉면은 상기 접착제에 대하여 비접착성임이 바람직하고, 구체적으로는, 불소 수지로 형성되어 있음이 바람직하다. 이 경우, 불소 수지면에서 상기 접착제를 유연하기 때문에, 상기 접착제를 늘려 편 후, 상기 유연 수단을 상기 접착제로부터 퇴피시킬 때에, 상기 유연 수단에의 상기 접착제의 부착을 억제할 수 있어, 공급한 접착제의 양을 감소시키지 않고, 유연할 수 있다는 점에서 유리하다.
또, 상기 유연 수단에 있어서의, 적어도 접착제와의 접촉면이 불소 수지로 형성되어 있으면 좋고, 상기 유연 수단은 불소 수지제라도 좋고, 불소 수지 이외의 재료로 형성된 부재의 표면이 불소 수지 코팅되어 있는 것이라도 좋다.
상기 불소 수지로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 예를 들면, PTFE(사불화에틸렌 수지), ETFE(에틸렌·사불화에틸렌 공중합체 수지), PFA(사불화에틸렌퍼플루오로알킬비닐에테르 공중합 수지), FEP(사불화에틸렌·육불화프로필렌 공중합체 수지) 등을 들 수 있다. 이들 중에서도, 상기 유연 수단을 구성할 경우, 가공 성형성 및 제조 비용의 점에서, ETFE가 바람직하고, 또한 코팅용으로서는, 핀홀이 적은 연속 피막을 얻을 수 있는 점에서, PFA가 바람직하다.
또한, 상기 유연 수단으로서는, 압축 기체를 분출하는 기능을 갖는 것이 바람직하고, 그 유연 수단으로서는, 예를 들면, 분출 노즐 등을 들 수 있다. 이 경우, 그 압축 기체를 상기 기판 위에 공급된 상기 접착제에 대하여 분출함으로써, 상기 접착제를 상기 기판 위에 단시간에 눌러 펼 수 있어, 생산성을 향상시킬 수 있다. 또한, 상기 접착제에 대하여 비접촉 상태에서 그 접착제를 유연할 수 있기 때문에, 공급한 접착제의 양을 감소시키지 않고 눌러 펼 수 있는 점에서 유리하다.
또, 상기 분출 노즐의 수는 1개라도 좋고, 복수라도 좋다.
상기 압축 기체로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 예를 들면, 공기, 질소 등의 압축 가스를 들 수 있다.
상기 압축 기체는 가열된 핫 제트임이 바람직하다. 이 경우, 상기 접착제의 점도를 저하시켜, 유동성을 향상시킬 수 있다.
상기 핫 제트의 온도로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 상기 접착제가 열경화하지 않는 온도임이 바람직하고, 예를 들면, 50∼120℃ 정도가 바람직하다.
상기 분출 노즐로서는, 그 재질, 형상, 구조, 크기 등에 대해서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다.
상기 재질로서는, 노즐 구경(가공 정밀도), 사용 온도, 수명, 사용 압력, 비용 등에 따라 적절히 선택되고, 예를 들면, 스테인리스강, 알루미늄 합금, 구리아연 합금, 티탄 등의 금속, ABS나 PPS 등의 수지 등을 들 수 있다.
상기 형상으로서는, 예를 들면, 싱글 노즐(단일 구멍), 통상(筒狀) 형상, 슬릿형의 분출부 형상 등을 들 수 있다. 또한, 노즐의 분출부는 상기 기판에 대하여 수직 방향으로 상기 압축 기체를 분출하도록 마련되어도 좋고, 선단을 상기 기판의 외측을 향하여 만곡시킴으로써, 상기 압축 기체를 상기 기판에 대하여 경사 방향으로 분출하도록 마련되어도 좋다.
상기 노즐 구경으로서는, 상기 접착제의 재료 물성(점도나 틱소성), 상기 기판에의 상기 접착제의 공급 형상, 상기 기판의 표면 패턴 등에 따라 적절히 선택되지만, 예를 들면, 0.05∼1.0mm가 바람직하다.
상기 유연 수단에 의한 상기 압축 기체의 분출은 연속 분출이라도 좋고, 펄스 분출이라도 좋다.
상기 압축 기체의 분출이 연속 분출일 경우, 상기 압축 기체의 분출 압력을 변화시켜 상기 압축 기체를 분출시킴이 바람직하다. 이 경우, 예를 들면, 상기 압축 기체의 분출 압력을 분출 개시로부터 소정 압력에 달할 때까지 서서히, 혹은 단계적으로 증가시키면, 상기 압축 기체의 분출 개시 직후에 상기 접착제가 부주의하게 비산하는 것을 억제하여, 제조 수율을 향상시킬 수 있다.
상기 유연 수단과 상기 기판의 거리, 및 상기 분출 압력으로서는, 상기 접착 제의 재료 물성(점도나 틱소성), 상기 기판에의 상기 접착제의 공급 형상, 상기 기판의 표면에 형성된 배선 패턴 등에 따라 적절히 선택할 수 있다.
상기 거리로서는, 예를 들면, 0.2∼3.0mm가 바람직하다.
상기 분출 압력으로서는, 상기 연속 분출의 경우에는, 예를 들면, 0.02∼0.5MPa의 범위내로 변화시킴이 바람직하고, 상기 펄스 분출의 경우에는, 그 범위 내의 소정 압력으로 설정함이 바람직하다.
또, 분출 노즐이 복수 있을 경우, 그 분출 노즐마다 분출 압력을 제어해도 좋고, 상기 분출 압력은 각 분출 노즐에서 동일해도 좋고, 달라도 좋다.
또한, 상기 분출 노즐로부터의 상기 압축 기체의 분출은 상기 기판면에 대하여 수직으로 행해도 좋고, 경사지게 행해도 좋다.
상기 유연 공정에서는, 상기 접착제가 상기 기판 위의 상기 전자 부품의 실장 영역보다도 퍼지지 않도록, 유연 정지 수단에 의해 상기 접착제의 유연이 정지됨이 바람직하다. 이 경우, 상기 접착제를 유연할 때에, 상기 전자 부품의 실장 영역 외로 상기 접착제가 부주의하게 유동 또는 비산하는 것을 억제하여, 제조 수율을 향상시킬 수 있다.
상기 유연 정지 수단으로서는, 상기 접착제의 유연을 정지(저지)할 수 있는 것이면 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 예를 들면, 분출 노즐 등을 들 수 있다. 또, 상기 분출 노즐의 상세한 것에 대해서는, 상기 유연 수단의 설명에서 상술한 바와 같다.
상기 유연 수단의 배열 설치 위치로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 상기 기판 위의 상기 전자 부품의 실장 영역을 둘러싸는 부위에 액자틀 형상으로 배치함이 바람직하다. 이 경우, 상기 접착제가 상기 기판 위의 상기 전자 부품의 실장 영역보다도 퍼지지 않도록 할 수 있다.
상기 유연 정지 수단이 상기 분사 노즐일 경우, 그 분사 노즐에 의해 상기 압축 기체를 분출함이 바람직하다. 그 압축 기체에 의해, 에어 배리어(에어 커튼)를 형성할 수 있어, 그 배리어에 의해 상기 접착제의 유연을 정지할 수 있다.
또한, 이 때, 보다 확실히 상기 접착제의 유연을 정지할 수 있는 점에서, 상기 유연 수단으로서의 분출 노즐과 상기 유연 정지 수단으로서의 분출 노즐을 서로 독립적으로 상기 압축 기체를 분출시켜, 상기 분출 압력의 제어를 행할 수 있도록 마련함이 바람직하다. 예를 들면, 상기 유연 수단으로서의 분출 노즐로부터의 상기 압축 기체의 분출에 앞서, 상기 유연 정지 수단으로서의 분출 노즐로부터의 상기 압축 기체의 분출을 행하고, 그 분출 압력을 상기 유연 수단으로부터의 상기 압축 기체의 분출 압력보다도 높게 설정하면, 상기 전자 부품의 실장 영역 외로의 상기 접착제의 부주의한 유동을 효과적으로 정지시킬 수 있다.
상기 유연 수단은 상기 기판면에 대하여 평행 방향으로 요동 가능함이 바람직하다. 이 경우, 임의의 영역에 상기 접착제를 유연할(눌러 펼) 수 있고, 또한 상기 접착제를 상기 기판 위에 빈틈없이 확실히 부여할 수 있다.
이상의 공정에 의해, 상기 기판 위에 공급된 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S0이라 하고, 유연 후의 상기 접착제에 있어서의 상기 기판 과의 접촉 총면적을 S1이라 했을 때, 다음 식, S1/S0>1을 만족시키도록 상기 유연 수단에 의해 상기 접착제가 유연된다.
상기 공급 공정 및 상기 유연 공정 중 적어도 어느 것에서는, 상기 접착제를 가열하는 것을 포함함이 바람직하다. 이 경우, 상기 접착제의 점도를 저하시켜, 유동성을 향상시킬 수 있어, 상기 유연 수단에 의해 상기 접착제를 유연할 때에, 보다 단시간에 유연할 수 있고, 또한, 상기 접착제를 상기 기판면에 빈틈없이 공급할 수 있다. 이 때문에, 상기 접착제의 상기 기판 계면에서의 기포 발생을 보다 억제할 수 있다.
상기 가열은 예를 들면, 상기 접착제가 페이스트상일 경우에는, 상기 접착제를 도포하기 위한 장치를 히터 등에 의해 가열함으로써 행하거나, 상기 기판을 배치 또는 흡착 유지하는 스테이지를 히터 등에 의해 가열함으로써 행할 수 있다.
상기 가열 온도로서는, 상기 접착제의 점도를 저하시키는 온도로서, 열경화시키지 않는 온도임이 바람직하고, 예를 들면, 30∼120℃가 바람직하다.
또한, 상기 유연 공정 후에, 상기 공급 공정을 더 포함하고 있어도 좋다. 이 경우, 상기 접착제가 복수회로 나뉘어 상기 기판 위에 공급되게 된다. 예를 들면, 상기 공급 공정이 2회로 나뉘어 행해질 경우, 1회째의 공급 공정에서 공급하는 상기 접착제의 양을 적게 할 수 있어, 상기 접착제를 유연할 때의 그 접착제층의 두께를 얇게 할 수 있다. 이 때문에, 상기 접착제와 상기 기판 계면의 빈틈을 용이하게 메울 수 있어, 빈틈없이 확실히 상기 접착제를 부여할 수 있다. 이어서, 2 회째의 공급 공정에서, 상기 전자 부품을 상기 기판에 대하여 실장하는데 필요한 양의 상기 접착제를 더 공급하면, 실장시에 상기 전자 부품의 외주(外周)부로 유동하여 밀려 나와, 올라오는 접착제의 양이 과대해지지 않도록 제어할 수 있다. 그 결과, 플립 칩 실장시에, 상기 전자 부품을 흡착 유지한 본딩 툴에의 상기 접착제의 부착을 방지할 수 있어, 제조 수율의 저하를 억제할 수 있다.
<경화 공정>
상기 경화 공정은 상기 접착제를 경화시키는 공정이다.
상기 경화 공정에서는, 상기 접착제의 경화가 상기 범프를 상기 본딩 패드에 당접시킨 상태에서, 상기 접착제를 상기 전자 부품과 상기 기판에 접촉(충전)시키면서 행해진다.
상기 범프와 상기 본딩 패드의 당접은, 상기 전자 부품을 흡착 유지한 본딩 툴이 상기 범프를 상기 본딩 패드와의 당접 부위로 위치 맞춤한 상태를 유지하면서, 상기 범프를 상기 본딩 패드에 압압(押壓)함으로써 행해짐이 바람직하다. 이 경우, 상기 범프와 상기 본딩 패드를 확실히 접속하고, 상기 전자 부품을 상기 기판 위에 플립 칩 실장할 수 있다.
상기 접착제의 상기 전자 부품과 상기 기판 사이에의 충전은 예를 들면, 상기 본딩 툴을 사용하여, 상기 전자 부품을 거쳐 상기 접착제를 가압(압압)함으로써 행해진다.
이 경우, 가압은 상기 범프와 상기 본딩 패드의 당접시에, 동시에 행해진다.
상기 가압시의 압력으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택 할 수 있지만, 예를 들면, 와이어 본딩법에 의해 형성한 금 범프를 사용할 경우에는, 40∼300mN/bump가 바람직하다.
상기 압력이 40mN/bump 미만이면, 상기 접착제의 충전이 충분히 행해지지 않거나, 상기 범프와 상기 본딩 패드를 확실히 접속할 수 없는 경우가 있고, 300mN/bump를 초과하면, 상기 전자 부품 또는 상기 기판의 내부에 파손이 생겨버리거나, 상기 접착제의 상기 전자 부품과 상기 기판 사이로부터의 밀려 나온 양이 과대해져, 상기 기판 위에 부주의하게 유동하거나, 본딩 툴에 부착해버리는 경우가 있다.
상기 접착제의 경화는, 상기 접착제가 가열됨으로써 행해짐이 바람직하고, 예를 들면, 가열된 상기 본딩 툴에 의해 행해짐이 바람직하다. 가열된 본딩 툴을 사용하여, 상기 전자 부품을 거쳐 상기 접착제를 가압하면, 상기 본딩 툴의 열이 상기 전자 부품을 거쳐 상기 접착제로 전도되어, 상기 접착제를 경화시킬 수 있다.
상기 본딩 툴의 가열 온도로서는, 특별히 제한은 없고, 상기 접착제의 특성에 의해 적절히 선택할 수 있지만, 예를 들면, 150∼250℃가 바람직하다.
또한, 상기 접착제의 경화는 상기 기판 내지 그 기판을 배치 또는 흡착 유지하는 스테이지를 히터 등에 의해 가열하여 행해도 좋다. 이 경우, 상기 기판의 가열 온도로서는, 예를 들면, 30∼120℃ 정도이다.
가열된 상기 본딩 툴을 사용한 상기 접착제의 가압 시간(본딩 시간 : 가열 및 가압 시간)으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 예를 들면, 1∼10초간 정도가 바람직하다.
상기 본딩 툴로서는, 상기 전자 부품을 흡착 유지 가능한 이상 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다.
상기 전자 부품의 흡착 유지는 예를 들면, 상기 본딩 툴에 마련된 흡착공(孔)에 의해 행해진다.
상기 본딩 툴은 상기 접착제에 대하여 비접착성 부재를 거쳐 전자 부품을 흡착 유지하고, 또한 그 비접착성 부재를 거쳐 상기 접착제를 가압함이 바람직하다. 이 경우, 플립 칩 실장시에, 상기 접착제가 상기 전자 부품의 외주부로 밀려 나와, 올라와도, 상기 비접착성 부재에 의해 상기 본딩 툴에의 부착을 방지할 수 있다. 이 때문에, 공급하는 상기 접착제의 양, 및 그 접착제의 유연 후의 상기 기판과의 접촉 총면적 S1을 설정할 때의 제조 마진 및 제조 수율을 향상시킬 수 있다. 또한, 상기 전자 부품의 두께가 얇을 경우, 상기 본딩 툴에의 상기 접착제의 부착 문제가 발생하기 쉽지만, 상기 비접착성 부재의 존재에 의해, 상기 접착제의 상기 본딩 툴에의 부착을 방지할 수 있기 때문에, 상기 전자 부품의 박형화에도 충분히 대응할 수 있다.
상기 접착제에 대하여 비접착성 부재로서는, 그 재질, 형상, 구조 등에 대해서는 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다.
상기 재질로서는, 상기 접착제에 대하여 비접착성이면 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 예를 들면, 불소 수지를 적합하게 들 수 있다.
상기 불소 수지로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 예를 들면, PTFE(사불화에틸렌 수지), ETFE(에틸렌·사불화에틸렌 공중합체 수지), PFA(사불화에틸렌퍼플루오로알킬비닐에테르 공중합 수지), FEP(사불화에틸렌·육불화프로필렌 공중합체 수지) 등을 들 수 있다. 이들 중에서도, 가공 성형성 및 제조 비용의 점에서, ETFE가 바람직하다.
상기 형상으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 예를 들면, 필름상, 시트상 등을 들 수 있다. 또한, 필름상일 경우에는, 원통상의 권심에 권취하여 롤상으로 해서 사용해도 좋다.
상기 구조로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있고, 단층 구조라도 좋고, 적층 구조라도 좋다.
이상의 공정에 의해, 상기 접착제가 상기 전자 부품과 상기 기판에 접촉(충전)되면서 경화된다.
또, 상기 그 밖의 공정으로서, 상기 경화 공정(상기 본딩) 후에, 상기 접착제의 경화율을 높이기 위해서, 가열 공정(포스트 큐어)을 더 행해도 좋다.
상기 포스트 큐어의 온도로서는, 150∼200℃가 바람직하고, 시간으로서는, 30∼60분간이 바람직하다.
여기서, 본 발명의 반도체 장치의 제조 방법의 일례에 대하여, 도면을 참조하면서 설명한다.
우선, 도 1A에 나타내는 바와 같이, 기판(10) 표면에, 범프 접합부(11)를 갖는 본딩 패드(12)와 배선 패턴(14)을 형성하고, 도 1B에 나타내는 바와 같이, 기 판(10)에 대하여, 전자 부품을 실장하는 영역의 중심부(기판(10)의 중심부)를 향하여, 토출 노즐(20)로부터 페이스트상의 접착제(22)를 토출한다. 이 때, 접착제(22) 내부에 기포(A)가 말려들어가, 도 1B 및 도 1C에 나타내는 바와 같이, 접착제(22) 내부에서의, 기판(10) 및 배선 패턴(14)간에 존재하는 오목부(16)나, 배선 패턴(14) 위에, 기포(A)가 발생한다. 이상이 상기 공급 공정이다.
이어서, 예를 들면, 도 2A에 나타내는 바와 같은 단면 형상을 갖는, 상기 유연 수단으로서의 분출 노즐(30)을 사용하여, 도 2B에 나타내는 바와 같이, 접착제(22)에 대하여 수직 방향으로 압축 기체(32)를 분출하여, 접착제(22)를 기판(10)에 대하여 압압한다. 그랬더니, 기포(A)도 압압되어, 접착제(22) 내를 유동하여, 접착제(22)의 외측을 향하여 이동한다. 이 때, 기판(10) 위에 공급된 접착제(22)의 기판(10)과의 접촉 총면적을 S0(도 1C 참조)으로 하고, 도 3에 나타내는 바와 같이, 유연 후 접착제(22)의 기판(10)과의 접촉 총면적을 S1이라 했을 때, S0 및 S1이 다음 식, S1/S0>1을 만족시키도록 상기 접착제를 유연하면, 본딩 패드(12)를 피복하도록, 접착제(22)의 존재 영역이 증대되고, 기포(A)는 접착제(22) 외부로 배출되어, 접착제(22) 내 기포(A)의 존재가 저감된다. 이상이 상기 유연 공정이다.
그리고, 도 4A에 나타내는 바와 같이, 본딩 툴(40)에 마련된 흡착공(42)에 의해, 상기 전자 부품으로서의 반도체 칩(50)을 흡착시켜, 본딩 툴(40)에 반도체 칩(50)을 유지시킨다. 또한, 본딩 툴(40)에 의해, 반도체 칩(50)에 형성되어 본딩 패드(12)에 대응한 복수의 범프(52)를 본딩 패드(12)와의 당접 부위로 위치 맞춤한 다. 이어서, 위치 맞춤한 상태에서, 도 4B에 나타내는 바와 같이, 본딩 패드(12)와 범프(52)를 당접시킨다. 그리고, 본딩 툴(40)을 가열하고, 가열한 본딩 툴(40)에 의해, 접착제(22)를 가압하여, 접착제(22)를 반도체 칩(50)과 기판(10)에 접촉(충전)시키면서, 접착제(22)를 경화시킨다. 이상이 상기 경화 공정이다.
이상에 의해, 복수의 범프(52)를 갖는 반도체 칩(50)이 그 범프(52)에 대응한 복수의 본딩 패드(12)를 갖는 기판(10) 위에, 범프(52)와 본딩 패드(12)를 대향시켜 접속된 상태로 실장(플립 칩 실장)되어, 도 5에 나타내는 바와 같은 본 발명의 반도체 장치가 제조된다.
본 발명의 상기 반도체 장치의 제조 방법에 의해 제조된 본 발명의 반도체 장치로서는, 그 형상, 구조, 크기 등에 대해서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다.
상기 반도체 장치에 있어서의, 상기 범프의 간격(범프 피치)으로서는, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있지만, 예를 들면, 와이어 본딩법에 의해 형성한 금 범프를 사용할 경우에는, 통상, 35∼120㎛ 정도이며, 40㎛ 이하가 바람직하다.
상기 범프 피치가 40㎛ 이하가 되면, 기포 발생이 현저해져, 범프 접합부에서의 도통 불량이나 인접 범프 사이에서의 전류 리크 등에 의한 반도체 장치의 특성 열화의 문제가 현재화하지만, 본 발명의 반도체 장치의 제조 방법에 의해 제조된(상기 전자 부품이 상기 기판 위에 실장된) 본 발명의 반도체 장치에서는, 상기 범프 피치가 40㎛ 이하로 매우 미세한 경우에도, 상기 접착제 내부에서의 기포 발 생이 저감되기 때문에, 고성능이고 신뢰성이 높다.
본 발명의 반도체 장치에 있어서의 상기 전자 부품이 반도체 칩일 경우, 그 반도체 칩 면적에 있어서의 기포의 존재율로서는, 상기 범프의 레이아웃 및 피치, 사용하는 상기 접착제의 재료 등에 따라 다르지만, 낮을수록 바람직하다. 상기 기포의 존재율이 높으면, 그 기포의 존재에 의해, 접착제부에서의 부풀음이나 벗겨짐에 의한 범프 접합부에서의 도통 불량, 기포 내의 수분이나 불순물 이온 등의 영향에 의한 인접 범프 사이에서의 전류 리크의 발생 등이 생기는 경우가 있다.
또, 상기 기포의 존재율은 상기 반도체 칩이 2이상 있을 경우에는, 개개의 반도체 칩에 있어서의 상기 기포의 존재율을 의미한다.
본 발명의 반도체 장치의 제조 방법에 의하면, 접착제를 사용하여 전자 부품을 기판에 실장(예를 들면, 플립 칩 실장)하고, 그 접착제 내부에서의 기포 발생을 저감한, 고성능이고 신뢰성이 높은 반도체 장치를 저비용이고 고효율로 제조할 수 있다.
본 발명의 반도체 장치는 접착제를 사용하여 전자 부품이 기판에 실장(예를 들면, 플립 칩 실장)될 때, 그 접착제 내부에서의 기포 발생이 저감되므로, 접착제부에서의 부풀음이나 벗겨짐에 의한 범프 접합부에서의 도통 불량, 기포 내의 수분이나 불순물 이온 등의 영향에 의한 인접 범프 사이에서의 전류 리크의 발생 등이 없어, 고성능이고 신뢰성이 높다.
이하, 실시예 및 비교예에 의해 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 이들 실시예에 의해 한정되는 것은 아니다.
(실시예 1)
-반도체 장치의 제조-
우선, 도 1A에 나타내는 바와 같이, 유리-BT(비스말레이미드트리아진)재로 이루어지는, 상기 기판으로서의 2층 기판(10) 표면에, 범프 접합부(11)를 갖는 392개의 본딩 패드(12)와 배선 패턴(14)을 형성한 후, 도 1B에 나타내는 바와 같이, 2층 기판(10)에 대하여, 전자 부품(도 4A에 있어서의 반도체 칩(50))을 실장하는 영역의 중심부(기판(10)의 중심부)를 향하여, 토출 노즐(20)로부터, 상기 접착제로서의 페이스트상의 열경화형 절연성 에폭시 수지(22)를 토출했다. 이 때, 접착제(22) 내부에 기포(A)가 말려들어가, 도 1B 및 도 1C에 나타내는 바와 같이, 접착제(22) 내부에서의, 2층 기판(10) 및 배선 패턴(14)간에 존재하는 오목부(16)나, 배선 패턴(14) 위에, 기포(A)가 발생했다. 이상이 본 발명의 상기 반도체 장치의 제조 방법에 있어서의 상기 공급 공정이다.
이어서, 13개의 분출공(孔)을 갖고, 그 분출공이 도 6에 나타내는 바와 같이 배치된, 상기 유연 수단으로서의 13구멍 멀티 노즐(34)을 사용하여, 도 2B에 나타내는 바와 같이, 접착제(22)에 대하여 수직 방향으로, 압축 기체(공기)(32)를 분출하여, 접착제(22)를 2층 기판(10)에 대하여 압압했다. 그랬더니, 기포(A)도 압압되어, 접착제(22) 내를 유동하여, 접착제(22)의 외측을 향하여 이동했다. 또, 멀티 노즐(34)은 스테인리스강으로 형성되어 있고, 노즐 구경은 0.2mm이다. 또한, 멀티 노즐(34)의 노즐 선단과 2층 기판(10) 표면의 거리는 1.0mm이며, 압축 기체(32)의 분출 압력은 0.15MPa로 행했다.
또한, 2층 기판(10) 위에 공급된 접착제(22)에 있어서의 2층 기판(10)과의 접촉 총면적을 S0(도 1C 참조)이라 하고, 도 3에 나타내는 바와 같이, 압압 후의 접착제(22)에 있어서의 2층 기판(10)과의 접촉 총면적을 S1이라 했을 때, S0 및 S1이 다음 식, S1/S0>1을 만족시키도록 접착제(22)를 유연한 바, 본딩 패드(12)를 피복하도록, 접착제(22)의 존재 영역이 증대했다. 그랬더니, 기포(A)가 접착제(22) 외부로 배출되어, 접착제(22) 내 기포(A)의 존재가 저감되었다. 이상이 본 발명의 상기 반도체 장치의 제조 방법에 있어서의 상기 유연 공정이다.
그리고, 도 4A에 나타내는 바와 같이, 본딩 툴(40)에 마련된 흡착공(42)에 의해, 상기 전자 부품으로서의 반도체 칩(50)을 흡착시켜, 본딩 툴(40)에 반도체 칩(50)을 유지시켰다. 또, 반도체 칩(50)의 칩 사이즈는 6.2mm×6.2mm×200㎛이다. 그리고, 도시하지 않은 본딩 스테이지에 2층 기판(10)을 흡착 유지하고, 본딩 툴(40)에 의해, 반도체 칩(50) 위에 형성되어 본딩 패드(12)에 대응한 392개의 범프(52)를 본딩 패드(12)와의 당접 부위로 위치 맞춤했다. 또, 범프(52)는 금 와이어를 사용한 볼 본딩(ball bonding)에 의해 형성된 스터드 범프(stud bump)이며, 서로 인접하는 범프(52)끼리의 간격(범프 피치)은 50㎛이다.
또한, 이 때에 본딩 툴(40)을 미리 일정한 온도를 유지하도록 가열해두고, 반도체 칩(50)을 본딩 툴(40)에 흡착시켜 가열했다. 또, 가열 온도는 225℃로 했다.
또한, 이 때에 도시하지 않은 본딩 스테이지를 미리 일정한 온도를 유지하도 록 가열해두고, 2층 기판(10)을 본딩 스테이지에 흡착시켜 가열했다. 또, 가열 온도는 40℃로 했다.
이어서, 위치 맞춤한 상태에서, 도 4B에 나타내는 바와 같이, 본딩 패드(12)와 범프(52)를 당접시켰다. 그리고, 가열한 본딩 툴(40)에 의해, 접착제(22)를 가압하여, 접착제(22)를 반도체 칩(50)과 2층 기판(10)에 접촉(충전)시키면서, 접착제(22)를 경화시켰다. 또한, 동시에 가열한 본딩 툴(40)에 의해, 범프(52)를 가압하여, 범프(40)를 소성 변형시켰다. 또, 가열 온도 215℃, 압력 160mN/bump, 본딩 시간(가열 및 가압 시간) 5초간으로 행했다. 이 가열 온도 215℃는 본딩 중에 있어서의 접착제(22)부의 온도이다. 이상이 본 발명의 상기 반도체 장치의 제조 방법에 있어서의 상기 경화 공정이다.
이상에 의해, 392개의 범프(52)를 갖는 반도체 칩(50)이 그 범프(52)에 대응한 392개의 본딩 패드(12)를 갖는 2층 기판(10) 위에, 범프(52)와 본딩 패드(12)가 접속된 상태로 실장(플립 칩 실장)된, 도 5에 나타낸 반도체 장치가 얻어졌다.
(비교예 1)
-반도체 장치의 제조-
실시예 1에서, 상기 유연 공정을 행하지 않은 이외는, 실시예 1과 같이 하여, 반도체 칩을 기판 위에 실장(플립 칩 실장)하여, 반도체 장치를 제조했다.
(실시예 2)
-반도체 장치의 제조-
실시예 1에서, 기판에 있어서의 본딩 패드 위에도 범프를 형성한 이외는, 실 시예 1과 같이 하여, 반도체 칩을 기판 위에 실장(플립 칩 실장)하여, 반도체 장치를 제조했다.
우선, 도 7A에 나타내는 바와 같이, 상기 기판으로서의 실리콘 기판(70) 표면에, 본딩 패드(72) 및 그 본딩 패드(72) 위에 전해 도금에 의해 금으로 이루어지는 범프(74)를 740개 형성한 후, 실리콘 기판(70)에 대하여, 전자 부품(도 10A에 있어서의 반도체 칩(80))을 실장하는 영역의 중심부(기판(70)의 중심부)를 향하여, 토출 노즐(20)로부터, 상기 접착제로서의 페이스트상의 열경화형 절연성 에폭시 수지(22)를 토출했다. 이 때, 접착제(22) 내부에 기포(A)가 말려들어가, 도 7A 및 도 7B에 나타내는 바와 같이, 접착제(22) 내부에서의, 실리콘 기판(70)과 접착제(22)의 계면 근방에, 기포(A)가 발생했다. 이상이 본 발명의 상기 반도체 장치의 제조 방법에 있어서의 상기 공급 공정이다.
이어서, 13개의 분출공을 갖고, 그 분출공이 도 6에 나타내는 바와 같이 배치된, 상기 유연 수단으로서의 13구멍 멀티 노즐(34)을 사용하여, 도 8에 나타내는 바와 같이, 접착제(22)에 대하여 수직 방향으로, 압축 기체(공기)(32)를 분출하여, 접착제(22)를 실리콘 기판(70)에 대하여 압압했다. 그랬더니, 기포(A)도 압압되어, 접착제(22) 내를 유동하여, 접착제(22)의 외측을 향하여 이동했다.
또한, 실리콘 기판(70) 위에 공급된 접착제(22)에 있어서의 실리콘 기판(70)과의 접촉 총면적을 S0(도 7B 참조)이라 하고, 도 9에 나타내는 바와 같이, 압압 후의 접착제(22)에 있어서의 실리콘 기판(70)과의 접촉 총면적을 S1이라 했을 때, S0 및 S1이 다음 식, S1/S0>1을 만족시키도록 접착제(22)를 유연한 바, 본딩 패드(72) 및 범프(74)를 피복하도록, 접착제(22)의 존재 영역이 증대했다. 그랬더니, 기포(A)가 접착제(22) 외부로 배출되어, 접착제(22) 내 기포(A)의 존재가 저감되었다. 이상이 본 발명의 상기 반도체 장치의 제조 방법에 있어서의 상기 유연 공정이다.
그리고, 도 10A에 나타내는 바와 같이, 본딩 툴(40)에 마련된 흡착공(42)에 의해, 상기 전자 부품으로서의 반도체 칩(80)을 흡착시켜, 본딩 툴(40)에 반도체 칩(80)을 유지시켰다. 또, 반도체 칩(80)의 칩 사이즈는 3.0mm×5.0mm×200㎛이다. 그리고, 도시하지 않은 본딩 스테이지에 실리콘 기판(70)을 흡착 유지하고, 본딩 툴(40)에 의해, 반도체 칩(80) 위에 형성되어 범프(74)에 대응한 740개의 범프(82)를 범프(74)와의 당접 부위로 위치 맞춤했다. 또, 범프(82)는 전해 도금에 의해 형성된 금 도금 범프이며, 서로 인접하는 범프(82)끼리의 간격(범프 피치)은 20㎛이다.
또한, 이 때에 본딩 툴(40)을 미리 일정한 온도를 유지하도록 가열해두고, 반도체 칩(80)을 본딩 툴(40)에 흡착시켜 가열했다. 또, 가열 온도는 220℃로 했다.
또한, 이 때에 도시하지 않은 본딩 스테이지를 미리 일정한 온도를 유지하도록 가열해두고, 실리콘 기판(70)을 본딩 스테이지에 흡착시켜 가열했다. 또, 가열 온도는 60℃로 했다.
이어서, 위치 맞춤한 상태에서, 도 10B에 나타내는 바와 같이, 범프(74)와 범프(82)를 당접시켰다. 그리고, 가열한 본딩 툴(40)에 의해, 접착제(22)를 가압하여, 접착제(22)를 반도체 칩(80)과 실리콘 기판(70)에 접촉(충전)시키면서, 접착제(22)를 경화시켰다. 또한, 동시에 가열한 본딩 툴(40)에 의해, 범프(74)를 가압하여, 범프(74) 및 범프(82)를 소성 변형시켰다. 또, 가열 온도 215℃, 압력 140mN/bump, 본딩 시간(가열 및 가압 시간) 5초간으로 행했다. 이 가열 온도 215℃는 본딩 중에 있어서의 접착제(22)부의 온도이다. 이상이 본 발명의 상기 반도체 장치의 제조 방법에 있어서의 상기 경화 공정이다.
이상에 의해, 740개의 범프(82)를 갖는 반도체 칩(80)이 그 범프(82)에 대응한 740개의 범프(74)를 갖는 실리콘 기판(70) 위에, 범프(82)와 범프(74)가 접속된 상태로 실장(플립 칩 실장)된, 도 11에 나타낸 반도체 장치가 얻어졌다.
(비교예 2)
-반도체 장치의 제조-
실시예 2에서, 상기 유연 공정을 행하지 않은 이외는, 실시예 2와 같이 하여, 반도체 칩을 기판 위에 실장(플립 칩 실장)하여, 반도체 장치를 제조했다.
실시예 1∼2 및 비교예 1∼2에서 얻어진 반도체 장치에 대하여, 반도체 칩 면적에 있어서의 기포(보이드)의 존재율(발생률)을 하기 방법에 의해 평가했다.
즉, 기판과 접착제의 계면 근방부의 단면을 평면 연마한 후, 그 연마면을 주사형 전자 현미경(SEM)에 의해 관찰하고, 기판과 접착제의 계면에 발생한 보이드를 측정하여, 반도체 칩 면적에 대한 보이드의 점유율을 보이드 발생률로서 평가했다. 또, 평가는 실시예 1∼2 및 비교예 1∼2의 반도체 장치의 제조 방법에 의해, 각각 샘플을 5개 제조하여, 그 5개의 샘플에 대하여, 각각 행했다. 결과를 표 1에 나타낸다.
[표 1]
Figure 112008024217569-PCT00001
표 1의 결과로부터, 실시예 1 및 2의 반도체 장치에서는, 기판과 접착제의 계면에 보이드가 거의 발생하고 있지 않음에 대하여, 비교예 1 및 2에서는, 실시예 1 및 2에 비해, 보이드 발생률이 높음을 알 수 있다.
얻어진 실시예 1∼2 및 비교예 1∼2의 반도체 장치를 사용하여, 하기 방법에 의거하여, 흡습 리플로우 시험(전처리)을 행한 후, 이들 반도체 장치의 성능을 평가했다.
<흡습 리플로우 시험(전처리)>
실시예 1∼2 및 비교예 1∼2의 반도체 장치의 각각에 대하여, 온도 30℃, 상대 습도 80%의 환경하, 72시간에 걸쳐 흡습한 후, 적외 리플로우 장치를 사용하여 피크 온도 250℃의 가열 처리를 행했다. 이 일련의 흡습 리플로우 처리를 2회 반복하여 행하고, 실시예 1∼2 및 비교예 1∼2의 반도체 장치에 대하여, 각각 10개의 샘플을 제작하여, 얻어진 샘플에 대하여 하기 방법에 의거하여, 외관 및 내부 외관 을 검사하여, 도통 저항 조사를 행했다.
-외관 검사-
외관 검사는 실체 현미경을 사용하여, 배율 20배로 외관을 관찰하고, 이상이 있는지의 여부를 확인했다.
-내부 외관 검사-
내부 외관 검사는 초음파 탐상계를 사용하여 내부 외관 검사를 행하여, 반도체 장치 내부의 접착제와 반도체 칩 계면 사이, 및 접착제와 기판 계면 사이에서 박리가 생기는지의 여부를 확인했다.
-도통 저항 조사-
상기 도통 저항 조사는 범프를 거쳐 데이지 체인(daisy chain) 접속된 반도체 칩과 기판의 접속 신뢰성에 대하여, 데이지 체인의 저항값을 측정함으로써, 그 저항값의 변동을 조사했다. 여기서, 저항값이 조립 초기값에서 10% 상승했을 경우에 불량으로 판단했다.
이들 검사 및 조사의 결과, 실시예 1∼2 및 비교예 1∼2의 반도체 장치를 사용하여 제작한 샘플 모두에 대해서도, 불량 발생은 없었다.
이어서, 상기 흡습 리플로우 시험(전처리) 후의 샘플을 각각 5개 사용하여, 신뢰성 시험을 행했다.
<신뢰성 시험>
신뢰성 시험으로서, 얻어진 샘플에 대하여, 하기 온도 사이클 시험 및 항온 항습 시험을 행하고, 하기 외관 검사 및 도통 저항 조사를 행했다.
-온도 사이클 시험-
온도 사이클 시험은 저온측으로서, -55℃에서 25분간의 환경에, 고온측으로서, 125℃에서 25분간의 환경에, 각각 샘플을 연속적으로 반복하여 두는 것에 의해 행했다.
-항온 항습 시험-
항온 항습 시험은 온도 121℃, 상대 습도 85%의 환경에, 각각 샘플을 방치함으로써 행했다.
온도 사이클 시험 및 항온 항습 시험 후의 샘플에 대하여, 하기 외관 검사 및 도통 저항 조사를 행했다.
-외관 검사-
외관 검사는 실체 현미경을 사용하여, 배율 20배로 외관을 관찰하고, 이상이 있는지의 여부를 확인했다.
-도통 저항 조사-
상기 도통 저항 조사는 범프를 거쳐 데이지 체인 접속된 반도체 칩과 기판의 접속 신뢰성에 대하여, 데이지 체인의 저항값을 측정함으로써, 그 저항값의 변동을 조사했다. 여기서, 저항값이 조립 초기값에서 10% 상승했을 경우에 불량으로 판단했다.
이들 검사 및 조사의 결과, 온도 사이클 시험 후의 샘플에 대해서는, 실시예 1에서는 1,500사이클까지, 실시예 2에서는 1,000사이클까지, 비교예 1에서는 1,400사이클까지, 비교예 2에서는 950사이클까지, 각각 불량 발생은 없었다.
항온 항습 시험 후의 샘플에 대해서는, 실시예 1에서는 672시간까지, 실시예 2에서는 504시간까지, 비교예 1에서는 504시간까지, 비교예 2에서는 336시간까지, 각각 불량 발생은 없었다.
이들로부터, 보이드의 발생에 의해, 비교예의 반도체 장치에서는, 실시예의 반도체 장치에 비해, 접착제부에서의 부풀음이나 벗겨짐에 의한 범프 접합부에서의 도통 불량이나, 기포 내의 수분이나 불순물 이온 등의 영향에 의해 인접 범프 사이에서 전류 리크가 발생할 가능성이 크다고 인정된다.
(실시예 3)
실시예 1에서, 기판을 도 12에 나타낸 다면취 기판으로 대신한 이외는, 실시예 1과 같이 하여, 반도체 칩을 다면취 기판에 실장(플립 칩 실장)하여, 반도체 장치를 제조했다.
실시예 3에서는, 도 12에 나타낸 다면취 기판(도 12에서는 10면)(100)에 대하여, 실시예 1과 같이 하여, 상기 접착제의 상기 공급 공정, 상기 유연 공정 및 상기 경화 공정을 행했으므로, 다면취 기판에 있어서의 10면 각각에, 반도체 칩이 동시에 실장되어, 제조 효율이 향상되었다.
(실시예 4)
실시예 1에서, 상기 공급 공정에 있어서의 상기 접착제의 상기 기판에 대한 공급 형상을 바꾼 이외는, 실시예 1과 같이 하여, 반도체 칩을 기판에 실장(플립 칩 실장)하여, 반도체 장치를 제조했다.
실시예 4에서는, 도 13A에 나타내는 바와 같이, 접착제(22)를 상기 연속 형 상으로서의 거의 십자상으로 공급했다. 또한, 도 13B에 나타내는 바와 같이, 상기 불연속 형상으로서의 물방울 모양으로 공급했다. 접착제(22)의 공급 형상이 도 13A 및 도 13B 중 어느 태양이라도, 상기 유연 공정에서, 도 13C에 나타내는 바와 같이, 범프 접합부(11)(도 1A 참조)를 덮도록 접착제(22)를 유연할(눌러 펼) 수 있어, 기포 발생이 저감된 반도체 장치가 제조되었다.
(실시예 5)
실시예 1에서, 상기 유연 공정을 하기 방법에 의해 행한 이외는, 실시예 1과 같이 하여, 반도체 칩을 기판에 실장(플립 칩 실장)하여, 반도체 장치를 제조했다.
실시예 5에서는, 상기 유연 공정의 제1 태양으로서, 5개의 분출공을 갖고, 그 분출공이 도 14A에 나타내는 바와 같이 배치된, 상기 유연 수단으로서의 노즐(110)을 사용했다. 도 14B에 나타내는 바와 같이, 노즐(110)을 2층 기판(10)에 대하여 평행 방향으로 요동시키면서, 접착제(22)에 대하여 수직 방향으로, 압축 기체(공기)(32)를 분출하여, 접착제(22)를 2층 기판(10)에 대하여 압압했다. 또한, 이 때, 압축 기체(32)의 분출 압력을 변화시키면서 요동시켰다. 또, 노즐(110)에서 외주부에 위치하는 노즐의 선단은 외측으로 만곡하고 있어도 좋고, 접착제(22)에 대하여 경사 방향으로 압축 기체(32)를 분출해도 좋다.
또한, 상기 유연 공정의 제2 태양으로서, 분출공이 도 15A에 나타내는 바와 같이 배치되어, 상기 유연 수단으로서의 분출공군(噴出孔群)(122)과 상기 유연 정지 수단으로서의 분출공군(124)을 갖는 노즐(120)을 사용했다. 노즐(120)에서는, 접착제(22)를 압압하기 위한 분출공군(상기 유연 수단)(122)을 중심부에 배치하고, 접착제(22)의 유동 제어를 위한 분출공군(상기 유연 정지 수단)(124)을 반도체 칩(50)의 실장 영역의 바깥 둘레에 대응한 부위에, 그 바깥 둘레를 둘러싸도록 액자틀 형상으로 배치했다. 도 15B에 나타내는 바와 같이, 우선, 액자틀 형상으로 배치된 분출공군(124)으로부터 압축 기체(32)를 분출시키고, 이어서, 중심부에 배치된 분출공군(122)으로부터 압축 기체(32)를 분출시켰다. 여기서, 압축 기체(32)의 분출 압력은 분출공군(122)보다도 분출공군(124) 쪽이 커지도록 설정했다. 그랬더니, 분출공군(122)으로부터의 압축 기체(32)에 의해, 접착제(22)가 압압되어 유연되는(눌려 퍼지는) 한편, 분출공군(124)으로부터의 압축 기체(32)에 의해, 접착제(22)가 반도체 칩(50)의 실장 영역 이외의 부위로 부주의하게 유동 또는 비산함이 방지되었다.
또한, 상기 압압 공정의 제3 태양으로서, 도 16에 나타내는 바와 같은, 상기 유연 수단으로서의 봉상의 유연부재(130)를 사용했다. 유연부재(130)는 표면이 불소 수지 코팅되어 있다. 유연부재(130)를 2층 기판(10)과의 거리를 일정하게 유지하면서, 2층 기판(10)에 대하여 평행 방향으로 요동시키면서, 접착제(22)를 압압했다. 또, 압압부재(130)는 구상이더라도 마찬가지로 접착제(22)를 유연(압압)할 수 있다.
실시예 5에서는, 상기 제1 태양∼상기 제3 태양 중 어느 유연 공정에 의해 접착제의 유연을 행하더라도, 기포 발생이 저감되어, 고성능이고 신뢰성이 높은 반도체 장치가 얻어졌다.
(실시예 6)
실시예 1에서, 상기 공급 공정 및 상기 유연 공정을 하기 방법에 의해 행한 이외는, 실시예 1과 같이 하여, 반도체 칩을 기판에 실장(플립 칩 실장)하여, 반도체 장치를 제조했다.
<공급 공정>
우선, 도 17A에 나타내는 바와 같이, 2층 기판(10) 위에, 그 2층 기판(10)을 가열하면서, 필름상의 접착제(150)를 접착했다. 접착제(150)가 2층 기판(10)에 의해 가열되어 연화함으로써, 택(tack)성이 생겨, 2층 기판(10) 위의 오목부(기판(10)과 배선 패턴(14)에 의해 형성되는 요철부)(16)에의 매립성이 향상되었다. 또, 필름상의 접착제(150)는 접착면의 면적이 반도체 칩 실장 영역의 면적보다도 작아지도록 형성했다.
<유연 공정>
이어서, 2층 기판(10)을 가열함으로써, 접착제(150)를 가열하면서, 도 17B에 나타내는 바와 같이, 상기 유연 수단으로서의 판상의 유연부재(160)를 2층 기판(10)에 대하여 수직 방향으로 압착함으로써, 접착제(22)를 압압했다. 또, 유연부재(160)는 표면이 불소 수지 코팅되어 있다.
실시예 6에서는, 필름상의 접착제(150)를 사용하여, 그 접착제(150)를 가열하면서 유연했으므로, 2층 기판(10) 위에 존재하는 요철부에의 접착제(150)의 매립성이 향상되어, 기포 발생이 저감된, 고성능이고 신뢰성이 높은 반도체 장치가 얻어졌다.
(실시예 7)
실시예 1에서, 상기 유연 공정 후에, 상기 공급 공정을 더 행함으로써, 상기 접착제의 기판에의 공급을 2회로 나뉘어 행한 이외는, 실시예 1과 같이 하여, 반도체 칩을 기판에 실장(플립 칩 실장)하여, 반도체 장치를 제조했다.
실시예 7에서는, 우선, 도 18A에 나타내는 바와 같이, 상기 공급 공정에서, 실시예 1보다도 소량의 접착제(22)를 공급했다. 이어서, 도 18B에 나타내는 바와 같이, 상기 유연 공정에서, 접착제(22)를 압압하여 유연하여(눌러 펴), 실시예 1보다도 두께가 얇은 접착제층을 형성했다. 이어서, 도 18C에 나타내는 바와 같이, 상기 공급 공정(2회째의 공급 공정)을 더 행하여, 접착제(22)를 공급했다. 그 후, 상기 유연 공정 및 상기 경화 공정을 행하여, 반도체 장치를 제조했다. 또, 상기 2회째의 공급 공정에 의해 공급한 접착제(22)에 대해서는, 유연 공정을 생략해도 좋다.
실시예 7에서는, 1회째의 상기 공급 공정에 의해 형성되는 접착제층의 두께가 얇으므로, 접착제와 기판 계면의 빈틈을 용이하게 메울 수 있어, 확실히 접착제를 충전할 수 있기 때문에, 기포 발생이 저감된, 고성능이고 신뢰성이 높은 반도체 장치가 얻어졌다.
(실시예 8)
실시예 1에서, 상기 경화 공정을 하기 방법에 의해 행한 이외는, 실시예 1과 같이 하여 반도체 칩을 기판에 실장(플립 칩 실장)하여, 반도체 장치를 제조했다.
실시예 8에서는, 상기 경화 공정에서, 우선, 도 19A에 나타내는 바와 같이, 개구부(202)를 갖는 불소 수지 필름(200)을 거쳐, 반도체 칩(50)을 본딩 툴(40)에 흡착 유지시켰다. 여기서, 반도체 칩(50)은 흡착공(42) 및 개구부(202)에 의해 본딩 툴(40)에 흡착 유지되었다. 이어서, 도 19B에 나타내는 바와 같이, 범프(52)를 본딩 패드(12)와의 당접 부위로 위치 맞춤한 상태에서, 본딩 패드(12)와 범프(52)를 당접시켰다. 그리고, 본딩 툴(40)을 가열하고, 가열한 본딩 툴(40)에 의해, 불소 수지 필름(200)을 거쳐 접착제(22)를 가압하여, 접착제(22)를 반도체 칩(50)과 2층 기판(10)에 접촉(충전)시키면서, 접착제(22)를 경화시켰다. 그 후, 도 19C에 나타내는 바와 같이, 본딩 툴(40) 및 불소 수지 필름(200)을 반도체 칩(50)으로부터 퇴피시켰다. 또, 불소 수지 필름(200)은 1회 본딩마다, 개구부(202)가 1개 이동하도록 권취되어, 다음의 본딩시에는, 불소 수지 필름(200)의 청정한 면에 반도체 칩(50)이 접촉하도록 되어 있다.
실시예 8에서는, 플립 칩 실장시에, 상기 접착제가 상기 전자 부품의 외주부로 밀려 나와, 올라와도, 상기 불소 수지 필름에 의해 상기 본딩 툴에의 부착이 방지되어, 제조 수율이 향상되었다. 또한, 그 불소 수지 필름의 존재에 의해, 반도체 칩의 박형화(예를 들면, 두께가 150㎛ 이하인 반도체 칩)에도 충분히 대응 가능하다고 인정되었다.
본 발명의 바람직한 태양을 부기하면, 이하와 같다.
(부기 1) 복수의 범프를 갖는 전자 부품과, 그 범프에 대응한 복수의 본딩 패드를 갖는 기판 사이에서 상기 기판 위의 적어도 일부에, 그 전자 부품과 그 기판을 접착시키는 접착제를 공급하는 공급 공정과,
상기 기판 위에 공급된 상기 접착제에 있어서의 상기 기판과의 접촉 총면적 을 S0이라 하고, 유연 후의 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S1이라 했을 때, 다음 식, S1/S0>1을 만족시키도록, 유연 수단에 의해 상기 접착제를 유연하는 유연 공정과,
상기 범프를 상기 본딩 패드에 당접시킨 상태에서, 상기 접착제를 상기 전자 부품과 상기 기판에 접촉시키면서, 그 접착제를 경화시키는 경화 공정을 적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 2) 공급 공정이 기판 위에 연속 형상 및 불연속 형상 중 어느 태양으로 접착제를 공급하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 3) 유연 수단이 압축 기체를 분출하는 부기 1∼2 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 4) 압축 기체의 분출이 연속 분출 및 펄스 분출 중 어느 것에 의해 행해지는 부기 3에 기재된 반도체 장치의 제조 방법.
(부기 5) 유연 수단이 압축 기체의 분출 압력을 변화시키는 부기 4에 기재된 반도체 장치의 제조 방법.
(부기 6) 접착제가 기판 위의 전자 부품의 실장 영역보다도 퍼지지 않도록, 유연 정지 수단에 의해 상기 접착제의 유연을 정지하는 부기 1∼5 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 7) 압축 기체가 가열된 부기 3∼6 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 8) 유연 수단이 구상, 봉상, 및 판상 중 어느 것인 부기 1∼2 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 9) 유연 수단에 있어서의, 적어도 접착제와의 접촉면이 불소 수지로 형성되어 이루어지는 부기 8에 기재된 반도체 장치의 제조 방법.
(부기 10) 유연 수단이 기판면에 대하여 평행 방향으로 요동 가능한 부기 1∼9 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 11) 공급 공정 및 유연 공정 중 적어도 어느 것에서, 접착제를 가열함을 포함하는 부기 1∼10 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 12) 유연 공정 후에, 공급 공정을 더 포함하는 부기 1∼11 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 13) 접착제의 경화가 그 접착제를 가열함으로써 행해지는 부기 1∼12 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 14) 범프와 본딩 패드의 당접이, 전자 부품을 흡착 유지한 본딩 툴이 상기 범프를 상기 본딩 패드와의 당접 부위로 위치 맞춤하여 행해지는 부기 1∼13 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 15) 본딩 툴이 접착제에 대하여 비접착성 부재를 거쳐 전자 부품을 흡착 유지하고, 또한 그 비접착성 부재를 거쳐 상기 접착제를 가압하는 부기 14에 기재된 반도체 장치의 제조 방법.
(부기 16) 비접착성 부재가 불소 수지로 이루어지는 필름인 부기 15에 기재된 반도체 장치의 제조 방법.
(부기 17) 범프 피치가 40㎛ 이하인 부기 1∼16 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 18) 부기 1∼17 중 어느 하나에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는 반도체 장치.
(부기 19) 범프 피치가 40㎛ 이하인 부기 18에 기재된 반도체 장치.
본 발명의 반도체 장치의 제조 방법은 접착제를 사용하여 전자 부품을 기판에 실장(예를 들면, 플립 칩 실장)하고, 그 접착제 내부에서의 기포 발생을 저감한, 고성능이고 신뢰성이 높은 반도체 장치를 저비용이고 고효율로 제조할 수 있다.
본 발명의 반도체 장치는 접착제를 사용하여 전자 부품이 기판에 실장(예를 들면, 플립 칩 실장)될 때, 그 접착제 내부에서의 기포 발생이 저감되므로, 접착제부에서의 부풀음이나 벗겨짐에 의한 범프 접합부에서의 도통 불량, 기포 내의 수분이나 불순물 이온 등의 영향에 의한 인접 범프 사이에서의 전류 리크의 발생 등이 없어, 고성능이고 신뢰성이 높다.

Claims (10)

  1. 복수의 범프를 갖는 전자 부품과, 그 범프에 대응한 복수의 본딩 패드를 갖는 기판 사이에서 상기 기판 위의 적어도 일부에, 그 전자 부품과 그 기판을 접착시키는 접착제를 공급하는 공급 공정과,
    상기 기판 위에 공급된 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S0이라 하고, 유연(流延) 후의 상기 접착제에 있어서의 상기 기판과의 접촉 총면적을 S1이라 했을 때, 다음 식, S1/S0>1을 만족시키도록, 유연 수단에 의해 상기 접착제를 유연하는 유연 공정과,
    상기 범프를 상기 본딩 패드에 당접(當接)시킨 상태에서, 상기 접착제를 상기 전자 부품과 상기 기판에 접촉시키면서, 그 접착제를 경화시키는 경화 공정을 적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    유연 수단이 압축 기체를 분출하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    압축 기체의 분출이 연속 분출 및 펄스 분출 중 어느 것에 의해 행해지고, 유연 수단이 압축 기체의 분출 압력을 변화시키는 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    접착제가 기판 위의 전자 부품의 실장 영역보다도 퍼지지 않도록, 유연 정지 수단에 의해 상기 접착제의 유연을 정지하는 반도체 장치의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    유연 수단이 구상, 봉상, 및 판상 중 어느 것이며, 상기 유연 수단에 있어서의, 적어도 접착제와의 접촉면이 불소 수지로 형성되어 이루어지는 반도체 장치의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    유연 수단이 기판면에 대하여 평행 방향으로 요동 가능한 반도체 장치의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    공급 공정 및 유연 공정 중 적어도 어느 것에서, 접착제를 가열함을 포함하는 반도체 장치의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    유연 공정 후에, 공급 공정을 더 포함하는 반도체 장치의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    범프와 본딩 패드와의 당접이, 전자 부품을 흡착 유지한 본딩 툴이 상기 범프를 상기 본딩 패드와의 당접 부위로 위치 맞춤하여 행해지고, 상기 본딩 툴이 상기 접착제에 대하여 비접착성 부재를 거쳐 상기 전자 부품을 흡착 유지하고, 또한 그 비접착성 부재를 거쳐 상기 접착제를 가압하는 반도체 장치의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는 반도체 장치.
KR1020087008074A 2005-10-06 2005-10-06 반도체 장치의 제조 방법 KR100985084B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/018557 WO2007043152A1 (ja) 2005-10-06 2005-10-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080044326A true KR20080044326A (ko) 2008-05-20
KR100985084B1 KR100985084B1 (ko) 2010-10-04

Family

ID=37942422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008074A KR100985084B1 (ko) 2005-10-06 2005-10-06 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7687319B2 (ko)
JP (1) JP4695148B2 (ko)
KR (1) KR100985084B1 (ko)
CN (1) CN100562980C (ko)
WO (1) WO2007043152A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448321B1 (ko) * 2022-01-03 2022-09-28 와이투라인 주식회사 큰 크기의 보이드를 제거하기 위한 보이드 제거장치 및 그를 이용하는 보이드 제거방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5109376B2 (ja) * 2007-01-22 2012-12-26 東京エレクトロン株式会社 加熱装置、加熱方法及び記憶媒体
JP5018117B2 (ja) * 2007-02-15 2012-09-05 富士通セミコンダクター株式会社 電子部品の実装方法
JP4861907B2 (ja) * 2007-06-18 2012-01-25 アルプス電気株式会社 半導体モジュールの製造方法及び半導体モジュール
JP2009289959A (ja) * 2008-05-29 2009-12-10 Elpida Memory Inc ボンディング装置およびボンディング方法
DE102008048869A1 (de) * 2008-09-25 2010-04-22 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
JP5612963B2 (ja) * 2010-08-20 2014-10-22 新光電気工業株式会社 電子部品実装装置および電子部品実装方法
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6009743B2 (ja) * 2011-08-09 2016-10-19 積水化学工業株式会社 半導体パッケージの製造方法
JP6292432B2 (ja) * 2013-01-15 2018-03-14 ナガセケムテックス株式会社 回路部材接合体の製造方法および回路部材
CN103985643A (zh) * 2013-02-07 2014-08-13 中芯国际集成电路制造(上海)有限公司 一种用于半导体芯片封装制程的贴片工艺
DE102014113697A1 (de) * 2014-09-23 2016-04-07 Infineon Technologies Austria Ag Verfahren mit Inkjet-Prozessen und deren Anwendung
JP6081042B1 (ja) * 2015-12-16 2017-02-15 三菱電機株式会社 半導体装置およびその製造方法
JP6307729B1 (ja) * 2016-11-30 2018-04-11 株式会社新川 ボンディング装置及びボンディング方法
KR102592226B1 (ko) * 2018-07-17 2023-10-23 삼성전자주식회사 반도체 패키지 본딩헤드 및 본딩방법
KR102225956B1 (ko) 2018-10-19 2021-03-12 세메스 주식회사 다이 본딩 장치, 기판 본딩 장치, 다이 본딩 방법 및 기판 본딩 방법
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2770821B2 (ja) 1995-07-27 1998-07-02 日本電気株式会社 半導体装置の実装方法および実装構造
US5874780A (en) 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JP3416032B2 (ja) 1997-09-08 2003-06-16 富士通株式会社 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JP2961314B1 (ja) 1998-09-24 1999-10-12 日本レック株式会社 半導体部品の製造方法
JP3485509B2 (ja) 1999-10-28 2004-01-13 シャープ株式会社 フリップチップ型半導体装置及びその製造方法
JP2001244298A (ja) 2000-02-28 2001-09-07 Toshiba Corp フリップチップ接続方法
US6926190B2 (en) * 2002-03-25 2005-08-09 Micron Technology, Inc. Integrated circuit assemblies and assembly methods
US6861278B2 (en) * 2002-04-11 2005-03-01 Nordson Corporation Method and apparatus for underfilling semiconductor devices
US20050028361A1 (en) * 2003-08-07 2005-02-10 Indium Corporation Of America Integrated underfill process for bumped chip assembly
JP2005150446A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2005150445A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 接着剤塗布装置とそれを用いた半導体チップの実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448321B1 (ko) * 2022-01-03 2022-09-28 와이투라인 주식회사 큰 크기의 보이드를 제거하기 위한 보이드 제거장치 및 그를 이용하는 보이드 제거방법

Also Published As

Publication number Publication date
US20080188058A1 (en) 2008-08-07
CN101283445A (zh) 2008-10-08
CN100562980C (zh) 2009-11-25
WO2007043152A1 (ja) 2007-04-19
JPWO2007043152A1 (ja) 2009-04-16
WO2007043152A9 (ja) 2007-05-31
US7687319B2 (en) 2010-03-30
KR100985084B1 (ko) 2010-10-04
JP4695148B2 (ja) 2011-06-08

Similar Documents

Publication Publication Date Title
KR100985084B1 (ko) 반도체 장치의 제조 방법
US8642393B1 (en) Package on package devices and methods of forming same
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US20050250303A1 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive
US8143534B2 (en) Wiring board having solder bump and method for manufacturing the same
KR20090037817A (ko) 반도체 디바이스 및 그 제조 방법
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US20140231125A1 (en) Interconnect Joint Protective Layer Apparatus and Method
KR101530528B1 (ko) 땜납 전사기재의 제조방법, 땜납 프리코트 방법 및 땜납 전사기재
JP5186741B2 (ja) 回路基板及び半導体装置
JP2001094003A (ja) 半導体装置及びその製造方法
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
TWI546922B (zh) 半導體裝置及其製造方法
JP2007281116A (ja) 半導体装置の製造方法
US6881612B2 (en) Method of bonding a semiconductor element to a substrate
US20110115099A1 (en) Flip-chip underfill
JP2020150117A (ja) 電子装置、および電子装置の製造方法
JP3812677B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JP5386220B2 (ja) 電子部品の実装方法および実装構造体
JP3270813B2 (ja) 半導体装置とその製造方法
JP2000307221A (ja) 電子部品の電気接続方法
Xiao et al. Reliability study and failure analysis of fine pitch solder-bumped flip chip on low-cost flexible substrate without using stiffener

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 9