JP5386220B2 - 電子部品の実装方法および実装構造体 - Google Patents

電子部品の実装方法および実装構造体 Download PDF

Info

Publication number
JP5386220B2
JP5386220B2 JP2009108006A JP2009108006A JP5386220B2 JP 5386220 B2 JP5386220 B2 JP 5386220B2 JP 2009108006 A JP2009108006 A JP 2009108006A JP 2009108006 A JP2009108006 A JP 2009108006A JP 5386220 B2 JP5386220 B2 JP 5386220B2
Authority
JP
Japan
Prior art keywords
sheet
circuit board
electronic circuit
electronic component
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009108006A
Other languages
English (en)
Other versions
JP2010258284A (ja
Inventor
司 白石
林  祥剛
幸宏 石丸
和夫 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009108006A priority Critical patent/JP5386220B2/ja
Publication of JP2010258284A publication Critical patent/JP2010258284A/ja
Application granted granted Critical
Publication of JP5386220B2 publication Critical patent/JP5386220B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Description

本発明は電子部品の実装方法および実装構造体に関し、特に電極を多数有する電子部品、たとえば半導体デバイスなどの電極を電子回路基板などの配線の接続部位と接続するのに適した方法と実装構造体に関する。
チップ状の半導体デバイスのような多数の接続部位を有する電子部品を電子回路基板に実装する方法として、これまで、ワイヤボンディング法(たとえば特許文献1参照)やフリップチップ法(たとえば特許文献2参照)が広く用いられている。
ワイヤボンディング法によれば、電子回路基板のダイパッドに半導体デバイスをダイボンドした後、その電極パッドと電子回路基板におけるランドなどの接続部位とを、AuまたはAlなどからなるボンディングワイヤで接続する。また、フリップチップ法によれば、電子回路基板の配線の接続部位に電極パッドをパンプで接続し、半導体デバイスを電子回路基板に保持させ、さらに、それらの間の間隙部分を封止樹脂で封止している。
特開平7−147296号公報 特開2000−114310号公報
ワイヤボンディング法では、半導体デバイスの電極パッドと電子回路基板のランドなどとを、対応するもの同士一組ずつボンディングワイヤで接続する。そのため、接続箇所が多くなればなるほど、接続のための設備が高価となり、また接続に時間を要し、組立の生産性の向上に制約があった。
これに対して、フリップチップ法によれば、チップ状の半導体デバイスの電極パッド上に形成したバンプを、電子回路基板の対応するランドなどにそれぞれ当接させ、バンプに加圧力、超音波、および熱のうちの少なくとも一つを加えて、それを変形させて接続している。この方法によれば、ワイヤボンディング法と異なり、一つずつ接続するのではなく、一括して行うので、接続作業の手間が少なく、またその所要時間も短くて済む。しかしながら、その接続数が多くなり、バンプの数が多くなると、それに応じて加圧力を増大させたり、超音波エネルギーまたは熱エネルギーを多く加えたりしなければならない。それによって、半導体デバイスや電子回路基板にダメージを与えてしまうという新たな問題が発生する。
本発明は、このような従来の電子部品の実装方法が抱えていた不都合を解消しまたはそれを大幅に軽減することができる実装方法、およびこの方法を適用するのに適した構造の実装構造体を提供することを目的とする。
本発明の電子部品の実装方法は、
複数の電極を有する電子部品を電子回路基板の所定位置に固定する工程、
高分子材料からなる多孔質な構造のシートの表面に、導電性インクにより、前記電子部品の各電極とこれに対応する前記電子回路基板の各接続部位とを接続するための配線を形成する工程、
前記配線を形成したシートをその裏面側が、前記配線が接続すべき前記電極と前記接続部位とにまたがるように、前記電子回路基板上に位置合わせする工程、
前記シートの所定部位に溶剤を含浸させてその厚みを減じて、前記配線を前記電極および前記接続部位に電気的に接続する工程、および
前記配線と前記電極および前記接続部位との電気的な接続が維持されるように前記シートを前記電子回路基板に固定する工程
を少なくとも具備する。
前記導電性インクは、導電性ナノ粒子を主な材料として含むインクであることが好ましい。
また、前記電子部品の電極が突起形状をしていることが好ましい。
前記電子部品は受動部品、能動部品、コネクタ部品、および電子回路基板のうちの少なくとも1種であることが好ましい。
前記第3の工程において、前記シートにその溶剤を含浸させて空孔体積を減少させることによって厚みを減じることが好ましい。
前記シートはポリアミドイミド、またはポリエーテルイミドを主成分として含み、また、前記溶剤はN−メチル−2−ピロリドン、N,N−ジメチルアセトアミド、ジメチルスルホキシド、γ−ブチロラクトン、シクロヘキサノンまたはスルホランであることが好ましい。
さらに、本発明の実装構造体は、複数の接続部位を有する電子回路基板と、前記電子回路基板上の前記複数の接続部位以外に位置し、複数の電極を上面に有する電子部品と、前記電子部品の電極と前記電子回路基板の接続部位とをそれぞれ接続する、複数の配線を有し、前記電子部品と前記電子回路基板上に位置するシートと、前記電子部品の側面と、前記電子回路基板の上面と、前記シートの下面とで囲まれた領域に位置する絶縁性樹脂と、を備え、前記シートは少なくとも一部分が多孔質体である。
前記シートは少なくとも一部分が多孔質体であることが好ましい。
前記配線が導電性インクで形成されていることが好ましい。
前記電子部品が、前記電極を有する面とは反対側の面で、前記電子回路基板に取り付けられていることが好ましい。
本発明によれば、ワイヤボンディング法やフリップチップ法にあった実装の不都合さを解消しまたはいちじるしく軽減する電子部品の実装方法、ならびに信頼性の高い十増構造体を提供することができる。
本発明にかかる電子部品の実装方法の、実施の形態1を説明するための工程図である。 実施の形態1により作製した実装構造体の平面図である。 本発明にかかる電子部品の実装方法の、実施の形態2を説明するための工程図である。 実施の形態2により作製した実装構造体の平面図である。 本発明の方法による実装構造体の接続状態の調査方法を説明するための図である。 本発明の方法による実装構造体の接続状態の調査結果を示す図である。
(実施の形態1)
図1(a)に示すように、インクジェット印刷装置の吐出ノズル1から、多孔質な構造を有するシート2の一方の主面へ向けて導電性インク3を吐出させ、所定の回路パターンの接続用配線4a、4bを描画する。
シート2には、ポリアミドイミド、またはポリエーテルイミドなどの高分子材料を主成分とし、その厚み方向に連通する微小な孔を多数有するシートを使用する。そして、微小な孔の平均孔径が1〜3μmの範囲内であって、空孔率が70〜75%の範囲内であることが好ましい。
これは、たとえば、次の方法で作製することができる。まず、ポリアミドイミドまたはポリエーテルイミドなどの高分子材料を主成分とし、水溶性高分子材料たとえばポリビニルピロリドンを添加した溶液を、膜作製用基盤上にシート状に流延し、凝固させる。凝固後、基盤から剥離し、得られたシートに水を供給して、水溶性高分子材料を抽出することによって、厚み方向に連通する微小な孔を形成する。その平均孔径、シートの空孔率は、水溶性高分子材料の種類や添加比率によって所望の値とすることができる。このようなシート2として、たとえば宇部興産株式会社製のポリイミドフィルム(「ユーピレックス」(登録商標))を用いることができる。
導電性インク3には、平均粒径が30nm以下の微細な導電性ナノ粒子を主な成分として含み、分散媒中に分散させたものを使用することができる。導電性の粒子としては、銀、銅、および金などの金属粒子を使用することができる。また分散媒としては、テトラデカン、またはトルエンなどを用いることができる。
ノズル1から吐出された導電性インク3のナノ粒子は、シート2の表面に衝突し、微小孔を通して内部へ浸透する。これによって、シート2内に接続用配線4a、4bが形成される。また、シート2の微小孔の多くが、厚み方向に連通して形成されていることから、配線4a、4bのシート2表面での広がりや表面と平行な方向への浸透が抑制される。このため、配線を精度よく描くことができ、幅10μm程度の微細な配線も容易に形成することができる。配線4a、4bの幅は、導電性インク3の吐出条件やその材料条件、およびシート2における孔の形成条件によって、制御することができる。
配線4a、4bを描画した後、シート2を約220℃に加熱し、導電性インク3に含まれている分散媒成分を揮発させて、シート2の配線の形成を完了する。
一方、図1(b)に示すように、電子回路基板5とそれに搭載するチップ状の半導体デバイス6を準備し、半導体デバイス6を電子回路基板5にダイボンドする。電子回路基板5は一方の主面上に配線7a、7bを備え、半導体デバイス6はダイボンド面とは反対側の面上に電極パッド8a、8bを備える。
電子回路基板5には、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂、またはフッ素樹脂などの樹脂やセラミックスを基板材料とするプリント配線基板を使用することができる。
次に、図1(c)および(d)に示すように、接続用配線4aがシート2を介して電子回路基板5の配線7aのランドと半導体デバイス6の電極パッド8aとにまたがり、接続用配線4bが配線7bのランドと電極パッド8bとにまたがるように、シート2を電子回路基板5上に位置合わせする。
すなわち、接続用配線4a、4bの一端の所定部位がシート2を介して半導体デバイス6の電極パッド8a、8bと、またその他端の所定部位が電子回路基板5の配線7a、7bのランドと重なるようにそれぞれ位置合わせする。こうして、半導体デバイス6を覆うようシート2を電子回路基板5に押し当て配置する。
位置合わせを終えた後に、図1(e)に示すように、シート2に溶剤を含浸させる。これにより、シート2の空孔がいちじるしく縮小しまたはその多くが実質的に消滅して、厚みは当初の数分の1、たとえば5分の1程度に薄くなる。これによって、接続用配線4a、4bが、電極パッド8a、8bおよび配線7a、7bのランドとそれぞれ接触し、それらの間の電気的な接続がなされる。このとき、シート2が所望の厚さになるよう溶剤の量を制御して含浸させる。工業的に実施する際には、含浸量および含浸処理時間をあらかじめ実験的に求めておくことによって、再現性よく希望する厚さとすることができる。溶剤を含浸させるには、溶剤を噴霧ノズルから霧状にしてシート面に均一に吹き付ける方法、またはシートを溶剤に接触させる方法などを使用することができる。そして、含浸操作を停止し処理を所定の厚みで停止させるには、噴霧方法の場合には噴霧を停止し、接触方法の場合には溶剤から取り出して、加熱するなどしてシートに含まれている溶剤を揮発させればよい。
シート2がポリエーテルイミドなどを主成分とする場合には、その厚みを薄くするための溶剤として、N−メチル−2−ピロリドン、N,N−ジメチルアセトアミド、ジメチルスルホキシド、γ−ブチロラクトン、シクロヘキサノンまたはスルホランなどの溶剤やそれらを主成分とする溶剤を使用する。
電気的に接続した後に、その接続状態を維持するために、シート2を電子回路基板5に固定する。その方法としては、まずシート2を電子回路基板5に固定した状態で減圧雰囲気中に所定時間置いて脱泡処理をする。それから、図1(f)に示すように、ディスペンサ方式の吐出ノズル9を使用して、シート2の周縁に沿って液状の未硬化の絶縁性樹脂10を塗布する。絶縁性樹脂10は、毛細管現象によってシート2と電子回路基板5との間の微小な隙間を通って、半導体デバイス6とシート2および電子回路基板5との間の空間内に注入され充填される。なお、脱泡処理のための雰囲気圧力、処理時間については、この方法を適用する実装構造体に応じて適宜実験的に設定すればよい。
図1(g)に示すように、電子回路基板5および半導体デバイス6とシート2との間の必要部分に絶縁性樹脂10を注入し終えた後に、絶縁性樹脂10を硬化させる。これにより、シート2は電子回路基板5に接着し固定され、配線4a、4bと、配線7a、7bおよび電極パッド8a、8bとの電気的な接続状態が安定したものとなる。絶縁性樹脂10にはたとえばエポキシ樹脂を主成分とする熱硬化性樹脂を使用し、注入完了後に約150℃に加熱して硬化させる。なお、シート2を固定する方法としては、これ以外の方法を用いてもなんら構わない。
図2に上述の方法で作製した実装構造体の平面構造の一例を示す。
多孔質の構造のシート2において、その微小孔の平均径は1〜3μmの範囲内にあることが好ましい。平均孔径が1μmより小さくなると、シート2に対する導電性インク3の浸透力が十分でなく、配線を微細に描画することが困難となる。それが3μmより大きくなると、孔によって形成された空孔中を伝わって、シート面に沿う横方向へ導電性インク3が広がりやすくなり、微細なパターンの配線をすることがむずかしくなる。さらに、シート2の原料となるポリイミドアミドやポリエーテルイミドの作製工程上の理由からも、孔径を過度に大きくすることは実際的でない。
さらに、微小孔によるシート2における空孔率については、70〜75%の範囲内であることが望ましい。それが70%より低くなると、シート2に対する導電性インク3の浸透力が不足してくる。また、空孔率が75%よりも高くなると、シート2の機械的強度が低下し、上述した実装工程中で破損するなどして、生産効率を低下させてしまう。
また、シート2の当初の厚みについては、導電性インク3の平均的な浸透深さと、溶剤の含浸処理後の厚みとの関係で決めることができる。たとえば、導電性インク3の平均的な浸透深さが3〜5μmであり、溶剤含浸処理後のシート2の厚みが4μm程度であるときには、当初の厚さが20μmのものを使用することができる。これにより、良好で安定した接続構造を実現することができる。もちろん、これよりも薄いシートを使用することも可能ではあるが、薄くなるとその強度が低下し、取扱いがむずかしくなる。実装すべき電子部品の寸法や接続箇所数などに応じて、実験的にその厚さを選定するのが望ましい。
上述の実装方法によれば、接続箇所数が増大しても、接続を一括して行うことができ、ワイヤボンディング法に比べて一つずつ接続を行わなくてもよいので、生産効率の点で非常に優れている。また、フリップチップ法のように、接続の際に大きな圧力を印加したり、大きな超音波エネルギーを与えたり、または熱を加えたりする必要がないので、半導体デバイスや電子回路基板にダメージが加わらないという特長を有する。
なお、電極パッド数が100個程度またはそれより多い場合に、工業的に実施するのに非常に効果的である。
この例では、半導体デバイスの実装方法について述べたが、その他の能動部品や受動部品、コネクタ部品、または電子回路基板などの実装においても本発明の方法を適用することができるのは言うまでもないことである。
(実施の形態2)
この実施の形態2の方法は、実施の形態1の方法の特長を備え、さらに電気的な接続を確実なものとしたものである。そのもっとも異なるところは、電極パッド8a、8b上に突起状のバンプ21a、21bを備えた半導体デバイス6を使用することにある。
バンプ21a、21bは、AuやCu、その他金属を電極パッド8a、8bに電解メッキして形成したり、または、ボールボンディング法などの他のバンプ形成法を用いて形成したりすればよい。バンプ21a、21bは、後述するようにシート2を溶剤処理によって薄くした後の厚さよりも高い寸法となるよう形成する。
他の構成要素や、シート2への導電性インクによる接続用配線4a、4bの形成、電子回路基板5上への半導体デバイス6のダイボンディングなどの方法は、実施の形態1と同様の要素を使用し、同様の手順で実施することができる。
図3(a)に示すように、電子回路基板5の所定の位置に半導体デバイス6をダイボンドした後、シート2を、配線4a、4bの所定部位がシート2を介して半導体デバイス6の電極パッド8a、8bおよび配線7a、7bのランドとそれぞれ重なるように位置合わせする。
位置合わせ後、図3(b)に示すように、シート2を電子回路基板5に押し当てる。半導体デバイス6のバンプ21a、21bが、シート2の接続用配線4a、4bの所定部位を貫通してそれぞれが接触し、電気的に接続される。
それから、図3(c)に示すようにシート2の所定部位に溶剤を所定量含浸させることによって、シート2の空孔をいちじるしく縮小させ、またはその多くを実質的に消滅させて、シート2の厚みを当初の数分の1、たとえば5分の1程度に薄くする。この処理によって、配線4a、4bと配線7a、7bとが接触し、電気的に接続される。
含浸処理後、減圧雰囲気中に所定時間置いて脱泡処理をしてから、図3(d)に示すように、ディスペンサ方式の吐出ノズル9を使用して、シート2の周縁に沿って液状の未硬化の絶縁性樹脂10を塗布する。絶縁性樹脂10は、毛細管現象によってシート2と電子回路基板5との間に存在する微小な隙間を通って、シート2下に形成された空間内に注入され充填される。なお、脱泡処理のための雰囲気圧力、処理時間については、この方法を適用する実装構造体に応じて適宜実験的に設定すればよい。
図3(e)に示すように、絶縁性樹脂10を電子回路基板5および半導体デバイス6とシート2との間の必要部分に注入をし終えた後に、絶縁性樹脂10を硬化させて、シート2を電子回路基板5に接着し固定する。絶縁性樹脂10にはたとえばエポキシ樹脂を主成分とする熱硬化性樹脂を使用し、注入完了後に加熱して硬化させて、シート2を半導体デバイス6および電子回路基板5に固定し、配線4a、4bと電極パッド8a、8bおよび配線7a、7bとの電気的な接続状態を安定したものとする。シート2を固定する方法としては、これ以外の方法を用いてもなんら構わない。
図4に上述の方法で作製した構造体の一例の平面構造を示す。
この方法によれば、バンプ21a、21bが、配線4a、4bの接続部位を貫通するために、バンプ21a、21bと配線4a、4bとがそれぞれ確実に接続される。さらに、バンプ21a、21bをシート2の厚さに比べて高い寸法とすることにより、それらの頂部がシート2から突き出た形態となり、配線4aとバンプ21aとの間、配線4bとバンプ21bとの間のいずれかで位置ずれがあって、接続されていなかったり、接続不良の状態であったりしても、その箇所を導電性インクで再描画することで容易に修正し接続をすることができる。すなわち、本実施の形態2は、実施の形態1の特長に加えて、それに比べてより確実な電気的な接続を行うことができ、さらにリペア・ワ−クが行えるという特長をあわせ持つ。
(実施例1)
接続用の配線を形成するためのシートとして、平均孔径1μm、空孔率75%の多孔質構造で、厚さ20μmのポリアミドイミドからなるシートを使用した。このシートの一方の面へ向けて、平均粒径30nm以下の微細なAg粒子を含む導電性インクをインクジェットノズルから吐出させ、シートに、幅40μmの配線パターンとなるよう描画した。この例では、ポリイミドシートとして、宇部興産株式会社製の「ユーピレックス」(登録商標)を、また導電性インクにはハリマ化成株式会社製のNPS−Jをそれぞれ使用した。描画後、220℃に加熱して分散媒を蒸発させて、シートにその表面からインク浸透深さまでの厚さの配線を形成した。
また、電子回路基板として、厚さ0.4mmのガラス基材エポキシ基板上に厚さ12μmのCu箔で幅40μmの配線を形成したプリント回路基板を使用し、ランド上に3〜5μmの厚さにAuを無電解メッキした。ガラス基材エポキシ基板には、パナソニック電工株式会社製R−1750を使用した。
電子回路基板に搭載する半導体デバイスとして、大きさが8mm平方で、厚さが0.15μmのチップの主面周縁部に、256個の電極パッドが100μmピッチで配列されたデバイスを使用した。これら電極パッドは70μm平方の寸法であり、それぞれにはAuが3〜5μmの厚さに無電解メッキされている。
まず、半導体デバイスを電子回路基板の所定位置にダイボンドしてから、接続用の配線が形成されたシートを、各配線形成面とは反対側の面が半導体デバイス側となるよう配置した。この配置に際して、接続用配線の一端の接続部位と対応する電極パッドとを位置合わせし、かつ、接続用配線の他端の接続部位を電子回路基板の配線の所定部位に位置合わせした。そして、シートを半導体デバイスと電子回路基板とに押し当てた。
次に、シートの所定部位にN−メチル−2−ピロリドンを含浸させ、その厚さを4μmとした。これにより、接続用の配線と、対応する電極パッドおよび電子回路基板のランドとが電気的に接続された。電気的な接続を実現した後に、圧力10-1の雰囲気中に5分間置いて脱泡処理をしてから、シートを電子回路基板に固定した。固定方法としては、ディスペンサ方式の吐出ノズルを使用して、シートの周縁に沿って液状の未硬化の絶縁性樹脂を塗布し、シートと半導体デバイスおよび電子回路基板との間の間隙部分に注入させた。注入完了後、約150℃に加熱して絶縁性樹脂を硬化させた。
(接続状態の確認)
この実施例の方法による、電極パッドと電子回路基板のランドとの間の接続状態について、次の方法で確認した。
図5に示すように、あらかじめ半導体デバイス6の電極パッド8aと8bとをそれぞれ接続するアルミニウム配線膜51を形成した以外は、上述の手順で実装を行った。そして、接続用配線7a、7b間にデジタル・マルチメータ(Agilent Technologies社製34410A)52を接続して、その間の抵抗を測定した。測定箇所数は1120である。
なお、電子回路基板として、厚さ0.4mmのガラス基材エポキシ基板であるパナソニック電工株式会社製R−1750を使用し、導電性インクとしてハリマ化成株式会社製のNPS−Jを使用した。
その結果を、図6に示す。図6において、その横軸は抵抗値を表し、縦軸はその分布数を表している。これから明らかなように、配線7a、7b間の抵抗が67.5mΩ以上、87.5mΩの範囲内に分布し、72.5mΩ以上、75mΩ未満の範囲でピ−クを示していた。この結果から、すべての箇所で良好な電気的接続が実現されていることが確認できた。
(実施例2)
この例では、電子回路基板上に搭載する電子部品として、実施例1におけるものと同じ半導体デバイスを使用し、各電極パッド上に高さ30μmのバンプを金の無電解メッキ法で形成した。
接続用配線を保持するためのシートとして、平均孔径3μm、空孔率75%のポリエーテルイミドを使用し、その一方の表面にインクジェット法で導電性インクによる幅40μmの接続用の配線パターンを描画した。導電性インクにはハリマ化成株式会社NPS−Jを使用した。パターン形成後、約220℃で加熱して、導電性インクの分散媒を揮発させて、接続用の配線を形成した。
まず、電子回路基板上の所定位置に半導体デバイスをダイボンドした後、ポリイミドシートを、それを介して配線の所定部位が対応するバンプおよび電子回路基板のランドと重なるように位置合わせをして配置した。
それから、シートに溶剤を含浸させ、当初20μmの厚さであったものを約4μmまで薄くした。これにより、バンプの先端部分がシートの配線部分を貫通し、電気的に接続された。
そして、10-1Paの減圧雰囲気中に5分間置いて脱泡処理をしてから、ディスペンサ方式の吐出ノズルを使用して、シートの周縁に沿うよう電子回路基板に液状の未硬化の絶縁性樹脂を塗布して、それらの隙間を通して、電子回路基板および半導体デバイスとシートとの間にある空間内に充填した。この絶縁性樹脂にはナミックス株式会社製チップコート8422を使用した。
絶縁性樹脂を必要部分に注入をし終えた後に、絶縁性樹脂を硬化させて、シートを電子回路基板に接着し固定した。
上述の確認方法と同様の方法で、シートに形成した配線による接続状態を調査したところ、シートの配線が半導体デバイスのバンプおよび電子回路基板の配線と確実にかつ低抵抗で接続されていた。
また、上述した位置合わせにおいてバンプとシートの配線との間で若干の位置ずれがあった場合には、その箇所を導電性インクで再描画することによって、容易に電気的に接続することができた。
本発明の電子部品の実装方法によれば、接続点数が増大しても、一度に接続するので生産効率に優れている。また、実装に際して圧力、超音波、熱を加えなくてもよいので、半導体チップや回路基板にダメージが加わらないという効果を有し、多数の外部電極端子を有する半導体デバイス等の実装方法として有用である。また、本発明の実装構造体によれば、接続点数の多いデバイスであっても量産に適した構造であるため、その製造コストが安価であり、また製造過程で圧力、超音波、熱等によるダメージを受けないため、高信頼性を要求される電子装置の構成要素として有用である。
1 インクジェット印刷装置の吐出ノズル
2 多孔質な構造を有するシート
3 導電性インク
4a、4b 接続用配線
5 電子回路基板
6 半導体デバイス
7a、7b 配線
8a、8b 電極パッド
9 ディスペンサ方式の吐出ノズル
10 絶縁性樹脂
21a、21b バンプ
51 アルミニウム配線膜
52 デジタル・マルチメータ

Claims (9)

  1. (1)複数の電極を有する電子部品を電子回路基板の所定位置に固定する工程、
    (2)高分子材料からなる多孔質な構造のシートの表面に、導電性インクにより、前記電子部品の各電極とこれに対応する前記電子回路基板の各接続部位とを接続するための配線を形成する工程、
    (3)前記配線を形成したシートをその裏面側が、前記配線が接続すべき前記電極と前記接続部位とにまたがるように、前記電子回路基板上に位置合わせする工程、
    (4)前記シートの所定部位に溶剤を含浸させてその厚みを減じて、前記配線を前記電極および前記接続部位に電気的に接続する工程、および
    (5)前記配線と前記電極および前記接続部位との電気的な接続が維持されるように前記シートを前記電子回路基板に固定する工程、
    を具備することを特徴とする電子部品の実装方法。
  2. 前記導電性インクは、導電性ナノ粒子を主たる材料として含んでいることを特徴とする請求項1記載の電子部品の実装方法。
  3. 前記電極が突起形状をしていることを特徴とする請求項1または2記載の電子部品の実装方法。
  4. 前記電子部品は受動部品、能動部品、コネクタ部品、および電子回路基板のうちの少なくとも1種であることを特徴とする請求項1から3のいずれかに記載の電子部品の実装方法。
  5. 前記第の工程において、前記溶剤を含浸させて前記シートの空孔体積を減少させることによって厚みを減じることを特徴とする請求項1から4のいずれかに記載の電子部品の実装方法。
  6. 前記シートはポリアミドイミド、またはポリエーテルイミドを主成分として含み、また、前記溶剤はN−メチル−2−ピロリドン、N,N−ジメチルアセトアミド、ジメチルスルホキシド、γ−ブチロラクトン、シクロヘキサノンまたはスルホランであることを特徴とする請求項1から5のいずれかに記載の電子部品の実装方法。
  7. 複数の接続部位を有する電子回路基板と、
    前記電子回路基板上の前記複数の接続部位以外に位置し、複数の電極を上面に有する電子部品と、
    前記電子部品の電極と前記電子回路基板の接続部位とをそれぞれ接続する複数の配線を有し、前記電子部品および前記電子回路基板の上に位置するシートと、
    前記電子部品の側面と、前記電子回路基板の上面と、前記シートの下面とで囲まれた領域に位置する絶縁性樹脂と、を備え、
    前記シートは少なくとも一部分が多孔質体である実装構造体。
  8. 前記領域が三角柱形状であり、前記絶縁性樹脂は、前記領域を全て満たしている、請求項記載の実装構造体。
  9. 前記配線が、導電性インクで形成された請求項7または8記載の実装構造体。
JP2009108006A 2009-04-27 2009-04-27 電子部品の実装方法および実装構造体 Expired - Fee Related JP5386220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009108006A JP5386220B2 (ja) 2009-04-27 2009-04-27 電子部品の実装方法および実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009108006A JP5386220B2 (ja) 2009-04-27 2009-04-27 電子部品の実装方法および実装構造体

Publications (2)

Publication Number Publication Date
JP2010258284A JP2010258284A (ja) 2010-11-11
JP5386220B2 true JP5386220B2 (ja) 2014-01-15

Family

ID=43318841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009108006A Expired - Fee Related JP5386220B2 (ja) 2009-04-27 2009-04-27 電子部品の実装方法および実装構造体

Country Status (1)

Country Link
JP (1) JP5386220B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100013033A (ko) * 2008-07-30 2010-02-09 삼성전자주식회사 도금 층을 구비한 도전성 잉크 및 페이스트 인쇄회로기판및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786331A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0817870A (ja) * 1994-07-05 1996-01-19 Hitachi Ltd 半導体装置
JP2006013465A (ja) * 2004-05-26 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20090003249A (ko) * 2006-02-20 2009-01-09 다이셀 가가꾸 고교 가부시끼가이샤 다공성 필름 및 다공성 필름을 이용한 적층체

Also Published As

Publication number Publication date
JP2010258284A (ja) 2010-11-11

Similar Documents

Publication Publication Date Title
US10515918B2 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100259999B1 (ko) 다층회로기판 및 그 제조방법
US8642393B1 (en) Package on package devices and methods of forming same
TWI564972B (zh) 沒有流動之底部填充物
JP4571201B2 (ja) インターポーザ
US20120080221A1 (en) Printed wiring board with built-in component and its manufacturing method
KR100985084B1 (ko) 반도체 장치의 제조 방법
US8895359B2 (en) Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US8703532B2 (en) Semiconductor device and manufacturing method thereof
JP3871634B2 (ja) Cof半導体装置の製造方法
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
JP2014027095A (ja) 電子装置およびその製造方法
JP5386220B2 (ja) 電子部品の実装方法および実装構造体
CN113284858A (zh) 半导体设备封装和其制造方法
JP4129837B2 (ja) 実装構造体の製造方法
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003188212A (ja) 半導体装置及びその製造方法
US9673063B2 (en) Terminations
JP2013062472A (ja) 半導体パッケージおよびその製造方法
JP4285140B2 (ja) 半導体装置の製造方法
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
JP5516069B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2000150579A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees