JP5386220B2 - 電子部品の実装方法および実装構造体 - Google Patents
電子部品の実装方法および実装構造体 Download PDFInfo
- Publication number
- JP5386220B2 JP5386220B2 JP2009108006A JP2009108006A JP5386220B2 JP 5386220 B2 JP5386220 B2 JP 5386220B2 JP 2009108006 A JP2009108006 A JP 2009108006A JP 2009108006 A JP2009108006 A JP 2009108006A JP 5386220 B2 JP5386220 B2 JP 5386220B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- circuit board
- electronic circuit
- electronic component
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
複数の電極を有する電子部品を電子回路基板の所定位置に固定する工程、
高分子材料からなる多孔質な構造のシートの表面に、導電性インクにより、前記電子部品の各電極とこれに対応する前記電子回路基板の各接続部位とを接続するための配線を形成する工程、
前記配線を形成したシートをその裏面側が、前記配線が接続すべき前記電極と前記接続部位とにまたがるように、前記電子回路基板上に位置合わせする工程、
前記シートの所定部位に溶剤を含浸させてその厚みを減じて、前記配線を前記電極および前記接続部位に電気的に接続する工程、および
前記配線と前記電極および前記接続部位との電気的な接続が維持されるように前記シートを前記電子回路基板に固定する工程
を少なくとも具備する。
図1(a)に示すように、インクジェット印刷装置の吐出ノズル1から、多孔質な構造を有するシート2の一方の主面へ向けて導電性インク3を吐出させ、所定の回路パターンの接続用配線4a、4bを描画する。
(実施の形態2)
接続用の配線を形成するためのシートとして、平均孔径1μm、空孔率75%の多孔質構造で、厚さ20μmのポリアミドイミドからなるシートを使用した。このシートの一方の面へ向けて、平均粒径30nm以下の微細なAg粒子を含む導電性インクをインクジェットノズルから吐出させ、シートに、幅40μmの配線パターンとなるよう描画した。この例では、ポリイミドシートとして、宇部興産株式会社製の「ユーピレックス」(登録商標)を、また導電性インクにはハリマ化成株式会社製のNPS−Jをそれぞれ使用した。描画後、220℃に加熱して分散媒を蒸発させて、シートにその表面からインク浸透深さまでの厚さの配線を形成した。
(接続状態の確認)
(実施例2)
2 多孔質な構造を有するシート
3 導電性インク
4a、4b 接続用配線
5 電子回路基板
6 半導体デバイス
7a、7b 配線
8a、8b 電極パッド
9 ディスペンサ方式の吐出ノズル
10 絶縁性樹脂
21a、21b バンプ
51 アルミニウム配線膜
52 デジタル・マルチメータ
Claims (9)
- (1)複数の電極を有する電子部品を電子回路基板の所定位置に固定する工程、
(2)高分子材料からなる多孔質な構造のシートの表面に、導電性インクにより、前記電子部品の各電極とこれに対応する前記電子回路基板の各接続部位とを接続するための配線を形成する工程、
(3)前記配線を形成したシートをその裏面側が、前記配線が接続すべき前記電極と前記接続部位とにまたがるように、前記電子回路基板上に位置合わせする工程、
(4)前記シートの所定部位に溶剤を含浸させてその厚みを減じて、前記配線を前記電極および前記接続部位に電気的に接続する工程、および
(5)前記配線と前記電極および前記接続部位との電気的な接続が維持されるように前記シートを前記電子回路基板に固定する工程、
を具備することを特徴とする電子部品の実装方法。 - 前記導電性インクは、導電性ナノ粒子を主たる材料として含んでいることを特徴とする請求項1記載の電子部品の実装方法。
- 前記電極が突起形状をしていることを特徴とする請求項1または2記載の電子部品の実装方法。
- 前記電子部品は受動部品、能動部品、コネクタ部品、および電子回路基板のうちの少なくとも1種であることを特徴とする請求項1から3のいずれかに記載の電子部品の実装方法。
- 前記第4の工程において、前記溶剤を含浸させて前記シートの空孔体積を減少させることによって厚みを減じることを特徴とする請求項1から4のいずれかに記載の電子部品の実装方法。
- 前記シートはポリアミドイミド、またはポリエーテルイミドを主成分として含み、また、前記溶剤はN−メチル−2−ピロリドン、N,N−ジメチルアセトアミド、ジメチルスルホキシド、γ−ブチロラクトン、シクロヘキサノンまたはスルホランであることを特徴とする請求項1から5のいずれかに記載の電子部品の実装方法。
- 複数の接続部位を有する電子回路基板と、
前記電子回路基板上の前記複数の接続部位以外に位置し、複数の電極を上面に有する電子部品と、
前記電子部品の電極と前記電子回路基板の接続部位とをそれぞれ接続する複数の配線を有し、前記電子部品および前記電子回路基板の上に位置するシートと、
前記電子部品の側面と、前記電子回路基板の上面と、前記シートの下面とで囲まれた領域に位置する絶縁性樹脂と、を備え、
前記シートは少なくとも一部分が多孔質体である実装構造体。 - 前記領域が三角柱形状であり、前記絶縁性樹脂は、前記領域を全て満たしている、請求項7記載の実装構造体。
- 前記配線が、導電性インクで形成された請求項7または8記載の実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108006A JP5386220B2 (ja) | 2009-04-27 | 2009-04-27 | 電子部品の実装方法および実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108006A JP5386220B2 (ja) | 2009-04-27 | 2009-04-27 | 電子部品の実装方法および実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258284A JP2010258284A (ja) | 2010-11-11 |
JP5386220B2 true JP5386220B2 (ja) | 2014-01-15 |
Family
ID=43318841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108006A Expired - Fee Related JP5386220B2 (ja) | 2009-04-27 | 2009-04-27 | 電子部品の実装方法および実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5386220B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100013033A (ko) * | 2008-07-30 | 2010-02-09 | 삼성전자주식회사 | 도금 층을 구비한 도전성 잉크 및 페이스트 인쇄회로기판및 그 제조 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786331A (ja) * | 1993-09-10 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPH0817870A (ja) * | 1994-07-05 | 1996-01-19 | Hitachi Ltd | 半導体装置 |
JP2006013465A (ja) * | 2004-05-26 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
KR20090003249A (ko) * | 2006-02-20 | 2009-01-09 | 다이셀 가가꾸 고교 가부시끼가이샤 | 다공성 필름 및 다공성 필름을 이용한 적층체 |
-
2009
- 2009-04-27 JP JP2009108006A patent/JP5386220B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010258284A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10515918B2 (en) | Methods of fluxless micro-piercing of solder balls, and resulting devices | |
JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100259999B1 (ko) | 다층회로기판 및 그 제조방법 | |
US8642393B1 (en) | Package on package devices and methods of forming same | |
TWI564972B (zh) | 沒有流動之底部填充物 | |
JP4571201B2 (ja) | インターポーザ | |
US20120080221A1 (en) | Printed wiring board with built-in component and its manufacturing method | |
KR100985084B1 (ko) | 반도체 장치의 제조 방법 | |
US8895359B2 (en) | Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus | |
WO2001086716A1 (en) | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
US8703532B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3871634B2 (ja) | Cof半導体装置の製造方法 | |
KR20100080352A (ko) | 금속 범프를 가진 반도체 패키지 기판 | |
JP2014027095A (ja) | 電子装置およびその製造方法 | |
JP5386220B2 (ja) | 電子部品の実装方法および実装構造体 | |
CN113284858A (zh) | 半导体设备封装和其制造方法 | |
JP4129837B2 (ja) | 実装構造体の製造方法 | |
JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2003188212A (ja) | 半導体装置及びその製造方法 | |
US9673063B2 (en) | Terminations | |
JP2013062472A (ja) | 半導体パッケージおよびその製造方法 | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
KR101543031B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP5516069B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2000150579A (ja) | フリップチップ実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |