CN113284858A - 半导体设备封装和其制造方法 - Google Patents

半导体设备封装和其制造方法 Download PDF

Info

Publication number
CN113284858A
CN113284858A CN202011207440.6A CN202011207440A CN113284858A CN 113284858 A CN113284858 A CN 113284858A CN 202011207440 A CN202011207440 A CN 202011207440A CN 113284858 A CN113284858 A CN 113284858A
Authority
CN
China
Prior art keywords
substrate
connector
conductor
semiconductor device
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011207440.6A
Other languages
English (en)
Inventor
吕文隆
黄敏龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN113284858A publication Critical patent/CN113284858A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种半导体设备封装包含第一衬底以及布置在所述第一衬底上方的第二衬底。第一连接器安置在所述第一衬底上，并且第一导体穿过所述第二衬底并且连接到所述第一连接器。

Description

半导体设备封装和其制造方法
技术领域
除了其它方面之外，本公开涉及半导体设备封装和其制造方法以及具有多个彼此堆叠的双面模块的半导体设备封装。
背景技术
半导体设备包含多个模块。每个模块包含衬底和安装到衬底上的具有不同功能的多个电子组件。这些模块彼此堆叠并且彼此电连接。堆叠式模块的成品率是半导体设备的重要问题。
发明内容
根据本公开的一个示例实施例，半导体设备封装包含第一衬底、第一连接器、第二衬底和第一导体。所述第一衬底具有第一表面，并且所述第一连接器安置在所述第一衬底的所述第一表面上。所述第二衬底具有面对所述第一衬底的所述第一表面的第一表面。所述第一导体穿过所述第二衬底并且电连接到所述第一连接器。
根据本公开的另一个示例实施例，半导体设备封装包含第一衬底、第一连接器、第二衬底和第一导体。所述第一连接器安置在所述第一衬底上。所述第二衬底布置在所述第一衬底上方。所述第一导体穿透所述第二衬底并且与所述第一连接器电接触。
根据本公开的另一个示例实施例，制造半导体设备封装的方法包含：提供第一衬底；将第一连接器安置在所述第一衬底的第一表面上；在所述第一衬底上方提供第二衬底；在所述第二衬底中形成第一穿孔；以及形成第一连接器，所述第一连接器穿过所述第一穿孔并且电连接到所述第一导体。
为了进一步理解本公开，提供了以下实施例以及说明以促进对本公开的理解；然而，仅提供附图作为参考和说明，并不限制本公开的范围。
附图说明
图1是根据本公开的实施例的半导体设备封装的横截面视图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N、图2O、图2P、图2Q、图2R和图2S展示了根据本公开的另一个实施例的制造半导体设备封装的方法。
图3是根据本公开的实施例的半导体设备封装的横截面视图。
图4是根据本公开的实施例的半导体设备封装的横截面视图。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例以解释本公开的某些方面。当然，这些仅仅是实例并且不旨在是限制性的。例如，在以下描述中，在第二特征上方或之上形成第一特征可以包含将第一特征和第二特征形成或安置成直接接触的实施例，并且还可以包含在第一特征与第二特征之间形成和安置另外的特征使得第一特征和第二特征不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
本文中可以为了便于描述而使用本文所用的如“下面”、“下方”、“上方”、“之上”、“上”“上部”、“下部”、“左侧”、“右侧”、“竖直”、“水平”、“侧面”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖设备在使用时或运行时的不同朝向。可以以其它方式朝向设备(旋转90度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦接到另一元件，或者可以存在中间元件。
本公开提供了具有多层结构的半导体设备封装，所述多层结构包含至少两个堆叠模块。所述模块通过导体和连接器彼此电连接。这种配置防止了半导体设备封装在加热过程中短路，并且因此改善了模块之间的电连接。
图1是根据本公开的一些实施例的半导体设备封装1的横截面视图。如图1所示，半导体设备1包含四个双面模块(DSM)110、120、130和140。双面模块110包含衬底11，所述衬底具有表面111(例如，上表面)以及与表面111相对的表面112(例如，下表面)。电子组件1121和1123安置在衬底11的表面112上。在一些实施例中，电子组件1121通过电连接1127安装到衬底11的表面112上，并且电子组件1123通过电连接1128安装到衬底11的表面112上。包封料18包封电子组件1121、1123以及衬底11的表面112。包封料18可以包含如环氧树脂等模制原料，并且在模制原料中可以填充如氧化硅填料等填料。另外，包封料18可以包含模制底部填料(MUF)或毛细管底部填料(CUF)。进一步地，电子组件1111和1113安置在衬底11的表面111上。在一些实施例中，电子组件1111通过电连接1117安装到衬底11的表面111上，并且电子组件1113通过电连接1118安装到衬底11的表面111上。另外，连接器114和间隔件117安置在衬底11的表面111上。通常，间隔件117的高度大于连接器114的高度。在一些实施例中，连接器114和间隔件117通过衬垫1119、1119'安装到衬底11的表面111上。此外，在一些实施例中，两个间隔件117之间的距离大于衬底11的宽度的一半。在一些实施例中，间隔件117由金属材料制成。在一些实施例中，间隔件117由非金属材料制成。此外，连接器114可以具有锥形上端，并且间隔件117可以具有锥形上端。连接器114与间隔件117的高度比率在0.4到1.0的范围内。
双面模块120包含衬底12，所述衬底具有面对衬底11的表面111的表面121(例如，下表面)以及与表面121相对的表面122。电子组件1211和1213安置在衬底12的表面121上。在一些实施例中，电子组件1211通过电连接1217安装到衬底12的表面121上，并且电子组件1213通过电连接1218安装到衬底12的表面121上。进一步地，间隔件117与衬底12的表面121接触。换句话说，间隔件117支撑衬底12。因此，衬底11的表面111与衬底12的表面121之间的距离由间隔件117的高度限定。因此，连接器114的高度与衬底11的表面111和衬底12的表面121之间的距离的比率在0.4到1.0的范围内。在一些实施例中，间隔件117由金属材料制成，并且因此衬底11和12通过间隔件117彼此电连接。进一步地，电子组件1221安置在衬底12的表面122上。在一些实施例中，电子组件1221通过电连接1227安装到衬底12的表面122上。另外，连接器124和间隔件127安置在衬底12的表面122上。通常，间隔件127的高度大于连接器124的高度。在一些实施例中，连接器124和间隔件127通过衬垫1229、1229'安装到衬底12的表面122上。此外，两个间隔件127之间的距离大于衬底12的宽度的一半。在一些实施例中，间隔件127由金属材料制成。在一些实施例中，间隔件127由非金属材料制成。此外，连接器124可以具有锥形上端，并且间隔件127可以具有锥形上端。连接器124与间隔件127的高度比率在0.4到1.0的范围内。另外，双面模块120包含穿过或穿透衬底12并且电连接到连接器114的导体126。在一些实施例中，导体126由焊接材料制成。在一些实施例中，导体126和间隔件127由相同的金属材料制成。包封料15布置在衬底11与12之间，并且包封电子组件1111、1113、连接器114、衬底11的表面112、电子组件1211、1213、衬底12的表面121以及导体126的从衬底12的表面121突出的部分。在一些实施例中，包封料15可以包含液体粘合。在一些实施例中，包封料15可以包含胶带。在一些实施例中，包封料15可以包含粘性膜。
如图1所示，导体126穿过衬底12并且连接到连接器114的顶部。因此，模块110和120通过导体126和连接器114可以彼此电连接。导体126可以从其上端到其下端逐渐减小。参照图1，导体126的邻近于衬底12的表面122的上端的横截面宽度大于导体126的邻近于连接器114的下端的横截面宽度。
双面模块130包含衬底13，所述衬底具有面对衬底12的表面122的表面131(例如，下表面)以及与表面131相对的表面132。电子组件1311和1313安置在衬底13的表面131上。在一些实施例中，电子组件1311通过电连接1317安装到衬底13的表面131上，并且电子组件1313通过电连接1318安装到衬底13的表面131上。进一步地，间隔件127与衬底13的表面131接触。换句话说，间隔件127支撑衬底13。因此，衬底12的表面122与衬底13的表面131之间的距离由间隔件127的高度限定。因此，连接器124的高度与衬底12的表面122和衬底13的表面131之间的距离的比率在0.4到1.0的范围内。在一些实施例中，间隔件127由金属材料制成，并且因此衬底12和13通过间隔件127彼此电连接。进一步地，电子组件1321和1323安置在衬底13的表面132上。在一些实施例中，电子组件1321通过电连接1327安装到衬底13的表面132上，并且电子组件1323通过电连接1328安装到衬底13的表面132上。另外，连接器134和间隔件137安置在衬底13的表面132上。通常，间隔件137的高度大于连接器134的高度。在一些实施例中，连接器134和间隔件137通过衬垫1329、1329'安装到衬底13的表面132上。此外，两个间隔件137之间的距离大于衬底13的宽度的一半。在一些实施例中，间隔件137由金属材料制成。在一些实施例中，间隔件137由非金属材料制成。此外，连接器134可以具有锥形上端，并且间隔件137可以具有锥形上端。连接器134与间隔件的高度比率在0.4到1.0的范围内。另外，双面模块130包含穿过或穿透衬底13并且电连接到连接器124的导体136。在一些实施例中，导体136由焊接材料制成。在一些实施例中，导体136和间隔件137由相同的金属材料制成。包封料16布置在衬底12与13之间，并且包封电子组件1221、1223、连接器124、导体126的从衬底12的表面122突出的部分、衬底12的表面122、电子组件1312、1313、衬底13的表面131以及导体136的从衬底13的表面131突出的部分。包封料16可以包含液体粘合。在一些实施例中，包封料16可以包含胶带。在一些实施例中，包封料16可以包含粘性膜。
如图1所示，导体136穿过衬底13并且连接到连接器124的顶部。因此，模块120和130通过导体136和连接器124可以彼此电连接。导体136可以从其上端到其下端逐渐减小。参照图1，导体136的邻近于衬底13的表面132的上端的横截面宽度大于导体136的邻近于连接器124的下端的横截面宽度。
双面模块140包含衬底14，所述衬底具有面对衬底13的表面132的表面141(例如，下表面)以及与表面141相对的表面142。电子组件1411和1413安置在衬底14的表面141上。在一些实施例中，电子组件1411通过电连接1417安装到衬底14的表面141上，并且电子组件1413通过电连接1418安装到衬底14的表面141上。进一步地，间隔件137与衬底14的表面141接触。换句话说，间隔件137支撑衬底14。因此，衬底13的表面132与衬底14的表面141之间的距离由间隔件137的高度限定。因此，连接器134的高度与衬底13的表面132和衬底14的表面141之间的距离的比率在0.4到1.0的范围内。在一些实施例中，间隔件137由金属材料制成，并且因此衬底13和14通过间隔件137彼此电连接。进一步地，电子组件1421和1423安置在衬底14的表面142上。在一些实施例中，电子组件1421通过电连接1427安装到衬底14的表面142上，并且电子组件1423通过电连接1428安装到衬底14的表面142上。包封料19安置在衬底的表面142上，并且包封电子组件1421和1423以及衬底14的表面142的一部分。包封料19可以包含如环氧树脂等模制原料，并且在模制原料中可以填充如氧化硅填料等填料。另外，包封料19可以包含模制底部填料(MUF)或毛细管底部填料(CUF)。进一步地，如焊球等电连接1425安置在衬底14的表面142上。在一些实施例中，电连接1425未被包封料19覆盖。另外，双面模块140包含穿过或穿透衬底14并且电连接到连接器134的导体146。在一些实施例中，导体146由焊接材料制成。包封料17布置在衬底13与14之间，并且包封电子组件1321、1323、连接器134、导体136的从衬底13的表面132突出的部分、衬底13的表面132、电子组件1412、1413、衬底14的表面141以及导体146的从衬底14的表面141突出的部分进行密封。包封料17可以包含液体粘合。在一些实施例中，包封料17可以包含胶带。在一些实施例中，包封料17可以包含粘性膜。
如图1所示，导体146穿过衬底14并且连接到连接器134的顶部。因此，模块130和140通过导体146和连接器134可以彼此电连接。导体146可以从其上端到其下端逐渐减小。参照图1，导体146的邻近于衬底14的表面142的上端的横截面宽度大于导体146的邻近于连接器134的下端的横截面宽度。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N、图2O、图2P、图2Q、图2R和图2S展示了根据本公开的另一个实施例的制造半导体设备封装1的方法。在图2A中，提供了双面模块(DSM)110。双面模块110包含衬底11。衬底11包含表面111以及与表面111相对的表面112。电子组件1121和1123安置在衬底11的表面112上，并且包封料18安置在衬底11的表面112上，并且包封电子组件1121、1123以及衬底11的表面112。进一步地，电子组件1111和1113安置在衬底11的表面111上。在一些实施例中，电子组件1111和1113通过电连接1117和1118安装到衬底11的表面111上，并且电连接1117和1118由第一焊接材料制成。
在图2B中，连接器114和间隔件117布置在衬底11的表面111上。在一些实施例中，连接器114和间隔件117布置在衬垫1119、1119'上，并且第二焊接材料布置在连接器114与衬垫1119之间以及间隔件117与衬垫1119'之间。
在图2C中，可以执行回流工艺，使得连接器114和间隔件117安装到衬底11上。第一焊接材料的熔点大于第二焊接材料的熔点。因此，第一焊接材料的熔点大于回流温度。也就是说，安置在衬底11的表面111上的电子组件1111和1113在回流工艺期间将不受高温影响。
在图2D中，提供了双面模块(DSM)120和包封料15。在一些实施例中，包封料15包含液体粘合。在一些实施例中，包封料15包含粘性膜。在一些实施例中，包封料15包含胶带。双面模块120包含衬底12。衬底12包含面对衬底11的表面111的表面121以及与表面111相对的表面122。电子组件1211和1213安置在衬底12的表面121上。进一步地，电子组件1221安置在衬底12的表面122上。在一些实施例中，电子组件1221通过电连接1227安装到衬底12的表面122上，并且电连接1227由第二焊接材料制成。
在图2E中，双面模块120布置在双面模块110上方，并且包封料15布置在衬底11与衬底12之间。间隔件117与衬底12的表面121接触，并且因此支撑衬底12。包封料15包封电子组件1211和1213、衬底12的表面121、电子组件1121和1123、连接器114、间隔件117以及衬底11的表面111。参照图2E，可以执行激光操作，使得通过激光操作可以去除衬底12的一部分和包封料15的一部分。在激光操作之后，形成锥形穿孔125，并且连接114的一部分暴露。在一些实施例中，通过激光操作可以去除衬垫1229的安置在衬底12的表面122上的小部分。
在图2F中，通过丝网印刷操作将导体126填充在穿孔125中。因此，导体126穿过衬底12并且与连接器114接触。进一步地，由于穿孔125是锥形的，因此导体126是基本上锥形的。在一些实施例中，导体126由第三焊接材料制成。
在图2G中，连接器124和间隔件127布置在衬底12的表面122上。在一些实施例中，连接器124和间隔件127布置在衬垫1229上，并且第三焊接材料布置在连接器124与衬垫1229之间以及间隔件127与衬垫1229之间。
在图2H中，可以执行回流工艺，使得连接器124和间隔件127安装到衬底12上，并且形成导体126。第二焊接材料的熔点大于第三焊接材料的熔点。因此，第二焊接材料的熔点大于回流温度。也就是说，安置在衬底12的表面122上的电子组件1221在回流工艺期间将不受高温影响。
在图2I中，提供了双面模块(DSM)130和包封料16。在一些实施例中，包封料16包含液体粘合。在一些实施例中，包封料16包含粘性膜。在一些实施例中，包封料16包含胶带。双面模块130包含衬底13。衬底13包含面对衬底12的表面122的表面131以及与表面131相对的表面132。电子组件1311和1313安置在衬底13的表面131上。进一步地，电子组件1321、1323安置在衬底13的表面132上。在一些实施例中，电子组件1321、1322通过电连接1327和1328安装到衬底13的表面132上，并且电连接1327和1328由第三焊接材料制成。
在图2J中，双面模块130布置在双面模块120上方，并且包封料16布置在衬底12与衬底13之间。间隔件127与衬底13的表面131接触，并且因此支撑衬底13。包封料16包封电子组件1311和1313、衬底13的表面131、电子组件1221、连接器124、间隔件127以及衬底12的表面122。参照图2J，可以执行激光操作，使得通过激光操作可以去除衬底13的一部分和包封料16的一部分。在激光操作之后，形成锥形穿孔135，并且连接124的一部分暴露。在一些实施例中，通过激光操作可以去除衬垫1329的安置在衬底13的表面132上的小部分。
在图2K中，通过丝网印刷操作将导体136填充在穿孔135中。因此，导体136穿过衬底13并且与连接器124接触。进一步地，由于穿孔135是锥形的，因此导体136是基本上锥形的。在一些实施例中，导体136由第四焊接材料制成。
在图2L中，连接器134和间隔件137布置在衬底13的表面132上。在一些实施例中，连接器134和间隔件137布置在衬垫1329上，并且第四焊接材料布置在连接器134与衬垫1329之间以及间隔件137与衬垫1329之间。
在图2M中，可以执行回流工艺，使得连接器134和间隔件137安装到衬底13上，并且形成导体136。第三焊接材料的熔点大于第四焊接材料的熔点。因此，第三焊接材料的熔点大于回流温度。也就是说，安置在衬底13的表面132上的电子组件1321、1323和导体126在回流工艺期间将不受高温影响。
在图2N中，提供了双面模块(DSM)140和包封料17。在一些实施例中，模块140可以是单面模块。在一些实施例中，包封料17包含液体粘合。在一些实施例中，包封料17包含粘性膜。在一些实施例中，包封料17包含胶带。双面模块140包含衬底14。衬底14包含面对衬底13的表面132的表面141以及与表面141相对的表面142。电子组件1411和1413安置在衬底14的表面141上。进一步地，电子组件1421、1423和包封料19安置在衬底14的表面142上，并且包封料19包封电子组件1421、1423以及衬底14的表面142的一部分。
在图2O中，双面模块140布置在双面模块130上方，并且包封料17布置在衬底13与衬底14之间。间隔件137与衬底14的表面141接触，并且因此支撑衬底14。包封料17包封电子组件1411和1413、衬底14的表面141、电子组件1321和1323、连接器134、间隔件137以及衬底13的表面132。参照图2O，可以执行激光操作，使得通过激光操作可以去除衬底14的一部分和包封料17的一部分。在激光操作之后，形成锥形穿孔145，并且连接134的一部分暴露。在一些实施例中，通过激光操作可以去除衬垫1429的安置在衬底14的表面142上的小部分。
在图2P中，通过丝网印刷操作将导体146填充在穿孔134中。因此，导体146穿过衬底14并且与连接器134接触。进一步地，由于穿孔145是锥形的，因此导体146是基本上锥形的。在一些实施例中，导体146由第五焊接材料制成。
在图2Q中，如焊球等电连接1425安置在衬底14的表面142上。电连接1425定位于未被包封料19覆盖的区域处。在一些实施例中，电连接由第五焊接材料制成。
在图2R中，可以执行回流工艺，使得形成导体146和电连接1425。第四焊接材料的熔点大于第五焊接材料的熔点。因此，第三焊接材料的熔点和第四焊接材料的熔点大于回流温度。也就是说，导体126和136在回流工艺期间将不受高温影响。
在图2S中，进行单切工艺以对模块110、120、130和140进行单切，从而形成如图1所示的半导体设备封装1。
图3是根据本公开的一些实施例的半导体设备封装2的横截面视图。如图3所示，半导体设备2包含四个双面模块(DSM)210、220、230和240。双面模块210包含衬底21，所述衬底具有表面211(例如，上表面)以及与表面211相对的表面212(例如，下表面)。电子组件2121和2123安置在衬底21的表面212上。在一些实施例中，电子组件2121通过电连接2127安装到衬底21的表面212上，并且电子组件2123通过电连接2128安装到衬底21的表面212上。包封料28包封电子组件2121、2123以及衬底21的表面212。包封料28可以包含如环氧树脂等模制原料，并且在模制原料中可以填充如氧化硅填料等填料。另外，包封料28可以包含模制底部填料(MUF)或毛细管底部填料(CUF)。进一步地，电子组件2111和2113安置在衬底21的表面211上。在一些实施例中，电子组件2111通过电连接2117安装到衬底21的表面211上，并且电子组件2113通过电连接2118安装到衬底21的表面211上。另外，连接器214和间隔件217安置在衬底21的表面211上。通常，间隔件217的高度大于连接器214的高度。在一些实施例中，连接器214和间隔件217通过衬垫2119、2119'安装到衬底21的表面211上。此外，在一些实施例中，两个间隔件217之间的距离大于衬底21的宽度的一半。在一些实施例中，间隔件217由金属材料制成。在一些实施例中，间隔件217由非金属材料制成。此外，连接器214可以具有锥形上端，并且间隔件217可以具有锥形上端。连接器214与间隔件217的高度比率在0.4到1.0的范围内。
双面模块220包含衬底22，所述衬底具有面对衬底21的表面211的表面221(例如，下表面)以及与表面221相对的表面222。电子组件2211和2213安置在衬底22的表面221上。在一些实施例中，电子组件2211通过电连接2217安装到衬底22的表面221上，并且电子组件2213通过电连接2218安装到衬底22的表面221上。进一步地，间隔件217与衬底22的表面221接触。换句话说，间隔件217支撑衬底22。因此，衬底21的表面211与衬底22的表面221之间的距离由间隔件217的高度限定。因此，连接器214的高度与衬底21的表面211和衬底22的表面221之间的距离的比率在0.4到1.0的范围内。在一些实施例中，间隔件217由金属材料制成，并且因此衬底21和22通过间隔件217彼此电连接。进一步地，电子组件2221安置在衬底22的表面222上。在一些实施例中，电子组件2221通过电连接2227安装到衬底22的表面222上。另外，连接器224和间隔件227安置在衬底22的表面222上。通常，间隔件227的高度大于连接器224的高度。在一些实施例中，连接器224和间隔件227通过衬垫2229安装到衬底22的表面222上。此外，两个间隔件227之间的距离大于衬底22的宽度的一半。在一些实施例中，间隔件227由金属材料制成。在一些实施例中，间隔件227由非金属材料制成。此外，连接器224可以具有锥形上端，并且间隔件227可以具有锥形上端。连接器224与间隔件227的高度比率在0.4到1.0的范围内。另外，双面模块220包含穿过或穿透衬底22并且电连接到连接器214的导体226。在一些实施例中，导体126由如Cu、Ag、Au、Ni合金等合金制成。包封料25布置在衬底21与22之间，并且包封电子组件2111、2113、连接器214以及衬底21的表面212、电子组件2211、2213、衬底12的表面221以及导体226的部分。在一些实施例中，包封料25可以包含液体粘合。在一些实施例中，包封料25可以包含胶带。在一些实施例中，包封料25可以包含粘性膜。
如图3所示，导体226穿过衬底22并且连接到连接器214的顶部。因此，模块210和220通过导体226和连接器214可以彼此电连接。导体226可以从其上端到其下端逐渐减小。参照图3，导体226具有横截面V形。在一些实施例中，导体226具有晶种层2261。晶种层2261基本上安置在导体226的外表面上。因此，晶种层2261基本上布置在导体226与衬底22之间，并且基本上布置在导体226与包封料25之间，并且基本上布置在导体226与连接器214之间。
双面模块230包含衬底23，所述衬底具有面对衬底22的表面222的表面231(例如，下表面)以及与表面231相对的表面232。电子组件2311和2313安置在衬底13的表面231上。在一些实施例中，电子组件2311通过电连接2317安装到衬底23的表面231上，并且电子组件2313通过电连接2318安装到衬底23的表面231上。进一步地，间隔件227与衬底23的表面231接触。换句话说，间隔件227支撑衬底23。因此，衬底22的表面222与衬底23的表面231之间的距离由间隔件227的高度限定。因此，连接器224的高度与衬底22的表面222和衬底23的表面231之间的距离的比率在0.4到1.0的范围内。在一些实施例中，间隔件227由金属材料制成，并且因此衬底22和23通过间隔件227彼此电连接。进一步地，电子组件2321和2323安置在衬底23的表面232上。在一些实施例中，电子组件2321通过电连接2327安装到衬底23的表面232上，并且电子组件2323通过电连接2328安装到衬底23的表面232上。另外，连接器234和间隔件237安置在衬底23的表面232上。通常，间隔件237的高度大于连接器234的高度。在一些实施例中，连接器234和间隔件237通过衬垫2329、2329'安装到衬底23的表面232上。此外，两个间隔件237之间的距离大于衬底23的宽度的一半。在一些实施例中，间隔件237由金属材料制成。在一些实施例中，间隔件237由非金属材料制成。此外，连接器234可以具有锥形上端，并且间隔件237可以具有锥形上端。连接器234与间隔件237的高度比率在0.4到1.0的范围内。另外，双面模块230包含穿过或穿透衬底23并且电连接到连接器224的导体236。在一些实施例中，导体236由如Cu、Ag、Au、Ni合金等合金制成。包封料26布置在衬底22与23之间，并且包封电子组件2221、2223、连接器224以及衬底22的表面222、电子组件2311、2313、衬底23的表面231以及导体236的部分。在一些实施例中，包封料26可以包含液体粘合。在一些实施例中，包封料26可以包含胶带。在一些实施例中，包封料26可以包含粘性膜。
如图3所示，导体236穿过衬底23并且连接到连接器224的顶部。因此，模块220和230通过导体236和连接器224可以彼此电连接。导体236可以从其上端到其下端逐渐减小。参照图3，导体236具有横截面V形。在一些实施例中，导体236具有晶种层2361。晶种层2361基本上安置在导体236的外表面上。因此，晶种层2361基本上布置在导体236与衬底23之间，并且基本上布置在导体236与包封料26之间，并且基本上布置在导体236与连接器224之间。
双面模块240包含衬底24，所述衬底具有面对衬底23的表面232的表面241(例如，下表面)以及与表面241相对的表面242。电子组件2411和2413安置在衬底24的表面241上。在一些实施例中，电子组件2411通过电连接2417安装到衬底24的表面241上，并且电子组件2413通过电连接2418安装到衬底24的表面241上。进一步地，间隔件237与衬底24的表面241接触。换句话说，间隔件237支撑衬底24。因此，衬底23的表面232与衬底24的表面241之间的距离由间隔件237的高度限定。因此，连接器234的高度与衬底23的表面232和衬底24的表面241之间的距离的比率在0.4到1.0的范围内。在一些实施例中，间隔件237由金属材料制成，并且因此衬底23和24通过间隔件237彼此电连接。进一步地，电子组件2421和2423安置在衬底24的表面242上。在一些实施例中，电子组件2421通过电连接2427安装到衬底24的表面242上，并且电子组件2423通过电连接2428安装到衬底24的表面242上。包封料29安置在衬底24的表面242上，并且包封电子组件2421和2423以及衬底24的表面242的一部分。包封料29可以包含如环氧树脂等模制原料，并且在模制原料中可以填充如氧化硅填料等填料。另外，包封料29可以包含模制底部填料(MUF)或毛细管底部填料(CUF)。进一步地，如焊球等电连接2425安置在衬底24的表面242上。在一些实施例中，电连接2425未被包封料29覆盖。另外，双面模块240包含穿过或穿透衬底24并且电连接到连接器234的导体246。在一些实施例中，导体246由如Cu、Ag、Au、Ni合金等合金制成。包封料27布置在衬底23与24之间，并且包封电子组件2321、2323、连接器234以及衬底23的表面232、电子组件2411、2413、衬底24的表面241以及导体246的部分。在一些实施例中，包封料27可以包含液体粘合。在一些实施例中，包封料27可以包含胶带。在一些实施例中，包封料27可以包含粘性膜。
如图3所示，导体246穿过衬底24并且连接到连接器234的顶部。因此，模块230和240通过导体246和连接器234可以彼此电连接。导体246可以从其上端到其下端逐渐减小。参照图3，导体246具有横截面V形。在一些实施例中，导体246具有晶种层2461。晶种层2461基本上安置在导体246的外表面上。因此，晶种层2461基本上布置在导体246与衬底24之间，并且基本上布置在导体246与包封料27之间，并且基本上布置在导体246与连接器234之间。
图4是根据本公开的一些实施例的半导体设备封装3的横截面视图。如图4所示，半导体设备3包含四个双面模块(DSM)310、320、330和340。双面模块310包含衬底31，所述衬底具有表面311(例如，上表面)以及与表面311相对的表面312(例如，下表面)。电子组件2121和3123安置在衬底21的表面312上。在一些实施例中，电子组件3121通过电连接3127安装到衬底31的表面312，并且电子组件3123通过电连接3128安装到衬底21的表面312。进一步地，电子组件3111和3113安置在衬底21的表面311上。在一些实施例中，电子组件3111通过电连接3117安装到衬底31的表面311上，并且电子组件3113通过电连接3118安装到衬底31的表面311上。另外，连接器314和间隔件317安置在衬底31的表面311上。通常，间隔件317的高度大于连接器314的高度。在一些实施例中，连接器314和间隔件317通过衬垫3119、3119'安装到衬底31的表面311上。此外，在一些实施例中，两个间隔件317之间的距离大于衬底31的宽度的一半。在一些实施例中，间隔件317由金属材料制成。在一些实施例中，间隔件317由非金属材料制成。此外，连接器314可以具有锥形上端，并且间隔件317可以具有锥形上端。连接器314与间隔件317的高度比率在0.4到1.0的范围内。进一步地，连接器314包含位于其顶端的晶种层3141。衬底31包含贯穿开口318，使得衬底31的表面311上方的空间和衬底31的表面312下方的空间通过贯穿开口318彼此连通。
双面模块320包含衬底32，所述衬底具有面对衬底31的表面311的表面321(例如，下表面)以及与表面321相对的表面322。电子组件3211和3213安置在衬底32的表面321上。在一些实施例中，电子组件3211通过电连接3217安装到衬底32的表面321上，并且电子组件3213通过电连接3218安装到衬底32的表面321上。衬垫3219安置在衬底32的表面321上。进一步地，间隔件317与衬底32的表面321接触。换句话说，间隔件317支撑衬底32。因此，衬底31的表面311与衬底32的表面321之间的距离由间隔件317的高度限定。因此，连接器314的高度与衬底31的表面311和衬底32的表面321之间的距离的比率在0.4到1.0的范围内。在一些实施例中，间隔件317由金属材料制成，并且因此衬底31和32通过间隔件317彼此电连接。进一步地，电子组件3221安置在衬底32的表面322上。在一些实施例中，电子组件3221通过电连接3227安装到衬底32的表面322上。另外，连接器324和间隔件327安置在衬底32的表面322上。通常，间隔件327的高度大于连接器324的高度。在一些实施例中，连接器324和间隔件327通过衬垫3229、3229'安装到衬底32的表面322上。此外，两个间隔件327之间的距离大于衬底32的宽度的一半。在一些实施例中，间隔件327由金属材料制成。在一些实施例中，间隔件327由非金属材料制成。此外，连接器324可以具有锥形上端，并且间隔件327可以具有锥形上端。连接器324与间隔件327的高度比率在0.4到1.0的范围内。进一步地，连接器324包含位于其顶端的晶种层3241。衬底32包含贯穿开口328，使得衬底32的表面322上方的空间和衬底32的表面321下方的空间通过贯穿开口328彼此连通。
另外，双面模块320包含穿过或穿透衬底32并且与衬垫3219接触的导体326。此外，焊球351布置在连接器314与衬垫3219之间，并且因此导体326和连接器314通过焊球351彼此电连接。模块310和320通过导体326和连接器314可以彼此电连接。导体326可以从其上端到其下端逐渐减小。在一些实施例中，导体326具有晶种层3261。晶种层3261基本上安置在导体326的外表面上。因此，晶种层3261基本上布置在导体326与衬底32之间，并且基本上布置在导体326与衬垫3219之间。
双面模块330包含衬底33，所述衬底具有面对衬底32的表面321的表面331(例如，下表面)以及与表面331相对的表面332。电子组件3311和3313安置在衬底33的表面331上。在一些实施例中，电子组件3311通过电连接3317安装到衬底33的表面331上，并且电子组件3313通过电连接3318安装到衬底33的表面331上。衬垫3319安置在衬底33的表面331上。进一步地，间隔件327与衬底33的表面331接触。换句话说，间隔件327支撑衬底33。因此，衬底32的表面322与衬底33的表面331之间的距离由间隔件327的高度限定。因此，连接器324的高度与衬底32的表面322和衬底33的表面331之间的距离的比率在0.4到1.0的范围内。在一些实施例中，间隔件327由金属材料制成，并且因此衬底32和33通过间隔件327彼此电连接。进一步地，电子组件3321、3323安置在衬底32的表面332上。在一些实施例中，电子组件3321通过电连接3327安装到衬底32的表面332上。在一些实施例中，电子组件3323通过电连接3328安装到衬底33的表面332上。另外，连接器334和间隔件337安置在衬底33的表面332上。通常，间隔件337的高度大于连接器334的高度。在一些实施例中，连接器334和间隔件337通过衬垫3329、3329'安装到衬底33的表面332上。此外，两个间隔件337之间的距离大于衬底33的宽度的一半。在一些实施例中，间隔件337由金属材料制成。在一些实施例中，间隔件337由非金属材料制成。此外，连接器334可以具有锥形上端，并且间隔件337可以具有锥形上端。连接器334与间隔件337的高度比率在0.4到1.0的范围内。进一步地，连接器334包含位于其顶端的晶种层3341。衬底33包含贯穿开口338，使得衬底33的表面332上方的空间和衬底33的表面331下方的空间通过贯穿开口338彼此连通。
另外，双面模块330包含穿过或穿透衬底33并且与衬垫3319接触的导体336。此外，焊球361布置在连接器324与衬垫3319之间，并且因此导体336和连接器324通过焊球361彼此电连接。模块320和330通过导体336和连接器324可以彼此电连接。导体336可以从其上端到其下端逐渐减小。在一些实施例中，导体336具有晶种层3361。晶种层3361基本上安置在导体336的外表面上。因此，晶种层3361基本上布置在导体336与衬底33之间，并且基本上布置在导体336与衬垫3319之间。
双面模块340包含衬底34，所述衬底具有面对衬底33的表面331的表面341(例如，下表面)以及与表面341相对的表面342。电子组件3411和3413安置在衬底34的表面341上。在一些实施例中，电子组件3411通过电连接3417安装到衬底34的表面341上，并且电子组件3413通过电连接3418安装到衬底34的表面341上。衬垫3419安置在衬底34的表面341上。进一步地，间隔件337与衬底34的表面341接触。换句话说，间隔件337支撑衬底34。因此，衬底33的表面332与衬底34的表面341之间的距离由间隔件337的高度限定。因此，连接器334的高度与衬底33的表面332和衬底34的表面341之间的距离的比率在0.4到1.0的范围内。在一些实施例中，间隔件337由金属材料制成，并且因此衬底33和34通过间隔件337彼此电连接。进一步地，电子组件3421、3423安置在衬底34的表面342上。在一些实施例中，电子组件3421通过电连接3427安装到衬底34的表面342上。在一些实施例中，电子组件3423通过电连接3428安装到衬底34的表面342上。进一步地，如焊球等电连接3425也安置在衬底34的表面342上。衬底34包含贯穿开口348，使得衬底34的表面342上方的空间和衬底34的表面341下方的空间通过贯穿开口348彼此连通。
另外，双面模块340包含穿过或穿透衬底34并且与衬垫3419接触的导体346。此外，焊球371布置在连接器334与衬垫3419之间，并且因此导体346和连接器334通过焊球371彼此电连接。模块330和340通过导体346和连接器334可以彼此电连接。导体346可以从其上端到其下端逐渐减小。在一些实施例中，导体346具有晶种层3461。晶种层3461基本上安置在导体346的外表面上。因此，晶种层3461基本上布置在导体346与衬底34之间，并且基本上布置在导体346与衬垫3419之间。
此外，半导体设备3包含包封料35。包封料35可以包含如环氧树脂等模制原料，并且在模制原料中可以填充如氧化硅填料等填料。另外，包封料35可以包含模制底部填料(MUF)或毛细管底部填料(CUF)。包封料35是独特的一次模制结构，并且包封电子组件3421、3423、衬底34的表面342的一部分、电子组件3411、3413、衬垫3419、衬底34的表面341、焊球371、间隔件337、连接334、导体336、电子组件3321、3323、衬底33的表面332、电子组件3311、3313、衬垫3319、衬底33的表面331、焊球361、间隔件327、连接324、导体326、电子组件3221、3223、衬底32的表面322、电子组件3211、3213、衬垫3219、衬底32的表面321、焊球351、间隔件317、连接314、电子组件3111、3113、衬底31的表面311、电子组件3121、3123以及衬底31的表面312。由于衬底31具有开口318，衬底32具有开口328，衬底33具有开口338，并且衬底34具有开口348，因此包封料35可以通过一次模制工艺形成。
如本文所使用的，除非上下文另有明确指示，否则单数术语“一个/一种(a/an)”和“所述(the)”可以包含复数指代物。
如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。例如，当与数值结合使用时，所述术语可以指代小于或等于所述数值的±10％，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的变化范围。例如，如果两个数值之间的差值小于或等于平均值的±10％，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或者小于或等于±0.05％，则所述数值可以被视为“基本上”相同或相等。例如，“基本上”平行可以指相对于0°小于或等于±10°，如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°的角度变化范围。例如，“基本上”垂直可以指相对于90°小于或等于±10°，如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°的角度变化范围。
另外，量、比率和其它数值在本文中有时以范围格式呈现。应当理解的是，此范围格式是为了方便和简洁而使用的，并且应该灵活地理解为包含明确指定为范围的界限的数值，而且还包含所述范围内涵盖的所有单独数值或子范围，如同每个数值和子范围被明确指定一样。
虽然已经参考本公开的具体实施例描述和展示了本公开，但是这些描绘和图示不限制本公开。本领域的技术人员应当理解，在不脱离如由权利要求限定的本公开的精神和范围的情况下，可以作出各种改变并且可以取代等同物。图示可能不一定按比例绘制。由于制造工艺和公差，本公开中的艺术再现与实际装置之间可能存在区别。可能存在未具体展示的本公开的其它实施例。说明书和附图应被视为是说明性的而非限制性的。可以作出修改以使特定情况、材料、物质构成、方法或工艺适于本公开的目标、精神和范围。所有此类修改均旨在落入所附权利要求的范围内。虽然参考以特定顺序执行的特定操作描述了本文所公开的方法，但是应理解，可以在不脱离本公开的教导的情况下对这些操作进行组合、细分或重新排列以形成等效方法。因此，除非本文明确指出，否则操作的顺序和分组并不是本公开的限制。

Claims (20)

1.一种半导体设备封装，其包括：
第一衬底，所述第一衬底具有第一表面；
第一连接器，所述第一连接器安置在所述第一衬底的所述第一表面上；
第二衬底，所述第二衬底具有面对所述第一衬底的所述第一表面的第一表面；以及
第一导体，所述第一导体穿过所述第二衬底并且电连接到所述第一连接器。
2.根据权利要求1所述的半导体设备封装，其中所述第二衬底具有与所述第二衬底的所述第一表面相对的第二表面，并且其中所述第一导体包括邻近于所述第二衬底的所述第一表面的第一宽度和邻近于所述第二衬底的所述第二表面的第二宽度，并且其中所述第二宽度大于所述第一宽度。
3.根据权利要求1所述的半导体设备封装，其中所述第一连接器的高度与所述第一衬底的所述第一表面和所述第二衬底的所述第二表面之间的距离的比率在0.4到1.0的范围内。
4.根据权利要求1所述的半导体设备封装，其进一步包括：
第二连接器，所述第二连接器安置在所述第二衬底的与所述第二衬底的所述第一表面相对的第二表面上；
第三衬底，所述第三衬底具有面对所述第二衬底的所述第二表面的第一表面；以及
第二导体，所述第二导体穿过所述第三衬底并且电连接到所述第二连接器。
5.根据权利要求4所述的半导体设备封装，其进一步包括第二导体，所述第二导体穿过所述第二衬底并且电连接到所述第二连接器，其中所述第一导体的高度不同于所述第二导体的高度。
6.根据权利要求4所述的半导体设备封装，其中所述第一导体的熔点高于所述第二导体的熔点。
7.根据权利要求4所述的半导体设备封装，其中所述第一导体和所述第二连接器由相同的材料构成。
8.根据权利要求1所述的半导体设备封装，其中所述第一衬底和所述第二衬底中的每一个包括贯穿开口。
9.根据权利要求1所述的半导体设备封装，其中所述第一导体包括晶种层和导电部分，所述晶种层与所述第一连接器接触。
10.根据权利要求1所述的半导体设备封装，其进一步包括导电图案，所述导电图案位于所述第二衬底的所述第二表面上并且与所述第一导体连接。
11.一种半导体设备封装，其包括：
第一衬底；
第一连接器，所述第一连接器安置在所述第一衬底上；
第二衬底，所述第二衬底布置在所述第一衬底上方；
第一导体，所述第一导体穿透所述第二衬底并且与所述第一连接器电接触；以及
包封料，所述包封料位于所述第一衬底与所述第二衬底之间并且包围所述第一导体的从所述第二衬底朝所述第一衬底突出的一部分。
12.根据权利要求11所述的半导体设备封装，其中所述第一导体包括锥形横截面。
13.根据权利要求11所述的半导体设备封装，其进一步包括第一间隔件，所述第一间隔件位于所述第一衬底与所述第二衬底之间并且与所述第一衬底和所述第二衬底接触。
14.根据权利要求13所述的半导体设备封装，其中所述第一间隔件包括邻近于所述第二衬底的锥形端。
15.根据权利要求13所述的半导体设备封装，其进一步包括第二间隔件，所述第二间隔件位于所述第一衬底与所述第二衬底之间并且与所述第一衬底和所述第二衬底接触，并且其中所述第一间隔件与所述第二间隔件之间的距离大于所述第一衬底的横截面宽度的一半。
16.根据权利要求11所述的半导体设备封装，其进一步包括：
第三衬底，所述第三衬底布置在所述第二衬底上方；
第二连接器，所述第二连接器安置在所述第二衬底上；以及
第二导体，所述第二导体穿透所述第二衬底并且与所述第二连接器电接触。
17.一种用于制造半导体设备封装的制造方法，所述方法包括：
提供第一衬底；
将第一连接器安置在所述第一衬底的第一表面上；
在所述第一衬底之上提供第二衬底；
通过粘合层将所述第二衬底键合到所述第一衬底；
在所述第二衬底中形成第一穿孔；以及
形成穿过所述第一穿孔并且电连接到所述第一连接器的第一导体。
18.根据权利要求17所述的方法，其中形成所述第一穿孔包括：在所述第二衬底的与所述第一连接器竖直对准的位置处执行激光钻孔操作，所述第一穿孔进一步延伸到粘合层中，直到暴露所述第一连接器为止。
19.根据权利要求17所述的方法，其中形成穿过所述第一穿孔的所述第一导体包括将焊膏镂空版印刷到所述第一穿孔中。
20.根据权利要求17所述的方法，其进一步包括：
将第一间隔件和所述第一连接器安置在所述第一衬底的所述第一表面上；以及
执行第一回流，所述第一回流将所述第一间隔件和所述第一连接器固定到所述第一衬底的所述第一表面；
将第二连接器和第二间隔件安置在所述第二衬底的背对所述第一衬底的第二表面上；以及
执行第二回流，所述第二回流将所述第二间隔件和所述第二连接器固定到所述第二衬底的所述第二表面，其中所述第二回流的温度低于所述第一回流的温度。
CN202011207440.6A 2020-02-20 2020-11-03 半导体设备封装和其制造方法 Pending CN113284858A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/796,921 US11222870B2 (en) 2020-02-20 2020-02-20 Semiconductor device package and method of manufacturing the same
US16/796,921 2020-02-20

Publications (1)

Publication Number Publication Date
CN113284858A true CN113284858A (zh) 2021-08-20

Family

ID=77275461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011207440.6A Pending CN113284858A (zh) 2020-02-20 2020-11-03 半导体设备封装和其制造方法

Country Status (2)

Country Link
US (1) US11222870B2 (zh)
CN (1) CN113284858A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515276B2 (en) * 2020-08-30 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, package structure, and manufacturing method of package structure
US11948852B2 (en) * 2021-04-23 2024-04-02 Advanced Semicondutor Engineering, Inc. Semiconductor device package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069112A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Plasma display panel and field emission display
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法

Also Published As

Publication number Publication date
US11222870B2 (en) 2022-01-11
US20210265311A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
CN109755187B (zh) 半导体封装装置及其制造方法
US20070241463A1 (en) Electrode, manufacturing method of the same, and semiconductor device having the same
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2008277362A (ja) 半導体装置およびその製造方法
US11569190B2 (en) Semiconductor structure and manufacturing method thereof
US11232998B2 (en) Semiconductor device package and method of manufacturing the same
US6441486B1 (en) BGA substrate via structure
CN113284858A (zh) 半导体设备封装和其制造方法
US11302647B2 (en) Semiconductor device package including conductive layers as shielding and method of manufacturing the same
CN113299613A (zh) 半导体封装结构及其制造方法
JP3378171B2 (ja) 半導体パッケージの製造方法
JP2011014572A (ja) 回路基板の製造方法及び半田塊
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
CN112786563A (zh) 衬底结构及其制造方法
KR102669579B1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
US20220084914A1 (en) Semiconductor package structure
CN102751248A (zh) 嵌埋穿孔芯片的封装结构及其制法
JP4802679B2 (ja) 電子回路基板の実装方法
CN116130444A (zh) 半导体封装装置及其制造方法
CN113594121A (zh) 扇入型半导体封装装置及其制造方法
CN113594127A (zh) 半导体设备封装和其制造方法
JP5411981B2 (ja) 半導体装置の製造方法
JP5793372B2 (ja) 部品内蔵基板およびその製造方法
CN117766505A (zh) 封装基板及其制法
JP2008300498A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination