JP5411981B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5411981B2
JP5411981B2 JP2012266079A JP2012266079A JP5411981B2 JP 5411981 B2 JP5411981 B2 JP 5411981B2 JP 2012266079 A JP2012266079 A JP 2012266079A JP 2012266079 A JP2012266079 A JP 2012266079A JP 5411981 B2 JP5411981 B2 JP 5411981B2
Authority
JP
Japan
Prior art keywords
metal
resin sealing
sealing portion
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012266079A
Other languages
English (en)
Other versions
JP2013048303A (ja
Inventor
雅孝 星野
雅彦 原山
耕治 田谷
直実 舛田
正徳 小野寺
良太 福山
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2012266079A priority Critical patent/JP5411981B2/ja
Publication of JP2013048303A publication Critical patent/JP2013048303A/ja
Application granted granted Critical
Publication of JP5411981B2 publication Critical patent/JP5411981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、より詳細には半導体チップが樹脂で覆われた半導体装置およびその製造方法に関する。
近年、例えば、移動体電話機のような携帯型電子機器やＩＣメモリカードの不揮発性記憶媒体等に用いられる半導体装置はその小型化が求められている。そのためには、半導体チップを効率的にパッケージングする技術が求められている。その１つの手法として、半導体チップを搭載した半導体装置を積層させるパッケージ・オン・パッケージ（ＰＯＰ）の技術が開発されている。
図１（ａ）に従来例に係る半導体装置の模式的断面図を、図１（ｂ）にパッケージ・オン・パッケージにより従来例１に係る半導体装置が積層した積層半導体装置の模式的断面図を示す。図１（ａ）を参照に、配線基板である基板１０上に半導体チップ１２がバンプ１４を用いてフリップチップ接続によりフェースダウン実装されている。半導体チップ１２はアンダーフィル材１６を用い基板１０に固着されている。半導体チップ１２は樹脂封止部１８により封止されている。基板１０の半導体チップ１２の側に、半導体装置を積層した場合に上部半導体装置と電気的に接続するために用いるランド電極２０が設けられている。基板１０の半導体チップ１２と反対の側にランド電極２２を介してハンダボール２４が設けられている。ランド電極２０とハンダボール２４とは電気的に接続している。ハンダボール２４は半導体装置を例えばマザーボード等に搭載する際の電極として用いられ、また、例えば半導体装置を積層する際の電極として用いられる。
図１（ｂ）を参照に、上部半導体装置２６は、下部半導体装置２８との接続に用いられるハンダボール２４のみ、樹脂封止部１８の外周部に設けられている。上部半導体装置２６のハンダボール２４と下部半導体装置２８のランド電極２０とが接続している。これにより、上部半導体装置２６と下部半導体装置２８とは電気的に接続している。
特許文献１には、半導体チップを樹脂封止部により封止した後に、樹脂封止部を貫通する貫通孔を形成し、貫通孔に貫通電極を形成する技術が開示されている。また、特許文献２には、半導体装置を個片化した後、複数の半導体装置を間隔を設けて再配置し、複数の半導体装置を一括して封止する樹脂封止部を形成する。複数の半導体装置間の樹脂封止部に貫通孔を形成し、貫通孔に金属を充填する。その後、複数の半導体装置間で切断することで、樹脂封止部の側面に配線層を形成する技術が開示されている。さらに、特許文献３には、樹脂封止部を形成する際に用いる金型により、樹脂を貫通する貫通孔を形成する技術が開示されている。さらに、特許文献４には、半導体チップに接続する第１リードフレームの先端が半導体チップを封止する樹脂封止部の下面に露出し、第１リードフレームに接続する第２リードフレームの先端が樹脂封止部の上面に露出するように形成する技術が開示されている。さらに、特許文献５には、半導体チップに接続するリードフレームの一端が半導体チップを封止する樹脂封止部の上面に露出するように形成する技術が開示されている。
特開２００４−１５８５９５号公報 特開２００４−３４２８８３号公報 特開２００３−３２４１１６号公報 特開平９−１４８４９４号公報 特開２００３−２３１３３号公報
従来例に係る半導体装置は、上部半導体装置２６と下部半導体装置２８とを積層する際に、電気的な接続に用いられるハンダボール２４が樹脂封止部１８の外周部に設けられている。このため、半導体装置の小型化を図ることは難しい。
また、特許文献１によれば、樹脂封止部を形成した後に、樹脂封止部を貫通する貫通孔を設け、貫通孔に金属を充填して貫通電極を形成している。また、貫通電極の形成とは別に、樹脂封止部上面の配線層をパターン化している。このため、製造工程が複雑化する。
さらに、特許文献２によれば、予め半導体装置を個片化する必要があり、また、樹脂封止部上面の配線層は別途パターン化をする必要があるため、やはり製造工程が複雑化する。
さらに、特許文献３によれば、樹脂封止部の形成と同時に貫通孔の形成を行うことができるが、貫通孔に貫通電極を形成する方法や樹脂封止部の上面に配線層を形成する方法までは言及していない。
さらに、特許文献４によれば、第１リードフレームおよび第２リードフレームをそれぞれ折り曲げて、樹脂封止部の下面および上面に露出させている。このため、半導体装置の小型化（低背化）を図ることが難しい。
さらに、特許文献５によれば、リードフレームの一端が樹脂封止部の上面から露出するように樹脂封止部を形成した後、樹脂封止部上に配線層を形成しているため、製造工程が複雑化する。
本発明は、上記課題に鑑みなされたものであり、小型化が可能で、且つ、製造が容易な半導体装置およびその製造方法を提供することを目的とする。
本発明は、基板上に搭載された半導体チップと、前記基板上に設けられ、前記半導体チップを封止する第１樹脂封止部と、前記半導体チップ周辺の前記第１樹脂封止部を貫通するように前記基板上に設けられた貫通金属と、前記貫通金属に電気的に接続し、前記第１樹脂封止部の上面に沿って前記貫通金属から前記半導体チップ側に延伸するように前記第１樹脂封止部上に設けられた上部金属と、を具備し、前記貫通金属と前記上部金属とは一体型の構造をしていることを特徴とする半導体装置である。本発明によれば、第１樹脂封止部上に貫通金属から半導体チップ側に延伸する上部金属が設けられている。このため、第１樹脂封止部の外周部にハンダボールを設けなくとも半導体装置を積層させることができる。これにより、半導体装置の小型化を図ることが可能となる。
上記構成において、前記上部金属は前記半導体チップ上方まで延伸する構成とすることができる。この構成によれば、半導体装置の小型化をより図ることができる。
上記構成において、前記上部金属の下面は前記第１樹脂封止部の上面より前記基板側にある構成とすることができる。この構成によれば、半導体装置の小型化（低背化）をより図ることができる。
上記構成において、前記貫通金属および前記上部金属はＣｕを含む材料からなる構成とすることができる。
上記構成において、前記半導体チップは前記基板にフェースダウン実装されている構成とすることができる。この構成によれば、半導体装置の小型化をより図ることができる。
本発明は、基板上に半導体チップを搭載する工程と、前記基板上に前記半導体チップを封止する第１樹脂封止部を形成する工程と、前記基板上に、前記半導体チップ周辺の前記第１樹脂封止部を貫通する貫通金属を形成する工程と、前記第１樹脂封止部上に、前記貫通金属に電気的に接続し、前記第１樹脂封止部の上面に沿って前記貫通金属から前記半導体チップ側に延伸するように上部金属を形成する工程と、を有し、前記貫通金属を形成する工程と前記上部金属を形成する工程とは同時に行なわれることで、一体型の構造をした前記貫通金属および前記上部金属が形成されることを特徴とする半導体装置の製造方法である。本発明によれば、第１樹脂封止部を貫通する貫通電極と第１樹脂封止部上に形成される上部金属とは同時に形成される。このため、製造工程の簡略化を図ることができ、半導体装置を容易に製造することが可能となる。
上記構成において、前記第１樹脂封止部を形成する工程は、前記半導体チップ周辺の前記第１樹脂封止部を貫通する貫通孔を形成する工程と、前記第１樹脂封止部の上面に前記貫通孔から前記半導体チップ側に延伸する切り欠き部を形成する工程と、を含み、前記貫通孔を形成する工程および前記切り欠き部を形成する工程は、前記第１樹脂封止部を形成する工程と同時に行なわれる構成とすることができる。この構成によれば、貫通孔および切り欠き部は第１樹脂封止部の形成と同時に形成される。このため、製造工程の簡略化を図ることができ、半導体装置を容易に製造することが可能となる。
上記構成において、前記第１樹脂封止部を形成する工程は、金型を用いて樹脂を押圧することで前記第１樹脂封止部を形成する工程を含む構成とすることができる。この構成によれば、第１樹脂封止部と貫通孔と切り欠き部とを同時に形成することが容易にできる。
上記構成において、前記貫通金属を形成する工程は、前記貫通孔に導電性材料を充填する工程を含み、前記上部金属を形成する工程は、前記切り欠き部に前記導電性材料を充填する工程と含む構成とすることができる。この構成によれば、貫通金属と上部金属とを容易に形成することができる。
上記構成において、前記貫通孔に導電性材料を充填する工程および前記切り欠き部に導電性材料を形成する工程は、スキージ印刷を用いて前記貫通孔に導電性材料を充填する工程および前記切り欠き部に導電性材料を充填する工程を含む構成とすることができる。この構成によれば、貫通金属と上部金属とを同時に形成することが容易にできる。
上記構成において、前記導電性材料はＣｕペーストである構成とすることができる。
上記構成において、前記第１樹脂封止部を形成する工程は、前記半導体チップ上に第２樹脂封止部を形成する工程と、前記半導体チップ周辺の前記基板上に第３樹脂封止部を形成する工程と、を有し、前記貫通金属を形成する工程および前記上部金属を形成する工程は、前記貫通金属および前記上部金属からなる金属フレームで前記貫通金属に相当する部分を前記基板上に、前記上部金属に相当する部分を前記第２樹脂封止部上に配置するように前記金属フレームを搭載する工程を含み、前記金属フレームを搭載する工程は、前記第２樹脂封止部を形成する工程の後、前記第３樹脂封止部を形成する工程の前に行われる構成とすることができる。この構成によれば、貫通金属および上部金属を同時に形成することが容易にでき、半導体装置を容易に製造することが可能となる。
上記構成において、前記基板から前記第２樹脂封止部の上面までの距離と、前記基板から前記金属フレームで前記上部金属に相当する部分までの距離は同じである構成とすることができる。この構成によれば、金属フレームの搭載を容易に行うことができる。
上記構成において、前記金属フレームは複数の前記貫通金属および複数の前記上部金属からなり、且つ、前記複数の上部金属が互いに接続した構造をしており、前記貫通金属を形成する工程および前記上部金属を形成する工程は、前記第３樹脂封止部を形成する工程の後、前記複数の上部金属が互いに接続した部分の前記金属フレームを切断する工程を含む構成とすることができる。この構成によれば、製造工程を簡略化することができる。
上記構成において、前記金属フレームを切断する工程は、ダイシングソーあるいはレーザーを用いて前記金属フレームを切断する工程である構成とすることができる。
上記構成において、前記第３樹脂封止部を形成する工程は、前記金属フレームの前記上部金属に相当する部分の上面が露出するように前記第３樹脂封止部を形成する工程である構成とすることができる。この構成によれば、金属フレームが複数の貫通金属および複数の上部金属からなる場合に、貫通金属および上部金属を容易に形成することができる。
本発明によれば、第１樹脂封止部上に貫通金属から半導体チップ側に延伸する上部金属が設けられている。このため、第１樹脂封止部の外周部にハンダボールを設けなくとも半導体装置を積層させることができる。これにより、半導体装置の小型化を図ることが可能となる。また、第１樹脂封止部を貫通する貫通電極と第１樹脂封止部上に形成される上部金属とは同時に形成される。このため、半導体装置を容易に製造することが可能となる。
図１（ａ）は従来例１に係る半導体装置の模式的断面図であり、図１（ｂ）は従来例１に係る半導体装置がパッケージ・オン・パッケージにより積層した場合の模式的断面図である。 図２（ａ）は実施例１に係る半導体装置の模式的断面図であり、図２（ｂ）は模式的上面図であり、図２（ｃ）はソルダーレジストを透視した場合の模式的上面図である。 図３（ａ）から図３（ｄ）は実施例１に係る半導体装置の製造方法を示す模式的断面図である。 図４は実施例１に係る半導体装置がパッケージ・オン・パッケージにより積層した場合の模式的断面図である。 図５（ａ）は実施例２に係る半導体装置の模式的断面図であり、図５（ｂ）は模式的上面図であり、図５（ｃ）はソルダーレジストを透視した場合の模式的上面図である。 図６（ａ）および図６（ｂ）は実施例２に係る半導体装置の製造方法を示す模式的断面図（その１）であり、図６（ｃ）および図６（ｄ）は模式的上面図（その１）である。 図７（ａ）および図７（ｂ）は実施例２に係る半導体装置の製造方法を示す模式的断面図（その２）であり、図７（ｃ）および図７（ｄ）は模式的上面図（その２）である。 図８（ａ）および図８（ｂ）は実施例２に係る半導体装置の製造方法を示す模式的断面図（その３）であり、図８（ｃ）および図８（ｄ）は模式的上面図（その３）である。 図９は実施例２に係る半導体装置がパッケージ・オン・パッケージにより積層した場合の模式的断面図である。
以下、図面を参照に本発明の実施例を説明する。
図２（ａ）は実施例１に係る半導体装置の模式的断面図であり、図２（ｂ）は実施例１に係る半導体装置の模式的上面図であり、図２（ｃ）はソルダーレジスト３６を透視した場合の模式的上面図である。図２（ａ）から図２（ｃ）を参照に、配線基板である基板１０上に半導体チップ１２がバンプ１４を用いフリップチップ接続によりフェースダウン実装されている。半導体チップ１２はアンダーフィル材１６により基板１０に固着している。半導体チップ１２を封止する第１樹脂封止部３０が基板１０上に設けられている。半導体チップ１２周辺の第１樹脂封止部３０を貫通する貫通金属３２が基板１０上に設けられている。第１樹脂封止部３０上に貫通金属３２に電気的に接続し、第１樹脂封止部３０の上面に沿って貫通金属３２から半導体チップ１２の上方まで延伸する上部金属３４が設けられている。上部金属３４は第１樹脂封止部３０に埋め込まれて設けられている。つまり、上部金属３４の上面と第１樹脂封止部３０の上面とは、ほぼ同一面を形成している。また、貫通金属３２と上部金属３４とは接合面のない一体型の構造をしている。基板１０の半導体チップ１２と反対の側で、第１樹脂封止部３０の下方にランド電極２２を介してハンダボール２４が設けられている。ハンダボール２４と貫通金属３２とは電気的に接続している。第１樹脂封止部３０上に上部金属３４の一部（半導体装置を積層した場合に、上部半導体装置のハンダボール２４が接続する部分）が露出するような開口部を有するソルダーレジスト３６が設けられている。
図３（ａ）から図３（ｄ）を用い実施例１に係る半導体装置の製造方法を説明する。図３（ａ）から図３（ｄ）は実施例１に係る半導体装置の製造方法を示した模式的断面図である。なお、図３（ａ）から図３（ｄ）は複数の半導体装置が並んだ状態で行なわれるが、簡単のため１つの半導体装置を用いて説明する。
図３（ａ）を参照に、例えばガラスエポキシからなる配線基板である基板１０上に半導体チップ１２を例えば金あるいはハンダからなるバンプ１４を用いてフリップチップ接続によりフェースダウン実装で搭載する。半導体チップ１２と基板１０との間に例えばエポキシ樹脂からなるアンダーフィル材１６を形成し、半導体チップ１２と基板１０とを固着させる。
図３（ｂ）を参照に、基板１０の半導体チップ１２側に、第１樹脂封止部３０を成型するための型部３７（金型の凹部）を有する金型３８を当接させる。型部３７は、上部金属３４が形成されるべき部分に高さ約２０μｍ〜１００μｍの段差Ｔがある。また、貫通金属３２が形成されるべき部分は突出して直径１００μｍ程の円柱になっている。金型３８を例えば１７５℃に加熱し、金型３８の型部３７に例えば熱硬化性のエポキシ樹脂４０を未硬化状態で充填して押圧する。
図３（ｃ）を参照に、金型３８を外す。これにより、半導体チップ１２周辺の第１樹脂封止部３０を貫通する直径１００μｍ程度の貫通孔４２および第１樹脂封止部３０の上面に貫通孔４２から半導体チップ１２の上方まで延伸する高さ２０μｍ〜１００μｍ程度の切り欠き部４４を有する第１樹脂封止部３０が形成される。
図３（ｄ）を参照に、例えばＣｕナノペーストを第１樹脂封止部３０上でスキージ印刷する。これにより、貫通孔４２および切り欠き部４４にＣｕナノペーストが埋め込まれる。よって、貫通孔４２に直径１００μｍ程度の貫通金属３２が形成され、切り欠き部４４に高さ２０μｍ〜１００μｍ程度の上部金属３４が形成される。第１樹脂封止部３０上にソルダーレジスト３６を塗布する。半導体装置を積層した際に、上部半導体装置のハンダボール２４が接続する部分の上部金属３４上のソルダーレジスト３６に開口部を形成する。基板１０の半導体チップ１２と反対の側で、第１樹脂封止部３０の下方にランド電極２２を介するハンダボール２４を形成する。基板１０を例えばダイシング法により切断する。これにより、実施例１に係る半導体装置が完成する。
次に、図４に実施例１に係る半導体装置をパッケージ・オン・パッケージで積層させた場合の模式的断面図を示す。図４を参照に、上部半導体装置２６のハンダボール２４が、下部半導体装置２８のソルダーレジスト３６に設けられた開口部により露出している上部金属３４に接続している。これにより、上部半導体装置２６と下部半導体装置２８とは電気的に接続して積層する。このように、実施例１によれば、第１樹脂封止部３０上に貫通金属３２から半導体チップ１２上方まで延伸する上部金属３４が設けられているため、第１樹脂封止部３０の下方にハンダボール２４を設けることで、半導体装置をパッケージ・オン・パッケージで積層させることができる。なお、図４においては、半導体装置が２層に積層している場合を示しているが、３層、４層等に積層させることも、もちろん可能である。
実施例１によれば、図２（ａ）に示すように、ハンダボール２４は第１樹脂封止部３０の下方に設けられている。このため、従来例１のように、ハンダボール２４が樹脂封止部１８の外周部に設けられている場合に比べ、半導体装置の小型化を図ることができる。
また、実施例１の製造方法によれば、図３（ｄ）に示すように、第１樹脂封止部３０上でスキージ印刷を行うことで、貫通孔４２および切り欠き部４４にＣｕナノペーストを充填し、貫通金属３２および上部金属３４を形成している。貫通孔４２および切り欠き部４４には同時にＣｕナノペーストが充填されるため、貫通金属３２および上部金属３４は同時に形成される。よって、貫通金属３２と上部金属３４とは接合面の無い一体型の構造になる。このように、実施例１によれば、貫通金属３２と上部金属３４とを同時に形成することが容易にできる。このため、特許文献１、特許文献２および特許文献５のように、樹脂封止部を貫通する貫通電極（もしくはリードフレーム）あるいは樹脂封止部の側面の配線層と樹脂封止部の上面の配線層とを別々に形成する場合に比べ、製造工程を簡略化することができ、半導体装置の製造を容易に行うことができる。
さらに、実施例１の製造方法によれば、図３（ｂ）に示すように、半導体チップ１２を封止する第１樹脂封止部３０は、金型３８を用いてエポキシ樹脂４０を押圧させることにより形成する。金型３８には、型部３７が設けられている。このため、図３（ｃ）に示すように、第１樹脂封止部３０の形成と同時に、半導体チップ１２周辺の第１樹脂封止部３０を貫通する貫通孔４２が形成され、且つ、第１樹脂封止部３０の上面に貫通孔４２から半導体チップ１２上方に延伸する切り欠き部４４が形成される。このため、特許文献１および特許文献２のように、樹脂封止部を形成した後に、樹脂封止部を貫通する貫通孔を形成する場合に比べ、製造工程を簡略化することができる。
さらに、図２（ａ）に示すように、貫通金属３２は基板１０上に設けられ、上部金属３４は第１樹脂封止部３０に平行に設けられている。このため、実施例４のように、第２リードフレーム（実施例１の貫通金属３２および上部金属３４に相当）が複数回折り曲げられ、第２リードフレームの先端が樹脂封止部の上面から露出している場合に比べ、半導体装置の小型化（低背化）を図ることができる。
さらに、図２（ａ）に示すように、上部金属３４は第１樹脂封止部３０に埋め込まれるように設けられている。つまり、上部金属３４の上面と第１樹脂封止部３０の上面とは、ほぼ同一面を形成している。このため、上部金属３４が第１樹脂封止部３０に埋め込まれていない場合に比べ、半導体装置の小型化（低背化）を図ることができる。特に、図３（ｄ）に示すように、スキージ印刷により貫通金属３２と上部金属３４とを形成する場合は、上部金属３４の上面と第１樹脂封止部３０の上面とをほぼ同一面に形成することができる。
実施例１において、図２（ａ）に示すように、上部金属３４は貫通金属３２から半導体チップ１２の上方まで延伸する場合を示したがこれに限られない。少なくとも、貫通金属３２から半導体チップ１２側に延伸するように上部金属３４が設けられていれば、半導体装置の小型化を図ることができる。しかしながら、半導体装置をより小型化することができるため、上部金属３４が貫通金属３２から半導体チップ１２の上方まで延伸する場合が好ましい。
また、図２（ａ）に示すように、上部金属３４の上面と第１樹脂封止部３０の上面とは、ほぼ同一面に設けられている場合を示したがこれに限られない。少なくとも、上部金属３４の下面が第１樹脂封止部３０の上面より基板１０側に設けられていれば、半導体装置の小型化（低背化）を図ることができる。しかしながら、半導体装置をより小型化（低背化）することができるため、上部金属３４の上面と第１樹脂封止部３０の上面とがほぼ同一面に設けられている場合が好ましい。
さらに、図３（ｄ）に示すように、貫通孔４２および切り欠き部４４にＣｕナノペーストを充填することで、Ｃｕからなる貫通金属３２と上部金属３４とを形成する場合を示したがこれに限られない。貫通孔４２および切り欠き部４４に充填する材料は導電性材料であれば、Ｃｕペースト等その他の材料でもよい。
さらに、図３（ｄ）に示すように、スキージ印刷により貫通金属３２と上部金属３４とを形成する場合を示したが、これに限らず、メッキ法等により貫通金属３２と上部金属３４とを形成してもよい。しかしながら、製造コストの点および貫通金属３２と上部金属３４とを同時に形成することが容易にできる点から、スキージ印刷により貫通金属３２と上部金属３４とを形成する場合が好ましい。
図５（ａ）は実施例２に係る半導体装置の模式的断面図であり、図５（ｂ）は実施例２に係る半導体装置の模式的上面図であり、図５（ｃ）はソルダーレジスト３６を透視した場合の模式的上面図である。図５（ａ）から図５（ｃ）を参照に、配線基板である基板１０上にダイ付け材５０を用いて半導体チップ１２が搭載されている。半導体チップ１２と基板１０とはワイヤ４６により電気的に接続している。半導体チップ１２周辺に設けられた貫通金属３２は例えば導電性接着剤４８により基板１０に接続している。その他の構成については、実施例１と同じであり、図２（ａ）から図２（ｃ）に示しているので説明を省略する。
図６（ａ）から図８（ｄ）を用い、実施例２に係る半導体装置の製造方法を説明する。なお、図６（ａ）および図６（ｂ）、図７（ａ）および図７（ｂ）並びに図８（ａ）および図８（ｂ）は、実施例２に係る半導体装置の製造方法を示した模式的断面図であり、図６（ｃ）および図６（ｄ）、図７（ｃ）および図７（ｄ）並びに図８（ｃ）および図８（ｄ）は、実施例２に係る半導体装置の製造方法を示した模式的上面図である。また、図６（ａ）から図８（ｄ）は複数の半導体装置が並んだ状態で行なわれるが、簡単のため１つの半導体装置を用いて説明する。
図６（ａ）および図６（ｃ）を参照に、例えばガラスエポキシからなる配線基板である基板１０上にダイ付け材５０を用いて半導体チップ１２を搭載する。半導体チップ１２はワイヤ４６により基板１０上の平面形状をしたリード５２に接続している。これにより、半導体チップ１２と基板１０とは電気的に接続している。
図６（ｂ）および図６（ｄ）を参照に、半導体チップ１２上に例えばエポキシ樹脂からなる第２樹脂封止部５４を形成する。なお、第２樹脂封止部５４は、次の工程で説明する金属フレーム搭載の際の、高さ調整用の台として用いられる。
図７（ａ）および図７（ｃ）を参照に、複数の貫通金属３２および複数の上部金属３４からなる金属フレーム５６を用意する。金属フレーム５６は貫通金属３２に相当する部分と上部金属３４に相当する部分とがほぼ直角に接続したＬ字型の形状をしている。金属フレーム５６の上部金属３４に相当する部分は互いに接続している。基板１０から第２樹脂封止部５４までの距離と基板１０から金属フレーム５６の上部金属３４に相当する部分までの距離とは同じである。なお、金属フレーム５６は例えばＣｕから形成されている。金属フレーム５６の貫通金属３２に相当する部分の先端を基板１０に接続するように、且つ、金属フレーム５６の上部金属３４に相当する部分を第２樹脂封止部５４の上面に設けるように、金属フレーム５６を基板１０上に搭載する。貫通金属３２に相当する部分と基板１０との接続は、例えば導電性接着剤４８を用いることができる。
図７（ｂ）および図７（ｄ）を参照に、半導体チップ１２周辺の基板１０上に第３樹脂封止部５８を形成する。この際、金属フレーム５６の上部金属３４に相当する部分は露出するように第３樹脂封止部５８を形成する。これにより、基板１０上に、第２樹脂封止部５４および第３樹脂封止部５８からなる第１樹脂封止部３０が形成され、金属フレーム５６の貫通金属３２に相当する部分は第１樹脂封止部３０を貫通する。
図８（ａ）および図８（ｃ）を参照に、例えばダイシングソー４９を用い、第１樹脂封止部３０上に露出した金属フレーム５６の上部金属３４に相当する部分のうち、上部金属３４が互いに接続している接続部分を切断する。これにより、複数の貫通金属３２および複数の上部金属３４からなっていた金属フレーム５６は、複数の一組の貫通金属３２および上部金属３４となる。
図８（ｂ）および図８（ｄ）を参照に、第１樹脂封止部３０上にソルダーレジスト３６を塗布する。半導体装置を積層した際に、上部半導体装置のハンダボール２４が接続する部分の上部金属３４上のソルダーレジスト３６に開口部を形成する。基板１０の半導体チップ１２と反対の側で、第１樹脂封止部３０の下方にランド電極２２を介してハンダボール２４を形成する。その後、基板１０を例えばダイシング法により切断する。これにより、実施例２に係る半導体装置が完成する。
次に、図９に実施例２に係る半導体装置をパッケージ・オン・パッケージで積層させた場合の模式的断面図を示す。図９を参照に、上部半導体装置２６のハンダボール２４が、下部半導体装置２８のソルダーレジスト３６に設けられた開口部により露出している上部金属３４に接続している。このように、実施例２は実施例１と同じように、上部半導体装置２６と下部半導体装置２８とが電気的に接続して積層することができる。
実施例２の製造方法によれば、図６（ｂ）および図６（ｄ）に示すように、半導体チップ１２上に第２樹脂封止部５４を形成する。図７（ａ）および図７（ｃ）に示すように、予め用意しておいた貫通金属３２および上部金属３４からなる金属フレーム５６を、貫通金属３２に相当する部分を基板１０上に、上部金属３４に相当する部分を第２樹脂封止部５４上に設けられるように搭載する。その後、図７（ｂ）および図７（ｄ）に示すように、半導体チップ１２周辺の基板１０上に第３樹脂封止部５８を形成する。このように、実施例２によれば、予め用意しておいた金属フレーム５６を基板１０上に搭載するだけで、第１樹脂封止部３０を貫通する貫通金属３２と、第１樹脂封止部３０上に貫通金属３２から半導体チップ１２上方に第１樹脂封止部３０の上面に沿って延伸する上部金属３４と、を同時に形成することができる。このため、半導体装置の製造を容易に行うことができる。
実施例２において、図７（ａ）および図７（ｃ）に示すように、基板１０から第２樹脂封止部５４の上面までの距離と基板１０から金属フレーム５６の上部金属３４に相当する部分までの距離とは同じである場合を示したがこれに限られない。しかしながら、第２樹脂封止部５４は金属フレーム５６を搭載する際の、高さ調整用の台としての機能を有する。よって、第２樹脂封止部５４上に金属フレーム５６を搭載することが容易になるため、基板１０から第２樹脂封止部５４の上面までの距離と基板１０から金属フレーム５６の上部金属３４に相当する部分までの距離とは同じである場合が好ましい。
また、図７（ａ）および図７（ｃ）に示すように、金属フレーム５６は複数の貫通金属３２および複数の上部金属３４からなる場合を示したがこれに限られない。金属フレーム５６が一組の貫通金属３２および上部金属３４からなる場合でもよい。しかしながら、この場合は、複数の金属フレーム５６を基板１０上に搭載するため製造工程が増加し、また、複数の金属フレーム５６それぞれについて、搭載の際に位置合せをしなければならない。このため製造工程が複雑化する。一方、金属フレーム５６が複数の貫通金属３２および複数の上部金属３４からなる場合は、基板１０上への一回の搭載および一回の位置合せを行うだけで済む。このため、製造工程の簡略化が図れる。したがって、金属フレーム５６は複数の貫通金属３２および複数の上部金属３４からなる場合が好ましい。
さらに、図８（ａ）および図８（ｃ）に示すように、ダイシングソー４９を用いて複数の上部金属３４が互いに接続した接続部分の金属フレーム５６を切断する場合を示したがこれに限られない。例えば、レーザーを用いる等、その他の方法により金属フレーム５６を切断する場合でもよい。
さらに、図７（ｂ）および図７（ｄ）に示すように、金属フレーム５６の上部金属３４に相当する部分が露出するように、基板１０上に第３樹脂封止部５８を形成する場合を示したがこれに限られない。特に、金属フレーム５６が一組の貫通金属３２および上部金属３４からなる場合は、図８（ａ）および図８（ｃ）に示すような、金属フレーム５６を切断する工程は要らなくなるため、金属フレーム５６の上部金属３４に相当する部分が露出していない場合でもよい。一方、金属フレーム５６が複数の貫通金属３２および複数の上部金属３４からなる場合は、金属フレーム５６を切断する工程が必要になるため、金属フレーム５６の上部金属３４に相当する部分が露出するように、基板１０上に第３樹脂封止部５８を形成する場合が好ましい。
さらに、金属フレーム５６はＣｕからなる場合を示したがこれに限られない。金属フレーム５６が導電性を有すれば、Ｓｎメッキが施されている等、その他の材料でもよい。さらに、図５（ａ）に示すように、貫通金属３２は導電性接着剤４８により基板１０に接続している場合を示したがこれに限られない。例えば、レーザー溶接等、その他の方法により貫通金属３２が基板１０に接続している場合でもよい。
実施例１において、半導体チップ１２は基板１０にフリップチップ接続によりフェースダウン実装されている場合を、実施例２において、半導体チップ１２は基板１０にワイヤ４６によりフェースアップ実装されている場合を示したがこれに限られない。実施例１がワイヤ４６によりフェースアップ実装され、実施例２がフリップチップ接続によりフェースダウン実装されている場合でもよく、またその他の方法によりフェースアップ実装もしくはフェースダウン実装されている場合でもよい。特に、半導体装置の小型化の点からは、フェースダウン実装されている場合が好ましい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０：基板
１２：半導体チップ
１４：バンプ
１６：アンダーフィル材
１８：樹脂封止部
２０：ランド電極
２２：ランド電極
２４：ハンダボール
２６：上部半導体装置
２８：下部半導体装置
３０：第１樹脂封止部
３２：貫通金属
３４：上部金属
３６：ソルダーレジスト
３７：型部
３８：金型
４０：エポキシ樹脂
４２：貫通孔
４４：切り欠き部
４６：ワイヤ
４８：導電性接着剤
４９：ダイシングソー
５０：ダイ付け材
５２：リード
５４：第２樹脂封止部
５６：金属フレーム
５８：第３樹脂封止部

Claims (5)

  1. 基板上に半導体チップを搭載する工程と、
    前記基板上に前記半導体チップを封止する第１樹脂封止部を形成する工程と、
    前記基板上に、前記半導体チップ周辺の前記第１樹脂封止部を貫通する貫通金属を形成する工程と、
    前記第１樹脂封止部上に、前記貫通金属に電気的に接続し、前記第１樹脂封止部の上面に沿って前記貫通金属から前記半導体チップ側に延伸するように上部金属を形成する工程と、
    を有し、
    前記貫通金属を形成する工程と前記上部金属を形成する工程とは同時に行なわれることで、一体型の構造をした前記貫通金属および前記上部金属が形成され、
    前記第１樹脂封止部を形成する工程は、前記半導体チップ周辺の前記第１樹脂封止部を貫通する貫通孔を形成する工程と、前記第１樹脂封止部の上面に前記貫通孔から前記半導体チップ側に延伸する切り欠き部を形成する工程と、を含み、
    前記貫通孔を形成する工程および前記切り欠き部を形成する工程は、前記第１樹脂封止部を形成する工程と同時に行なわれ、
    前記上部金属は、前記貫通金属から前記半導体チップ上方まで延伸し、かつ、前記第１樹脂封止部の上面より前記基板側にある下面を有する、
    ことを特徴とする半導体装置の製造方法。
  2. 前記第１樹脂封止部を形成する工程は、金型を用いて樹脂を押圧することで前記第１樹脂封止部を形成する工程を含む、
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記貫通金属を形成する工程は、前記貫通孔に導電性材料を充填する工程を含み、
    前記上部金属を形成する工程は、前記切り欠き部に導電性材料を充填する工程を含む、
    ことを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記貫通孔に導電性材料を充填する工程および前記切り欠き部に導電性材料を充填する工程は、スキージ印刷を用いて前記貫通孔に前記導電性材料を充填する工程および前記切り欠き部に導電性材料を充填する工程を含む、
    ことを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記導電性材料はＣｕペーストである、
    ことを特徴とする請求項４記載の半導体装置の製造方法。
JP2012266079A 2012-12-05 2012-12-05 半導体装置の製造方法 Expired - Fee Related JP5411981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012266079A JP5411981B2 (ja) 2012-12-05 2012-12-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012266079A JP5411981B2 (ja) 2012-12-05 2012-12-05 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007116289A Division JP5601751B2 (ja) 2007-04-26 2007-04-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2013048303A JP2013048303A (ja) 2013-03-07
JP5411981B2 true JP5411981B2 (ja) 2014-02-12

Family

ID=48011077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012266079A Expired - Fee Related JP5411981B2 (ja) 2012-12-05 2012-12-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5411981B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244609A (ja) * 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2002134653A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP4363823B2 (ja) * 2002-07-04 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の実装システム
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP4759981B2 (ja) * 2004-11-02 2011-08-31 大日本印刷株式会社 電子部品内蔵モジュールの製造方法
JP4323435B2 (ja) * 2005-01-06 2009-09-02 日本電信電話株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013048303A (ja) 2013-03-07

Similar Documents

Publication Publication Date Title
JP5601751B2 (ja) 半導体装置
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP5341337B2 (ja) 半導体装置及びその製造方法
US9036362B2 (en) Electronic component incorporated substrate
US20070241463A1 (en) Electrode, manufacturing method of the same, and semiconductor device having the same
JP6314070B2 (ja) 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
JP2008166439A (ja) 半導体装置およびその製造方法
US10937761B2 (en) Semiconductor device package and method for manufacturing the same
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
KR20110099555A (ko) 적층형 반도체 패키지
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
JP6161380B2 (ja) 半導体装置の製造方法
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
US20170025386A1 (en) Semiconductor device
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP5411981B2 (ja) 半導体装置の製造方法
JP2006202997A (ja) 半導体装置およびその製造方法
JP2010153491A5 (ja) 電子装置及びその製造方法、並びに半導体装置
US20130069226A1 (en) Semiconductor package having interposer
US11862544B2 (en) Electronic assembly
JP4135616B2 (ja) 半導体モジュールの製造方法
JP2014026997A (ja) 半導体装置
KR102109042B1 (ko) 반도체 패키지
CN110880481A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130816

TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131108

R150 Certificate of patent or registration of utility model

Ref document number: 5411981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees