CN110880481A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN110880481A
CN110880481A CN201811034942.6A CN201811034942A CN110880481A CN 110880481 A CN110880481 A CN 110880481A CN 201811034942 A CN201811034942 A CN 201811034942A CN 110880481 A CN110880481 A CN 110880481A
Authority
CN
China
Prior art keywords
circuit structure
electronic
conductive
electronic component
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811034942.6A
Other languages
English (en)
Inventor
许哲玮
胡竹青
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix and Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix and Corp filed Critical Phoenix and Corp
Priority to CN201811034942.6A priority Critical patent/CN110880481A/zh
Publication of CN110880481A publication Critical patent/CN110880481A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

一种电子封装件及其制法，于一侧设有第一电子元件的线路结构的另一侧上设置第二电子元件与导电柱，且通过封装体包覆该第二电子元件与导电柱，令该导电柱的一端面外露于该封装体，以通过该导电柱的外露端面外接一电路板，故通过该导电柱的端面作为接点，以利于细间距的封装需求，并且通过该导电柱呈高脚结构所提供的充足空间特征，得以令该第二电子元件不用薄型化而能保有适当的厚度以确保结构强度及满足大电压、大电流的使用功能需求。

Description

电子封装件及其制法
技术领域
本发明涉及一种半导体封装技术，尤其涉及一种多芯片型电子封装件及 其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。 为了满足电子封装件微型化(miniaturization)的封装需求，发展出芯片级封装 (Chip ScalePackage，简称CSP)的技术。
图1A至图1E为现有的半导体封装件1的制法的剖面示意图。
如图1A所示，形成一离形层100于一承载件10上。接着，置放多个半 导体芯片11于该离形层100上，多个半导体芯片11具有相对的作用面11a 与非作用面11b，该作用面11a上均具有多个电极垫110，且该作用面11a 粘贴于该离形层100上。
如图1B所示，形成一封装胶体14于该离形层100上，以包覆多个半导 体芯片11。
如图1C所示，移除该离形层100与该承载件10，使多个半导体芯片11 的作用面11a外露。
如图1D所示，形成一线路结构16于该封装胶体14与多个半导体芯片 11的作用面11a上，令该线路结构16电性连接该电极垫110。接着，形成 一绝缘保护层18于该线路结构16上，且该绝缘保护层18外露该线路结构 16的部分表面，以供结合焊锡凸块17。
如图1E所示，沿如图1D所示的切割路径L进行切单工艺，以获取多 个半导体封装件1，以通过回焊该焊锡凸块17而电性连接于一电路板(图略) 上。
然而，现有的半导体封装件1为了符合微小化的需求，该线路结构16 的线路间距愈来愈小，致使多个焊锡凸块17的间距也缩小，故于回焊该焊 锡凸块17后，相邻的焊锡凸块17容易桥接(bridge)而发生短路，导致产品良 率下降及可靠度不佳。
此外，现有的半导体封装件1为了符合终端产品的多功能及高功效的需 求，故于切单工艺时，将多个半导体芯片11形成于同一平面上(如图1E所 示)，因而该半导体封装件1的整体结构的平面面积过大，进而难以缩小终 端产品的体积。
另外，为了满足该半导体封装件1的薄型化整体封装厚度的需求，因而 会薄化该半导体芯片11，但薄化后的半导体芯片11的结构强度往往不足， 致使该半导体芯片11容易碎裂，且薄型半导体芯片11的集成电路布设空间 有限，致使该半导体芯片11无法满足大电压大电流的使用功能需求。
因此，如何缩小现有的多芯片的半导体封装件的占用面积，确保芯片的 结构强度，以及满足大电压、大电流的使用需求，实已成目前亟欲解决的课 题。
发明内容
鉴于上述现有技术的缺陷，本发明提供一种电子封装件及其制法，可大 幅缩小该电子封装件的平面面积，并符合多功能及高功效的需求。
本发明的电子封装件，包括线路结构、第一电子元件、第一封装体、第 二电子元件、多个导电柱及第二封装体。线路结构具有相对的第一侧与第二 侧；第一电子元件设于该线路结构的第一侧上；第一封装体包覆该第一电子 元件；第二电子元件设于该线路结构的第二侧上；多个导电柱形成于该线路 结构的第二侧上且电性连接该线路结构；第二封装体包覆该第二电子元件与 该导电柱，且该第二封装体具有一结合该线路结构的第一表面与一相对该第 一表面的第二表面，令该导电柱的一端面外露于该第二封装体的第二表面。
本发明还提供一种电子封装件的制法，包括：提供一封装组件，包含有 具相对的第一侧与第二侧的线路结构、设于该线路结构的第一侧上的第一电 子元件及包覆该第一电子元件的第一封装体；于该线路结构的第二侧上设置 第二电子元件，且于该线路结构的第二侧上形成多个电性连接该线路结构的 导电柱；于该线路结构的第二侧上形成第二封装体，以令该第二封装体包覆 该第二电子元件与该导电柱，其中，该第二封装体具有一结合该线路结构的 第一表面与一相对该第一表面的第二表面；以及移除部分该第二封装体，以 令该导电柱的端面外露于该第二封装体的第二表面。
前述的电子封装件及其制法中，该线路结构包含有多个电性连接该第一 电子元件的导电盲孔柱。
前述的电子封装件及其制法中，该第一电子元件具有相对的作用面与非 作用面，且该作用面电性连接该线路结构。例如，该第一电子元件的非作用 面外露于该第一封装体。
前述的电子封装件及其制法中，该第二电子元件具有相对的作用面与非 作用面，且该作用面电性连接该线路结构。例如，该第二电子元件以倒装芯 片方式电性连接该线路结构。或者，该第二电子元件的非作用面外露于该第 二封装体的第二表面。
前述的电子封装件及其制法中，该导电柱为铜柱。
前述的电子封装件及其制法中，该导电柱与线路结构第二侧之间设有一 导电粘着层。
前述的电子封装件及其制法中，还包括形成导电元件于该导电柱的端面 上。
由上可知，本发明的电子封装件及其制法，主要通过该导电柱作为接点 结构，且该导电柱所占的空间较焊球小，故相较于现有技术，本发明的电子 封装件有利于细间距的封装需求，并能避免焊料桥接的问题，更可通过导电 柱高脚结构所提供的充足空间，令芯片不用薄型化而能保有适当的厚度借以 提供足够的集成电路布设空间及维持结构强度，以满足大电压、大电流的使 用功能需求，更因而能提高产品良率。
此外，该线路结构的第一侧与第二侧上分别设有第一电子元件与第二电 子元件，以形成立体式堆叠设计，故相较于现有的多芯片平面布设的设计， 本发明可大幅缩小该电子封装件的平面面积，且符合多功能及高功效的需 求。
附图说明
图1A至图1E为现有的半导体封装件的制法的剖面示意图。
图2A至图2D为本发明的电子封装件的制法的剖面示意图。
图2C’及图2C”为图2C的其它不同实施例的剖面示意图。
图2D’及图2D”为图2D的其它不同实施例的剖面示意图。
附图标记如下：
1,2,2’,2” 半导体封装件
10 承载件
100 离形层
11 半导体芯片
11a 作用面
11b 非作用面
110 电极垫
14 封装胶体
16 线路结构
17 焊锡凸块
18 绝缘保护层
2a 封装组件
20 线路结构
20a 第一侧
20b 第二侧
200 绝缘层
201 线路层
202 导电盲孔柱
203 第一电性接触垫
204 第二电性接触垫
21 第一电子元件
21a,22a 作用面
21b,22b 非作用面
210,220 电极垫
22 第二电子元件
221 导电凸块
23 导电柱
23a 端面
24 第一封装体
24a 表面
25 第二封装体
25a 第一表面
25b,25b’ 第二表面
27 导电元件
3 电子装置
L 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可 由本说明书所公开的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附附图所示出的结构、比例、大小等，均仅用以配合 说明书所公开的内容，以供本领域技术人员的了解与阅读，并非用以限定本 发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例 关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目 的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说 明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于 叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整， 在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2D为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一封装组件2a，其包含一线路结构20、至少一第一 电子元件21及一第一封装体24。
于本实施例中，该封装组件2a的制法可参考如图1A至图1E所示的制 法，但不限于此述。
所述的线路结构20具有相对的第一侧20a与第二侧20b。于本实施例中， 该线路结构20包括至少一绝缘层200、设于该绝缘层200上的线路层201 及多个设于该绝缘层200中并电性连接该线路层201的导电盲孔柱202。例 如，形成该线路层201的材质例如是金、银、铜或其它类似的导电材质，且 形成该绝缘层200的材质如聚对二唑苯(Polybenzoxazole，简称PBO)、聚 酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。
此外，于该线路结构20的第二侧20b的部分该线路层201定义为第一 电性接触垫203与第二电性接触垫204。
所述的第一电子元件21结合于该线路结构20的第一侧20a上，且该第 一电子元件21为有源元件、无源元件或其两个的组合，其中，该有源元件 为例如半导体芯片，而该无源元件为例如电阻、电容及电感。例如，该第一 电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，该作 用面21a具有多个电极垫210以电性连接该导电盲孔柱202。或者，该第一 电子元件21以其作用面21a可通过倒装芯片方式电性连接该线路层201；亦 或，该第一电子元件21可通过多个焊线(图略)以打线方式电性连接该线 路层201。然而，有关该第一电子元件21电性连接该线路结构20的方式不 限于上述。
所述的第一封装体24以铸模方式、涂布方式或压合方式形成于该线路 结构20的第一侧20a上，且形成该第一封装体24的材质为介电材料，该介 电材料可为环氧树脂(Epoxy)，且该环氧树脂还包含铸模化合物(Molding Compound)或底层涂料(Primer)，如环氧模压树脂(Epoxy Molding Compound， 简称EMC)，其中，该环氧模压树脂含有充填物(filler)，且该充填物含量为 70至90wt％。
如图2B所示，设置第二电子元件22于该线路结构20的第一电性接触 垫203上，且于该线路结构20的第二侧20b上形成多个导电柱23。
于本实施例中，该第二电子元件22为有源元件、无源元件或其二者组 合，且该有源元件为例如半导体芯片，而该无源元件为例如电阻、电容及电 感。例如，该第二电子元件22为半导体芯片，其具有相对的作用面22a与 非作用面22b，该作用面22a具有多个电极垫220，且多个电极垫220上结 合多个导电凸块221以倒装芯片方式电性连接多个第一电性接触垫203，其 中，该导电凸块221如焊球、铜柱、焊锡凸块等金属材，但不限于此。或者， 该第二电子元件22可直接接触多个第一电性接触垫203。然而，有关该第二 电子元件22电性连接多个第一电性接触垫203的方式不限于上述。
此外，该导电柱23如铜柱或其它金属材的柱体，其接触结合及电性连 接该第二电性接触垫204。
另外，该导电柱23可配合该第二电性接触垫204的形状或其它设计需 求而呈现圆形柱、矩形柱或其它任意形状柱体，但不以上述为限。
另外，该导电柱23可通过电镀或其他沉积方式直接形成于该第二电性 接触垫204上。或者，该导电柱23可先预制成型，再藉一如银胶或铜膏的 导电粘着层(图略)接合于该第二电性接触垫204上。因此，有关该导电柱 23的工艺并无特别限制。
如图2C所示，形成一第二封装体25于该线路结构20的第二侧20b上， 以令该第二封装体25包覆该第二电子元件22与多个导电柱23，其中，该第 二封装体25具有一结合该线路结构20的第一表面25a与一相对该第一表面 25a的第二表面25b。接着，移除部分该第二封装体25，使多个导电柱23 的一端面23a外露出于该第二封装体25的第二表面25b。
于本实施例中，形成该第二封装体25的材质为介电材料，该介电材料 可为环氧树脂(Epoxy)，且该环氧树脂还包含铸模化合物(Molding Compound) 或底层涂料(Primer)，如环氧模压树脂(Epoxy Molding Compound，简称 EMC)，其中，该环氧模压树脂含有充填物(filler)，且该充填物含量为70至 90wt％。
此外，该第一封装体24的材质与该第二封装体25的材质可相同或不相 同。
另外，通过整平工艺，使该第二电子元件22的非作用面22b与多个导 电柱23的一端面23a同时外露于该第二封装体25的第二表面25b’，如图 2C’所示。
另外，于其它实施例中，亦可通过整平工艺(如研磨方式)，使该第一 电子元件21的非作用面21b外露于该第一封装体24，如图2C”所示。
如图2D所示，接续图2C所示的工艺，形成多个如焊球的导电元件27 于多个导电柱23的外露端面23a上，以供后续接置于如封装结构、电路板 或芯片等的电子装置3上。同理可知，接续图2C’及图2C”所示的工艺， 亦可形成多个导电元件27于多个导电柱23的外露端面23a上，以供后续接 置于电子装置3上，如图2D’及图2D”所示。
因此，本发明的电子封装件2,2’,2”的制法通过该导电柱23的端面23a 外露出该第二封装体25的第二表面25b,25b’，以令该端面23a作为接点结 构，且该导电柱23所占的空间较焊球小，故相较于现有技术，本发明的电 子封装件2有利于细间距(fine pitch)的封装需求，并能避免焊料桥接的问题， 又可通过导电柱23高脚结构所提供的充足空间，令第二电子元件22能保有 适当的厚度而维持结构强度及增加集成电路布设的空间，以满足大电压、大 电流的使用功能需求，更因而能提高产品良率。
此外，该线路结构20的第一侧20a与第二侧20b上分别设有第一电子 元件21与第二电子元件22，以形成立体式堆叠设计，故相较于现有的半导 体封装件的多芯片平面布设的设计，本发明的制法可大幅缩小该电子封装件 2的平面面积，且符合多功能及高功效的需求。
本发明亦提供一种电子封装件2,2’,2”(请配合参阅图2D、图2D’及 图2D”所示)，其包括：一线路结构20、至少一第一电子元件21、一第一 封装体24、至少一第二电子元件22、一第二封装体25以及多个导电柱23。
所述的线路结构20具有相对的第一侧20a与第二侧20b。
所述的第一电子元件21结合于该线路结构20的第一侧20a上。
所述的第一封装体24形成于该线路结构20的第一侧20a上，以令该第 一封装体24包覆该第一电子元件21。
所述的第二电子元件22设于该线路结构20的第二侧20b上。
所述的导电柱23形成于该线路结构20的第二侧20b上并电性连接该线 路结构20。
所述的第二封装体25形成于该线路结构20的第二侧20b上，以包覆该 第二电子元件22与多个导电柱23，且该第二封装体25具有一结合该线路结 构20的第一表面25a与一相对该第一表面25a的第二表面25b,25b’，令该 导电柱23的端面23a外露于该第二封装体25的第二表面25b,25b’。
于一实施例中，该线路结构20包含有多个电性连接该第一电子元件21 的导电盲孔柱202。
于一实施例中，该第一电子元件21具有相对的作用面21a与非作用面 21b，且该作用面21a电性连接该线路结构20。例如，于图2C”及图2D” 所示的电子封装件2”中，该第一电子元件21的非作用面21b外露于该第一 封装体24的表面24a。
于一实施例中，该第二电子元件22具有相对的作用面22a与非作用面22b，且该作用面22a电性连接该线路结构20。例如，该第二电子元件22 以倒装芯片方式电性连接该线路结构20。或者，于图2C’、图2D’及图2C”、 图2D”所示的电子封装件2’,2”中，该第二电子元件22的非作用面22b 外露于该第二封装体25的第二表面25b’。
于一实施例中，该导电柱23为铜柱。
于一实施例中，该导电柱23的端面23a外露于该第二封装体25的第二 表面25b,25b’。
于一实施例中，该电子封装件2,2’,2”还包括多个导电元件27，其形 成于该导电柱23的端面23a上。
于一实施例中，该导电柱23与该线路结构20第二侧20b的第二电性接 触垫204之间设有一导电粘着层(如铜膏或银胶)。
综上所述，本发明的电子封装件及其制法，通过该导电柱的设计，以利 于细间距的封装需求，以及令芯片不用薄型化而能保有适当的厚度借以提供 足够的集成电路布设空间及维持结构强度，进而满足大电压、大电流的使用 功能需求，且能提高产品良率。
此外，该线路结构的第一侧与第二侧上分别设有第一电子元件与第二电 子元件，以形成立体式堆叠设计，故能大幅缩小该电子封装件的平面面积， 且符合多功能及高功效的需求。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本 发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上 述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，其特征在于，该电子封装件包括：
线路结构，其具有相对的第一侧与第二侧；
第一电子元件，其设于该线路结构的第一侧上；
第一封装体，其包覆该第一电子元件；
第二电子元件，其设于该线路结构的第二侧上；
多个导电柱，其形成于该线路结构的第二侧上且电性连接该线路结构；以及
第二封装体，其包覆该第二电子元件与该导电柱，且该第二封装体具有一结合该线路结构的第一表面与一相对该第一表面的第二表面，令该导电柱的一端面外露于该第二封装体的第二表面。
2.根据权利要求1所述的电子封装件，其特征在于，该线路结构包含有多个电性连接该第一电子元件的导电盲孔柱。
3.根据权利要求1所述的电子封装件，其特征在于，该第一电子元件具有相对的作用面与非作用面，且该作用面电性连接该线路结构。
4.根据权利要求3所述的电子封装件，其特征在于，该第一电子元件的非作用面外露于该第一封装体。
5.根据权利要求1所述的电子封装件，其特征在于，该第二电子元件具有相对的作用面与非作用面，且该作用面电性连接该线路结构。
6.根据权利要求5所述的电子封装件，其特征在于，该第二电子元件以倒装芯片方式电性连接该线路结构。
7.根据权利要求5所述的电子封装件，其特征在于，该第二电子元件的非作用面外露于该第二封装体的第二表面。
8.根据权利要求1所述的电子封装件，其特征在于，该导电柱为铜柱。
9.根据权利要求1所述的电子封装件，其特征在于，该导电柱与线路结构第二侧之间设有一导电粘着层。
10.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该导电柱的端面上的导电元件。
11.一种电子封装件的制法，其特征在于，该制法包括：
提供一封装组件，其包含有具相对的第一侧与第二侧的线路结构、设于该线路结构的第一侧上的第一电子元件及包覆该第一电子元件的第一封装体；
于该线路结构的第二侧上设置第二电子元件，且于该线路结构的第二侧上形成多个电性连接该线路结构的导电柱；
于该线路结构的第二侧上形成第二封装体，以令该第二封装体包覆该第二电子元件与该导电柱，其中，该第二封装体具有一结合该线路结构的第一表面与一相对该第一表面的第二表面；以及
移除部分该第二封装体，以令该导电柱的端面外露于该第二封装体的第二表面。
12.根据权利要求11所述的电子封装件的制法，其特征在于，该线路结构包含有多个电性连接该第一电子元件的导电盲孔柱。
13.根据权利要求11所述的电子封装件的制法，其特征在于，该第一电子元件具有相对的作用面与非作用面，且该作用面电性连接该线路结构。
14.根据权利要求13所述的电子封装件的制法，其特征在于，该第一电子元件的非作用面外露于该第一封装体。
15.根据权利要求11所述的电子封装件的制法，其特征在于，该第二电子元件具有相对的作用面与非作用面，且该作用面电性连接该线路结构。
16.根据权利要求15所述的电子封装件的制法，其特征在于，该第二电子元件以倒装芯片方式电性连接该线路结构。
17.根据权利要求15所述的电子封装件的制法，其特征在于，该第二电子元件的非作用面外露于该第二封装体的第二表面。
18.根据权利要求11所述的电子封装件的制法，其特征在于，该导电柱为铜柱。
19.根据权利要求11所述的电子封装件的制法，其特征在于，该导电柱与线路结构第二侧之间形成有一导电粘着层。
20.根据权利要求11所述的电子封装件的制法，其特征在于，该制法还包括形成导电元件于该导电柱的端面上。
CN201811034942.6A 2018-09-05 2018-09-05 电子封装件及其制法 Pending CN110880481A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811034942.6A CN110880481A (zh) 2018-09-05 2018-09-05 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811034942.6A CN110880481A (zh) 2018-09-05 2018-09-05 电子封装件及其制法

Publications (1)

Publication Number Publication Date
CN110880481A true CN110880481A (zh) 2020-03-13

Family

ID=69727669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811034942.6A Pending CN110880481A (zh) 2018-09-05 2018-09-05 电子封装件及其制法

Country Status (1)

Country Link
CN (1) CN110880481A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037169A1 (en) * 2009-08-12 2011-02-17 Stats Chippac, Ltd. Semiconductor Device and Method of Dual-Molding Die Formed on Opposite Sides of Build-Up Interconnect Structures
US20150279820A1 (en) * 2014-03-31 2015-10-01 Micron Technology, Inc. Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US20160233196A1 (en) * 2015-02-09 2016-08-11 Amkor Technology, Inc. Semiconductor package using a coreless signal distribution structure
US20160300813A1 (en) * 2015-04-07 2016-10-13 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
US20170077053A1 (en) * 2015-09-15 2017-03-16 Qualcomm Incorporated Semiconductor package interconnect

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037169A1 (en) * 2009-08-12 2011-02-17 Stats Chippac, Ltd. Semiconductor Device and Method of Dual-Molding Die Formed on Opposite Sides of Build-Up Interconnect Structures
US20150279820A1 (en) * 2014-03-31 2015-10-01 Micron Technology, Inc. Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US20160233196A1 (en) * 2015-02-09 2016-08-11 Amkor Technology, Inc. Semiconductor package using a coreless signal distribution structure
US20160300813A1 (en) * 2015-04-07 2016-10-13 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
US20170077053A1 (en) * 2015-09-15 2017-03-16 Qualcomm Incorporated Semiconductor package interconnect

Similar Documents

Publication Publication Date Title
US20230163079A1 (en) Semiconductor device and method of manufacturing thereof
CN112117248B (zh) 电子封装件及其制法
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
CN107424973B (zh) 封装基板及其制法
CN111952274B (zh) 电子封装件及其制法
CN109755202B (zh) 电子封装件及其制法
US20230361091A1 (en) Electronic package and manufacturing method thereof
CN110797293A (zh) 封装堆叠结构及其制法暨封装结构
CN111987048A (zh) 电子封装件及其制法
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
CN110021572B (zh) 堆叠式封装结构及其制造方法
CN111883506A (zh) 电子封装件及其承载基板与制法
CN112397483A (zh) 电子封装件及其制法
TWI689067B (zh) 電子封裝件及其製法
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
CN110880481A (zh) 电子封装件及其制法
CN109037179B (zh) 电子封装件及其制法
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
CN111490025A (zh) 电子封装件及其封装基板与制法
TWI550805B (zh) 晶片堆疊封裝結構
US20220068801A1 (en) Electronic package, manufacturing method for the same, and electronic structure
US20230110079A1 (en) Fan-out package structure and manufacturing method thereof
CN116798962A (zh) 电子封装件及其制法
CN117673031A (zh) 电子封装件及其制法
CN117316884A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200703

Address after: Hsinchu County, Taiwan, China

Applicant after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: Grand Cayman Islands

Applicant before: PHOENIX & Corp.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200313

WD01 Invention patent application deemed withdrawn after publication