JP6292432B2 - 回路部材接合体の製造方法および回路部材 - Google Patents

回路部材接合体の製造方法および回路部材 Download PDF

Info

Publication number
JP6292432B2
JP6292432B2 JP2013004622A JP2013004622A JP6292432B2 JP 6292432 B2 JP6292432 B2 JP 6292432B2 JP 2013004622 A JP2013004622 A JP 2013004622A JP 2013004622 A JP2013004622 A JP 2013004622A JP 6292432 B2 JP6292432 B2 JP 6292432B2
Authority
JP
Japan
Prior art keywords
circuit member
shape
bonding material
central portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013004622A
Other languages
English (en)
Other versions
JP2014138024A (ja
Inventor
克司 菅
克司 菅
友基 磯部
友基 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase Chemtex Corp
Original Assignee
Nagase Chemtex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase Chemtex Corp filed Critical Nagase Chemtex Corp
Priority to JP2013004622A priority Critical patent/JP6292432B2/ja
Publication of JP2014138024A publication Critical patent/JP2014138024A/ja
Application granted granted Critical
Publication of JP6292432B2 publication Critical patent/JP6292432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • H01L2224/29013Shape in top view being rectangular or square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • H01L2224/29014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • H01L2224/29015Shape in top view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、基板に半導体素子を実装した実装構造体をはじめとする様々な回路部材接合体に関し、特にその製造方法に関する。
半導体素子を含む回路部材の実装方法として、例えばフリップチップ実装が主流となりつつある。フリップチップ実装においては、基板上に、樹脂封止部の前駆体である熱硬化性樹脂を含む接合材を供給した後、半導体素子を基板上に搭載し、基板に対して半導体素子を押圧するとともに加熱する工法(熱圧着)が採用されている。
半導体素子の基板と対向する対向領域、および基板の半導体素子と対向する対向領域には、それぞれバンプやパッドと称される端子が設けられている。熱圧着の際に、バンプとパッドとを接合させるとともに、接合材の少なくとも一部を硬化させることにより、実装工程の効率化を図ることができる。接合材としては、エポキシ樹脂を始めとする様々な熱硬化性樹脂が用いられている。また、熱硬化性樹脂に溶剤を混入させた溶剤型接合材を基板に塗布し、乾燥により溶剤を除去してから熱圧着を行う工法も提案されている(特許文献1参照)。
近年は、半導体素子の上に、別の半導体素子を積層し、これらを接続するチップ・オン・チップ(CoC)構造も採用されている。更に、半導体パッケージの上に、半導体素子や半導体パッケージを搭載したチップ・オン・パッケージ(CoP)構造や、パッケージ・オン・パッケージ(PoP)構造も採用されている。熱圧着は、フリップチップ実装だけでなく、これらの様々な製品の製造に適用することができる。
国際公開公報第2010/079831号パンフレット
熱圧着では、先ず、基板や半導体素子に接合材を塗布し、その後、接合材を半導体素子と基板とで挟み込むようにして実装が行われる。そのため、基板と半導体素子との間に気泡が巻き込まれやすく、接合部にボイドが形成されやすい。このようなボイドが形成されると、接合部の信頼性が損なわれる。
また、熱圧着では、半導体素子と基板とで接合材を挟み込んだ際に、半導体素子と基板との間から接合材がはみ出しやすい。このときに、はみ出す接合材の量が半導体素子の部位によって大きく異なると、きれいなフィレットが形成されず、製品の外観を損なう原因となる。更に、接合材が勢いよくはみ出すと、半導体素子の上面に接合材が付着することも懸念される。そのような場合には、例えば、CoC構造の形成が困難になる。
上記のような問題は、フリップチップ実装に限らず、熱圧着を採用して様々な製品を製造する場合に共通して生じ得るものである。
上記に鑑み、本発明は、熱圧着が行われることにより製造される、半導体素子を含む回路部材接合体において、接合部にボイドが発生するのを抑制するとともに、フィレット部の外観を向上させることを目的とする。
本発明の一局面は、第一回路部材と、第二回路部材と、前記第一回路部材と前記第二回路部材との間に介在する樹脂封止部と、を具備し、前記第一回路部材が、半導体素子を含む、回路部材接合体の製造方法に関する。本製造方法は、(i)前記第二回路部材と対向させる前記第一回路部材の第一対向領域に、前記樹脂封止部の前駆体である熱硬化性樹脂を含む接合材を、所定の印刷形状に印刷する工程と、(ii)前記印刷形状を有する前記接合材を介して、前記第一回路部材と対向させる前記第二回路部材の第二対向領域と前記第一対向領域とを対向させて、前記第一回路部材を前記第二回路部材に搭載し、前記第一回路部材を前記第二回路部材に対して熱圧着する工程と、を有する。ただし、前記印刷形状は、中央部と、前記中央部から異なる方向に突出する複数の延在部と、を有する第一形状を有するか、または、中央部と、前記中央部の周囲に点在する複数の点在部と、を有する第二形状を有する。
上記のように、接合材の印刷形状が、中央部と複数の延在部とを有する第一形状または中央部と複数の点在部とを有する第二形状であることにより、熱圧着の際に、接合材の流動経路と気泡の流動経路とが形成されることとなり、気泡が接合材に堰き止められて回路部材間に残存する確率が小さくなる。よって、接合部にボイドが形成されにくい。
また、接合材が比較的流動し難い延在部や点在部に、予め接合材を存在させることで、第一および第二対向領域の形状に応じて、接合材の拡散状態を制御することができる。その結果、回路部材間からはみ出す接合材の量が、回路部材の部位によって大きく異ならないようにすることが可能となる。よって、樹脂封止部に、外観に優れたフィレットが形成される。
前記印刷形状の面積は、前記第一対向領域の面積の10%以上90%以下であることが好ましい。印刷形状の面積を上記範囲に制限することで、熱圧着の初期に両方の回路部材と接触する接合材の面積を、より気泡が巻き込まれにくい面積に制限することができる。また、回路部材間からはみ出す接合材の量を低減しやすくなる。
前記中央部の形状は、前記第一および第二対向領域の形状と相似形であることが好ましい。対向領域と印刷形状の中央部とが相似形であることにより、回路部材間に過不足のないように接合材を拡散させることが、より容易となる。
前記第一対向領域が、多角形の輪郭を有する場合、前記第一形状は、前記中央部と、前記中央部から前記多角形の頂点に向かって突出する前記複数の延在部と、を有することが好ましく、前記第二形状は、前記中央部と、前記多角形の頂点と重心とを結ぶ線上に位置する前記複数の点在部と、を有することが好ましい。印刷形状を、上記のような第一または第二形状とすることにより、従来は接合材が不足しやすかった多角形の頂点付近に、過不足のないように接合材を拡散させることが、より容易となる。また、多角形の各辺からはみ出す接合材の量を最小限に抑制することが容易となる。その結果、より外観に優れたフィレットが形成される。
前記多角形が、例えば、矩形である場合、前記第一形状は、前記中央部と、前記中央部から前記矩形の4つの頂点に向かって突出する4つの前記延在部と、を有することが好ましく、前記第二形状は、前記中央部と、前記矩形の4つの頂点と重心とを結ぶ線上に位置する4つの前記点在部と、を有することが好ましい。これにより、上記と同様の効果を得ることができる。
前記多角形の頂点は、前記接合材と接触しているか、または、前記多角形の頂点の近傍に前記接合材が存在することが好ましい。これにより、従来は接合材が不足しやすかった多角形の頂点付近に、過不足のないように接合材を拡散させるとともに、多角形の各辺からはみ出す接合材の量を最小限に抑制することが更に容易となる。
具体的な態様において、前記第一回路部材は、半導体素子または半導体パッケージであり、前記第二回路部材は、半導体素子、半導体パッケージ、樹脂基板、セラミック基板およびシリコン基板よりなる群から選択される少なくとも1種である。これにより、各種基板上に半導体パッケージが搭載された構造、各種基板上に半導体素子が搭載されたチップ・オン・ボード(CoB)構造(チップ・オン・フィルム(CoF)、チップ・オン・グラス(CoG)を含む)、チップ・オン・チップ(CoC)構造、チップ・オン・パッケージ(CoP)構造およびパッケージ・オン・パッケージ(PoP)構造の回路部材接合体を任意に選択して得ることが可能である。
なお、半導体素子とは、主に、フリップチップ実装に用いられるベアチップを意味する。ベアチップはバンプのような端子を具備してもよい。また、半導体パッケージとは、主に、ベアチップと、ベアチップを封止する樹脂等のパッケージと、で構成された電子部品を意味する。
好ましい具体的な態様では、前記第一回路部材は、複数の半導体素子であり、かつ前記複数の半導体素子は、個片にダイシングされる前の半導体ウエハに含まれている。この場合、前記接合材を印刷する工程は、前記半導体ウエハに含まれる前記複数の半導体素子のそれぞれに、前記接合材を前記所定の印刷形状で印刷する工程である。そして、前記接合材を印刷する工程の後、前記熱圧着する工程の前に、前記半導体ウエハをダイシングして前記複数の半導体素子を個片化する工程を行う。このような方法によれば、例えばCoB、CoPまたはCoC構造の回路部材接合体を、効率的に製造することが可能となる。
別の好ましい具体的な態様では、前記第一回路部材は、個片化された複数の半導体素子であり、前記第二回路部材は、前記複数の半導体素子に対応する複数の前記第二対向領域を有する、ガラス基板、樹脂基板、セラミック基板およびシリコン基板よりなる群から選択される少なくとも1種の基板である
本発明の方法において、前記熱圧着する工程の後、更に、加熱により前記接合材に含まれる前記熱硬化性樹脂の硬化反応を進行させる工程(アフターキュア)を行ってもよい。すなわち、接合材に含まれる熱硬化性樹脂は、熱圧着の際に硬化を完了させてもよいが、その後のアフターキュアで硬化を完了させてもよい。
前記接合材は、前記熱硬化性樹脂を溶解させる揮発性の溶剤を含んでもよい。前記熱硬化性樹脂としては、エポキシ樹脂が好ましい。この場合、前記接合材を印刷する工程の後、前記熱圧着する工程の前に、更に、前記溶剤を揮発させて前記接合材を乾燥させる工程を行う。溶剤が除去された乾燥後の接合材は、粘度が高くなり、少なくとも見かけ上は、いわゆる半硬化状態となっている。この際、必要な加熱を行って、硬化反応の一部を進行(熱硬化性樹脂をBステージ化)させてもよい。その場合、熱圧着の際には、硬化反応の残部を進行させるだけでよく、アフターキュアの工程を省いたり、アフターキュアの時間を短縮したりすることができる。
上記製造方法で製造される回路部材接合体の具体的な態様の1つは、第一回路部材と、第二回路部材と、前記第一回路部材と前記第二回路部材との間に介在する樹脂封止部と、を具備し、前記第一回路部材が、半導体素子を含み、前記樹脂封止部は、前記第一回路部材と前記第二回路部材との対向領域の輪郭に沿ってフィレット部を形成しており、前記輪郭の合計長さをn分割(24≦n)し、各区分におけるフィレット部のはみ出し幅をWk(k=1、2・・・n)とするとき、Wkの平均値:(ΣWk)/nと、Wkとの差が、平均値の50%以下である区分の数が、全区分数nの60%以上である、回路部材接合体である。このような回路部材接合体のフィレット部は、外観に優れている。
同様に、前記各区分におけるフィレット部の最大高さをHk(k=1、2・・・n)とするとき、Hkの平均値:(ΣHk)/nと、Hkとの差が、平均値の50%以下である区分の数が、全区分数nの60%以上であることが好ましい。このような回路部材接合体のフィレット部は、更に外観に優れている。
本発明の別の一局面は、個片にダイシングされる前の複数の半導体素子を含む半導体ウエハと、前記半導体ウエハに含まれる前記複数の半導体素子のそれぞれに、印刷により塗布された接合材と、を具備し、前記複数の半導体素子の形状が、それぞれ多角形であり、前記接合材の印刷形状が、中央部と、前記中央部から異なる方向に突出する複数の延在部と、を有する第一形状、または、中央部と、前記中央部の周囲に点在する複数の点在部と、を有する第二形状であり、前記多角形の頂点が前記接合材と接触しているか、または、前記多角形の頂点の近傍に前記接合材が存在する、回路部材に関する。
本発明によれば、熱圧着が行われることにより製造される、半導体素子を含む回路部材接合体において、接合部にボイドが発生するのを抑制するとともに、フィレット部の外観を向上させることができる。
第一回路部材の第一対向領域と、第二回路部材の第二対向領域との関係の一例を示す図である。 第一形状の一例を示す図である。 第二形状の一例を示す図である。 接合材の印刷形状の中央部の重心と矩形の回路部材の重心との関係を示す図である。 多角形の輪郭線と接合材との関係を示す図である。 接合材の印刷形状のバラエティを示す図である。 回路部材接合体のバラエティを示す図である。 回路部材接合体の製造方法の一例の前半の工程を示す図である。 回路部材接合体の製造方法の一例の中半の工程を示す図である。 回路部材接合体の製造方法の一例の後半の工程を示す図である。 回路部材接合体の製造方法の別の一例の前半の工程を示す図である。 回路部材接合体の製造方法の別の一例の後半の工程を示す図である。 回路部材接合体の一例のフィレット部の状態を示す断面図である。 回路部材接合体の一例のフィレット部の状態を示す上面図である。 従来の接合材の印刷形状とボイドの原因となる気泡の状態を示す図である。 従来の回路部材接合体の一例のフィレット部の状態を示す上面図である。 従来の回路部材接合体の一例のフィレット部の状態を示す断面図である。
以下、図面を参照しながら、第一回路部材と、第二回路部材と、第一回路部材と第二回路部材との間に介在する樹脂封止部とを具備し、第一回路部材が半導体素子を含む、回路部材接合体を製造する方法について説明する。
まず、第一工程では、第二回路部材と対向させる第一回路部材の第一対向領域および第一回路部材と対向させる第二回路部材の第二対向領域から選択される少なくとも第一対向領域に、樹脂封止部の前駆体である接合材を印刷する。
第一回路部材は、例えば、半導体素子または半導体パッケージである。第二回路部材は、例えば、半導体素子、半導体パッケージ、ガラス基板、樹脂基板、セラミック基板およびシリコン基板よりなる群から選択される少なくとも1種である。樹脂基板としては、例えば、エポキシ樹脂基板(例えば、ガラスエポキシ基板)、フッ素樹脂基板、ビスマレイミドトリアジン基板、フレキシブル樹脂基板(例えば、ポリイミド樹脂基板)などを用いることができる。
接合材は、スクリーン印刷のような印刷の技術により、第一対向領域または第二対向領域に塗布可能な材料(例えばペースト状材料)である。接合材は、熱硬化性樹脂を含む。このような接合材としては、例えば、従来から半導体素子の封止剤として用いられているエポキシ樹脂組成物を用いることができるが、特に限定されない。接合材は、熱硬化性樹脂を溶解する溶剤を含んでもよい。
図1に、第一回路部材10が複数の金属バンプ11を有する半導体素子(ベアチップ)10aであり、第二回路部材20が回路基板である場合の、第一対向領域12と第二対向領域22との関係を示す。第一対向領域12は、複数のバンプが形成されているベアチップ10aの表面である。第二対向領域22は、回路基板20の表面に破線で示す矩形の領域である。この矩形の領域は、ベアチップ10aの輪郭と同じ形状の輪郭を有している。図示しないが、第二対向領域22の複数のバンプ11と対応する位置には、金属パッドなどの端子が設けられている。接合材は、第一対向領域12に印刷してもよく、第二対向領域22に印刷してもよく、第一対向領域12と第二対向領域22の両方に印刷してもよい。
ただし、第一対向領域12または第二対向領域22(以下、単に「対向領域」とも称する。)に供給される接合材の印刷形状は、中央部と、中央部から異なる方向に突出する複数の延在部とを有する第一形状、または、中央部と、中央部の周囲に点在する複数の点在部と、を有する第二形状である。すなわち、接合材は、従来とは異なり、対向領域のほぼ全面には供給されない。具体的には、対向領域の輪郭の少なくとも一部(例えば矩形の各辺の中央部)に沿って、接合材が供給されない領域が設けられる。
図2に、第一形状の一例を上面図により示す。第一形状30は、図中、実線で囲まれた領域であり、接合材が供給される領域である。第一形状30は、中央部31と、中央部31から異なる方向に突出する複数の延在部32とを有する。具体的には、延在部32は、矩形の対向領域12(22)の4つの頂点33に向かって突出している。より具体的には、延在部32は、矩形の対向領域12(22)の2つの対角線34に沿って設けられ、中央部31の重心は、矩形の対向領域12(22)の重心35と一致している。第一形状30は、対称中心および対称面を有する形状でもある。このような第一形状になるように接合材を印刷することで、回路部材間に過不足のないように接合材を拡散させることができ、更に、気泡が回路部材間に残存する確率を低減することができる。
図3に、第二形状の一例を上面図により示す。第二形状36は、図中、実線で囲まれた領域であり、接合材が複数領域に分割されて供給されることを示している。すなわち、第二形状36は、中央部37と、中央部37の周囲に点在する複数の点在部38とを有する。具体的には、点在部38は、矩形の対向領域12(22)の4つの頂点33と、対向領域の重心35とを結ぶ線(対角線34)上に位置している。そして、中央部37の重心は、矩形の対向領域12(22)の重心35と一致している。第二形状36は、対称中心および対称面を有する形状でもある。このような第二形状になるように接合材を印刷する場合にも、回路部材間に過不足のないように接合材を拡散させることができ、更に、気泡が回路部材間に残存する確率を低減することができる。
図2、3では、対向領域12(22)は矩形であるが、対向領域の形状は、特に限定されない。対向領域の形状は、例えば、正六角形や正八角形のような多角形であってもよい。対向領域の形状が矩形以外の形状である場合にも、延在部は、多角形の頂点と対向領域の重心とを結ぶ線に沿って設けることができる。また、点在部は、多角形の頂点と対向領域の重心とを結ぶ線上に設けることができる。
また、図2、3では、中央部31、37の形状が、対向領域12(22)と相似形の矩形となっているが、中央部の形状は、対向領域と相似形である必要はない。ただし、中央部の形状を対向領域と相似形に近づけることで、回路部材間に過不足のないように接合材を拡散させることが、より容易となる。
また、図2、3では、中央部31(37)の重心は、矩形の対向領域12(22)の重心35と重複しているが、重心同士が重複する必要はない。例えば、図1の場合に、第二回路部材20の第二対向領域22が、左右非対称な凹凸形状を有する場合には、第二対向領域22の左半分に供給すべき接合材の量と、右半分に供給すべき接合材の量とを、異ならせることが望ましい。具体的には、凹部が多く形成されている左半分または右半分に、より多くの接合材を供給することが望ましい。そのような場合、図4に示すように、接合材を供給すべき対向領域の態様に応じて、破線40で示すように、印刷形状の中央部の重心39を、対向領域12(22)の重心35から意図的にずらしてもよい。
ずれの程度は、対向領域12(22)の面積の20%の面積を有し、対向領域と相似形であり、かつ対向領域と重複する重心を有する仮想領域の範囲内に、中心部の重心が存在するような範囲とすることが望ましい。このような範囲内に中心部の重心があれば、接合材の拡散範囲が対向領域をはみ出す可能性が小さくなる。
対向領域が、多角形である場合、多角形の各辺からはみ出す接合材の量を最小限に抑制する観点から、多角形の頂点を除く輪郭線の50%以上は、印刷された接合材に隣接していないことが好ましい。すなわち、多角形の各辺の多くの部分(特に中央部を含む50%以上)は、接合材に隣接しないことが望ましい。ここで、多角形の辺と接合材とが隣接する場合とは、多角形の輪郭を構成する各辺の長さをLn(n=1、2、3または4)とするとき、いずれかの辺からの距離が、その辺(多角形が矩形の場合はその辺に隣接する辺)の長さLnの20分の1の距離以内である場合をいい、辺と接合材とが接触している場合も含まれる。
一方、多角形の頂点は、接合材と接触しているか、または、多角形の頂点の近傍には接合材が存在することが好ましい。例えば、頂点から延びる2辺のうち、短い方の辺の長さをLsとするとき、頂点からの距離がLsの20分の1の距離以内に、接合材が存在することが好ましい。
図5は、矩形の対向領域の輪郭線と接合材との関係を示している。対向領域の長辺の長さはL1であり、短辺の長さはL2である。このとき、接合材が、例えば長辺からL2の20分の1の距離(図中、矢印l2で示される距離)以内に存在する場合には、接合材がその辺に隣接しているといえる。同様に、接合材が、例えば短辺からL1の20分の1の距離(図中、矢印l1で示される距離)以内に存在する場合には、接合材がその辺に隣接しているといえる。図5においては、l1=0.05×L1かつl2=0.05×L2の場合に、2点鎖線DL2の外側の領域に存在する接合材が、矩形の輪郭を構成する各辺に隣接していると考えることができる。
印刷形状の面積(第一形状または第二形状で囲まれた面積)は、第一または第二対向領域の面積の10%〜90%であることが好ましく、30%〜70%であることが更に好ましい。これにより、熱圧着の初期に両方の回路部材と接触する接合材の面積を、より気泡が巻き込まれにくい面積に制限することができる。更に、接合材が供給されない領域が過不足なく存在するため、気泡の移動経路をより確実に確保することができる。更に、接合材の回路部材間からのはみ出しも抑制される。
印刷形状の中央部の面積は、印刷形状の面積の5%〜85%であることが好ましく、25%〜65%であることが更に好ましい。中央部の面積を上記範囲に制限することで、中央部と延在部(または点在部)との割合を、より気泡が巻き込まれにくく、かつ外観に優れたフィレットが形成される割合に制限することができる。なお、第一形状においては、中央部と延在部との境界が明確でない場合もある。そのような場合に、中央部と延在部との境界を明確化すべきときには、対向領域の重心を含み、対向領域と相似形であり、かつ印刷形状の面積の5%〜85%の面積を有する中央部の輪郭を、任意に設定すればよい。そして、そのような輪郭を外れる領域は、延在部と考えればよい。
次に、図6に、接合材の印刷形状のバラエティを例示する。図6(a)は、第二形状の一例である。図6(b)、(c)は、第一形状の例である。図6(a)、(b)の印刷形状は、多角形の輪郭線の80%以上が、印刷された接合材に隣接していない場合の例である。図6(c)は、多角形の頂点が、印刷された接合材に接触している場合の例である。図6(a)では、中央部を明確に把握できるが、図6(b)、(c)では、中央部と延在部との境界が明確ではない。この場合、上記のように、対向領域の重心(点G)を含み、対向領域と相似形の四角形であり、かつ印刷形状の面積の5%〜85%の面積を有する四角形の輪郭で囲まれた領域を中央部と考えればよい。図中、任意に設定される中央部の一例を鎖線DL1で示す。
なお、接合材の印刷形状は、対称中心または対称面を有することが好ましい。回路部材は、対称中心または対称面を有する形状であることが多いため、印刷形状を対称中心または対称面を有する形状とすることで、回路部材間に過不足のないように接合材を拡散させることが、より容易となる。また、気泡の流動経路が放射状に形成されやすくなり、気泡が回路部材間に残存する確率が更に低減する。
また、対向領域が、多角形である場合、中央部は、多角形の重心と重複することが好ましい。すなわち、印刷形状の中央部の位置や形状は、多角形の重心を覆うように設定されることが好ましい。これにより、回路部材間の全領域に、過不足のないように、接合材を拡散させることが、より容易になる。
なお、印刷形状の中央部の重心と多角形の重心とは、重複する必要はない。ただし、中央部の重心と多角形の重心とが重複することにより、通常は、回路部材間の全領域に過不足のないように接合材を拡散させることが、更に容易になる。ここで、中央部の重心と多角形の重心とが重複する場合とは、回路部材を、その厚さ方向と平行な方向から見た場合に重心が重複することをいう。
次に、第二工程について説明する。
第二工程では、接合材を介して第一対向領域と第二対向領域とを対向させて、第一回路部材と第二回路部材とを熱圧着する。熱圧着とは、例えば第一回路部材を、接合材を介して第二回路部材上に搭載し、第二回路部材に対して第一回路部材を押圧するとともに加熱する工程である。このような熱圧着の工程は、市販の様々なボンディング装置を用いて行うことができる。ボンディング装置は、例えば、第一回路部材を吸引により保持するとともに、第一回路部材を加熱することが可能なボンディングヘッドを具備する。
熱圧着の工程では、例えば、第一回路部材が具備する金属バンプと、第二回路部材が具備する金属パッドとの接合が行われる。熱圧着の際に、ボンディングヘッドに超音波を印加することにより、金属間の接合の形成を促進することができる。熱圧着工程のとき、接合材に含まれている熱硬化性樹脂の硬化反応が進行する。これにより、その後のアフターキュアを省略したり、アフターキュアの時間を短縮したりすることができる。また、接合材が溶剤を含む場合には、接合材を対向領域に塗布した後、加熱等により溶剤を除去するまでの間にも、熱硬化性樹脂の硬化反応を進行させることができる。ただし、このような乾燥工程における硬化反応では、樹脂組成物が完全硬化となる状態(熱硬化性樹脂をCステージ化させた状態)まで硬化反応を進行させないように、留意する必要がある。具体的には、熱硬化性樹脂が一部硬化している状態(熱硬化性樹脂をBステージ化させた状態)まで進行させることができる。熱圧着前に硬化反応を進行させることにより、アフターキュアを省略したり、アフターキュアの時間を短縮したりすることが、より容易となる。
次に、図7に、回路部材接合体のバラエティを例示する。
図7(a)は、CoC構造の回路部材接合体70Aである。基板71Aの上に、複数のバンプを有する第一半導体素子72Aが搭載されており、第一半導体素子72Aの上に、更に、第二半導体素子73Aが搭載されている。基板71Aと第一半導体素子72Aとの間には、第一バンプ76Aによる接合部を封止する第一樹脂封止部74Aが形成されており、第一半導体素子72Aと第二半導体素子73Aとの間には、第二バンプ77Aによる接合部を封止する第二樹脂封止部75Aが形成されている。ここで、第一樹脂封止部74Aは、前駆体である接合材を、第一形状または第二形状となるように、基板71Aの上面および/または第一半導体素子72Aの下面(バンプ形成面)に印刷し、熱圧着することにより形成することができる。同様に、第二樹脂封止部75Aは、前駆体である接合材を、第一形状または第二形状となるように、第一半導体素子72Aの上面および/または第二半導体素子72Aの下面(バンプ形成面)に印刷し、熱圧着することにより形成することができる。
CoC構造は、図7(a)のような形態に限らず、第一半導体素子は、ワイヤー接続により基板に接続してもよい。また、第一半導体素子および第二半導体素子の少なくとも一方に貫通穴を形成し、半導体素子の表面と裏面とを導通する電極を形成してもよい(例えば、TSV工法)。このような電極を形成することで、非常に高密度な実装が可能となる。
図7(b)は、CoP構造の回路部材接合体70Bである。基板71Bの上に、複数の第一バンプ76Bを有する半導体パッケージ72Bが搭載されており、半導体パッケージ72Bの上に、更に、半導体素子73Bが搭載されている。基板71Bと半導体パッケージ72Bとの間には、第一樹脂封止部74Bが形成されており、半導体パッケージ72Bと半導体素子73Bとの間には、第二バンプ77Bによる接合部を封止する第二樹脂封止部75Bが形成されている。ここで、第一樹脂封止部74Bは、前駆体である接合材を、第一形状または第二形状となるように、基板71Bの上面および/または半導体パッケージ72Bの下面(バンプ形成面)に印刷し、熱圧着することにより形成することができる。同様に、第二樹脂封止部75Bは、前駆体である接合材を、第一形状または第二形状となるように、半導体パッケージ72Bの上面および/または半導体素子73Bの下面(バンプ形成面)に印刷し、熱圧着することにより形成することができる。
図7(c)は、PoP構造の回路部材接合体70Cである。基板71Cの上に、複数の第一バンプ76Cを有する第一半導体パッケージ72Cが搭載されており、第一半導体パッケージ72Cの上に、更に、複数の第二バンプ77Cを有する第二半導体パッケージ73Cが搭載されている。基板71Cと第一半導体パッケージ72Cとの間には、第一樹脂封止部74Cが形成されており、第一半導体パッケージ72Cと第二半導体パッケージ73Cとの間には、第二樹脂封止部75Cが形成されている。ここで、第一樹脂封止部74Cは、前駆体である接合材を、第一形状または第二形状となるように、基板71Cの上面および/または第一半導体パッケージ72Cの下面(バンプ形成面)に印刷し、熱圧着することにより形成することができる。同様に、第二樹脂封止部75Cは、前駆体である接合材を、第一形状または第二形状となるように、第一半導体パッケージ72Cの上面および/または第二半導体パッケージ73Cの下面(バンプ形成面)に印刷し、熱圧着することにより形成することができる。
なお、上記では、第一樹脂封止部および第二樹脂封止部の双方を、第一形状または第二形状で印刷した接合材から形成する態様を説明したが、いずれか一方の樹脂封止部のみ、第一形状または第二形状に印刷した接合材から形成してもよい。
次に、図8A〜Cを参照しながら、具体的な製造方法の一例について説明する。
ここでは、第一回路部材が、複数の半導体素子であり、かつ複数の半導体素子が、個片にダイシングされる前の半導体ウエハに含まれている場合について説明する。接合材を印刷する工程は、1回の工程で、半導体ウエハに含まれる複数の半導体素子のそれぞれに、所定のマスクを用いて、接合材を第一形状または第二形状で印刷する工程である。
図8A(a)は、マスク80を用いて、半導体ウエハ81に、接合材86を印刷する工程を示している。半導体ウエハ81には、複数の個片の半導体素子のそれぞれに対応するバンプ(例えば金製バンプ)83が形成されている。マスク80は、複数の個片の半導体素子に対応する複数の窓部84を有する。このマスク80を、ダイシングされる前の半導体ウエハ81の上面に載置し、スキージ85を用いて接合材86を印刷する。これにより、図8A(b)に示すように、複数の個片の半導体素子に対応する複数の第一対向領域に、一回の工程で、接合材86が塗布される。図8(c)は、印刷が完了した半導体ウエハ81の複数の第一対向領域を概念的に示している。拡大された図の実線で囲まれた領域は、接合材が印刷された領域である。印刷形状は、第一形状である。印刷する接合材の厚さは、特に限定されないが、例えば5〜50μm程度である。
接合材が溶剤を含む場合には、図8B(a)に示すように、半導体ウエハ81のダイシングを行う前に、溶剤を除去するための乾燥工程が行われる。乾燥工程は、どのような方法で行ってもよいが、例えば、赤外線照射装置87を具備するオーブンを用いることで効率良く行うことができる。乾燥温度は、接合材の組成によるが、例えば60〜180℃が好ましく、60〜120℃がより好ましい。また、乾燥時間は、30秒〜120分が好ましい。あるいは、室温(18〜28℃程度)で通気乾燥を行うこともできる。乾燥条件を適宜設定して、乾燥後の接合材86を、熱硬化性樹脂の硬化が一部進行した、いわゆるBステージの状態の接合材86aとしてもよい(図8B(b))。
次に、熱圧着を行う前に、図8B(c)に示すように、半導体ウエハ81を裁断装置88によりダイシングして、複数の半導体素子を個片化する工程を行う。このような方法によれば、例えばCoB、CoPまたはCoC構造の回路部材接合体の製造に必要な第一回路部材、すなわち図8(d)に示すような個片化された半導体素子(ベアチップ)89を、効率的に製造することが可能である。
次に、図8C(a)に示すように、個片化された複数の半導体素子89を、例えば基板20の第二対向領域に熱圧着する工程を行う。具体的には、半導体素子89が有する金属バンプ83を、基板20が具備する金属パッド23に押圧しながら、半導体素子89を加熱する。図では明確ではないが、これにより、バンプ83とパッド23とが融合して、電気的接続が達成される。熱圧着装置には、加熱装置を備えた市販のボンディングヘッド24を用いればよい。
なお、図示例では、金属バンプと金属パッドとの接合例を示したが、各回路部材が有する電極端子の素材や態様は、特に限定されない。従って、金属同士の接合は、電極端子の態様に応じて、超音波接続、半田接合などの方法により達成される。例えば、金属バンプ83が、金(Au)製である場合には、ボンディングヘッド24に超音波を印加することで接合が促進される。また、金属バンプ83が低融点金属(半田)である場合には、加熱によりバンプが溶融し、パッド23に濡れ広がる。パッド23には、半田のような低融点金属のめっき層を形成することが好ましい。
熱圧着の際、接合材86aに含まれている熱硬化性樹脂の硬化反応が進行する。これにより、接合材は、少なくとも半硬化状態の封止部86bとなる(図8C(b))。ただし、この段階で、熱硬化性樹脂の硬化反応を完了し、所望の樹脂封止部86cを形成してもよい。
圧着温度としては、150〜300℃が一般的であり、好ましくは200〜280℃、より好ましくは220〜250℃である。圧着時間としては、0.5〜10秒が一般的であり、好ましくは0.5〜5秒である。加圧力は、回路部材により相違するが、例えば3〜50g(グラム)f/バンプが一般的であり、好ましくは5〜30gf/バンプである。
熱圧着の後、図8C(c)に示すように、例えば、赤外線照射装置87を具備するオーブンを用いて、半硬化状態の封止部86bのアフターキュアが行われる。これにより、樹脂封止部86cが形成され、回路部材接合体90が完成する。
ところで、ダイシングされる前の半導体ウエハに接合材を印刷する工程としては、従来から、複数の半導体素子の全面に接合材を塗布することが常識的に行われている。しかし、そのような印刷を行うと、接合材の印刷形状を上記の第一形状または第二形状とすることができないため、接合部にボイドが形成されたり、フィレット部の外観が損なわれたりする。印刷以外の方法、例えば、スピンコート法、ロールコーター法などを利用する場合にも同様である。一方、上記のように、複数の第一形状または第二形状に対応する開口を有するマスクを用いて、個片の半導体素子毎に、第一形状または第二形状になるように接合材を塗布することで、上記問題を少なくとも低減することができる。
次に、図9A、Bを参照しながら、具体的な製造方法の別の一例(参考例)について説明する。
ここでは、第一回路部材が、個片化された複数の半導体素子であり、第二回路部材が、複数の半導体素子に対応する複数の第二対向領域を有する基板である場合について説明する。接合材を印刷する工程は、1回の工程で、基板に設定されている複数の第二対向領域のそれぞれに、所定のマスクを用いて、接合材を第一形状または第二形状で印刷する工程である。
図9A(a)は、マスク80Aを用いて、基板20に、接合材86を印刷する工程を示している。基板20の複数の第二対向領域には、図示しないが、複数の半導体素子のそれぞれに対応する金属製パッドが形成されている。マスク80Aは、複数の第二対向領域に対応する複数の窓部84Aを有する。このマスク80Aを、基板20の上面に載置し、スキージ85Aを用いて接合材86を印刷する。これにより、図9A(b)に示すように、複数の第二対向領域に、一回の工程で、接合材86が塗布される。印刷する接合材の厚さは、特に限定されないが、例えば5〜50μm程度である。
接合材86が溶剤を含む場合には、図9A(c)に示すように、溶剤を除去するための乾燥工程が行われる。乾燥工程は、上記と同様に、例えば、赤外線照射装置87を具備するオーブンを用いて行うことができる。乾燥後の接合材86a(図9A(d))は、いわゆるBステージの状態である。
次に、図9B(a)に示すように、個片化された複数の半導体素子89を、基板20の第二対向領域に熱圧着する工程を行う。すなわち、ボンディングヘッド24を用いて、接合材86を介して、半導体素子89のバンプ83を基板20が具備する金属パッド23に押圧するとともに半導体素子89を加熱する。これにより、バンプ83とパッド23との接合が行われる。このとき、接合材86aに含まれている熱硬化性樹脂の硬化反応が進行し、半硬化状態の封止部86bとなる(図9B(b))。その後、上記と同様に、図9B(c)に示すように、必要に応じて、半硬化状態の封止部86bのアフターキュアが行われ、樹脂封止部86cを有する回路部材接合体90が完成する。
図10に、上記の製造方法により製造された回路部材接合体の一例の断面図を概念的に示す。また、図11には、同回路部材接合体の上面図を示す。
回路部材接合体100は、第一回路部材である半導体素子110と、第二回路部材である基板120と、半導体素子110と基板120との間に介在する樹脂封止部130と、を具備する。樹脂封止部130は、半導体素子110と基板120との対向領域の輪郭に沿って、フィレット部131を形成している。ここで、例えば、対向領域の輪郭の合計長さを12分割し、各区分におけるフィレット部のはみ出し幅の最大値をWk(k=1、2・・・12)とする。このとき、最大値Wkの平均値:(ΣWk)/12と、各区分におけるWkとの差は、常に平均値の50%以下、更には30%以下となっている。
同様に、各区分におけるフィレット部の最大高さをHk(k=1、2・・・12)とするとき、Hkの平均値:(ΣHk)/12と、各区分におけるHkとの差は、常に平均値の50%以下、更には30%以下となっている。
上記のようなフィレット部131は、フィレット部のはみ出し幅と高さのばらつきが小さいことから、外観に優れているといえる。なお、図10、11では、対向領域の輪郭の合計長さを12分割する場合について説明したが、実際には、より多数に分割することが望ましく、例えば24以上、更には48以上に分割した場合に、上記の関係が満たされることが望ましい。また、必要な外観の美しさを担保する観点からは、最大値Wkの平均値:(ΣWk)/nと、各区分におけるWkとの差が、常に平均値の50%以下である必要はなく、平均値:(ΣWk)/nとWkとの差が50%以下である区分の数が、全区分の60%以上であれば十分と考えられる。同様に、フィレット部の高さについても、平均値:(ΣHk)/nとHkとの差が50%以下である区分の数が、全区分の60%以上であれば十分と考えられる。
一方、図12(a)〜(c)は、基板120に従来の形状に印刷された接合材86と、接合材86を介して基板120に搭載される半導体素子110との位置関係を示している。図12(c)の破線は、半導体素子110の輪郭(すなわち第二対向領域)を示し、破線内の実線は、従来の接合材86の印刷形状の一例を示している。図12(b)に示すように、接合材86の表面には、例えば溶剤が気泡となって揮発する際に凹部150が形成されることがある。このとき、図12(c)のような形状に接合材86が印刷されていると、凹部150に内包されている空気の流動経路が確保されず、半導体素子110と基板120との間に気泡が残存しやすい。更に、接合材86により形成されるフィレット部131は、図13に示すように、矩形の半導体素子110の頂点付近で不足しがちになるとともに、矩形の各辺の中央部では、接合材86の多くがはみ出してしまう場合がある。従って、接合材のはみ出し幅の最大値Wkのばらつきが大きくなる。接合材86の多くがはみ出すと、図14に示すように、フィレット部131の最大高さHkが過剰に高くなり、半導体素子110の上面にまで濡れ広がる可能性がある。そして、最大高さHkのばらつきも大きくなる。
次に、接合材の詳細について説明する。
接合材は、必須成分として熱硬化性樹脂を含む。熱硬化性樹脂は、特に限定されないが、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、メラミン樹脂、尿素樹脂、アルキド樹脂、ポリウレタンなどを主剤として含むことができる。これらのうちでは、特にエポキシ樹脂が耐熱性やコストの点で優れている。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。熱硬化性樹脂は、更に、主剤の硬化剤、硬化促進剤、溶剤などを含むことができる。
エポキシ樹脂としては、特に限定されないが、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、脂環式エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル型エポキシ樹脂、シリコーン変性エポキシ樹脂等を用いることができる。これらは単独で用いてもよく、2種以上を組み合わせて使用してもよい。これらのうちでは、ナフタレン型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂が好ましく、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂がより好ましく、ナフタレン型エポキシ樹脂が耐湿性の点でさらに好ましい。
フェノール樹脂としては、特に限定されないが、フェノールノボラック樹脂が好ましい。フェノールノボラック樹脂は、フェノール類またはナフトール類(例えば、フェノール、クレゾール、ナフトール、アルキルフェノール、ビスフェノール、テルペンフェノール、ナフトール等)と、ホルムアルデヒドとを、縮合重合させたものである。より具体的には、フェノールノボラック樹脂、クレゾールノボラック樹脂、アラルキルフェノールノボラック樹脂、ビフェニルフェノールノボラック樹脂、テルペンフェノールノボラック樹脂、α−ナフトールノボラック樹脂、β−ナフトールノボラック樹脂等が挙げられる。これらのうち耐水性の観点からは、ナフトールノボラック樹脂が好ましい。これらは単独で用いてもよく、2種以上を組み合わせて使用してもよい。
エポキシ樹脂の硬化剤としては、上記のフェノール樹脂の他に、酸無水物、アミン化合物などを用いることができる。酸無水物としては、特に限定されないが、例えば、ヘキサヒドロ無水フタル酸、アルキルヘキサヒドロ無水フタル酸、アルキルテトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、無水メチルナジック酸、メチルノルボルナン−2,3−ジカルボン酸を挙げることができる。これらは単独で用いてもよく、2種以上を組み合わせて使用してもよい。
アミン化合物としては、特に限定されないが、例えば、テトラメチルジアミノジフェニルメタン、テトラエチルジアミノジフェニルメタン、ジエチルジメチルジアミノジフェニルメタン、ジメチルジアミノトルエン、ジアミノジブチルトルエン、ジアミノジプロピルトルエン、ジアミノジフェニルスルホン、ジアミノジトリルスルホン、ジエチルジアミノトルエン、ビス(4−アミノー3−エチルフェニル)メタン、ポリテトラメチレンオキシド−ジ−p−アミノベンゾエート等を用いることができる。
硬化促進剤としては、特に限定されないが、イミダゾール系促進剤、リン系硬化促進剤、ホスホニウム塩系硬化促進剤、双環式アミジン類とその誘導体、有機金属錯体、ポリアミンの尿素化物等が挙げられる。硬化促進剤は、潜在性を有することが好ましく、潜在性硬化促進剤としては、例えば、イミダゾール系促進剤、リン系促進剤等が挙げられる。潜在性硬化促進剤の中でも、カプセル化されたイミダゾール変性物(マイクロカプセル型硬化促進剤)が特に好ましい。このようなものとしては、例えば、それぞれイミダゾール系化合物とエポキシ樹脂とのアダクトを含む、ノバキュアHX−3088(商品名、旭化成エポキシ社製)およびノバキュアHX−3941(商品名、旭化成エポキシ社製)を挙げることができる。マイクロカプセル型硬化促進剤を使用する場合、その配合量は、有効硬化促進化合物量に換算した量とする。ここで、「有効硬化促進化合物量」とは、硬化促進剤と硬化促進剤以外の成分(エポキシ樹脂等)との複合物であるマイクロカプセル型硬化促進剤における、硬化促進剤の正味の量を意味する。
溶剤としては、特に限定されないが、メタノール、エタノール、イソプロパノール等のアルコール類、酢酸メチル、酢酸エチル、酢酸イソプロピル等のエステル類、アセトン、メチルエチルケトン(MEK)、メチルイソブチルケトン(MIBK)、シクロヘキサノン等のケトン類、ジエチルエーテル、ジイソプロピルエーテル、テトラヒドロフラン等のエーテル類、メチルオキシトール、エチルオキシトール、イソプロピルオキシトール等のグリコールエーテル類、メチルオキシトールアセテート、エチルオキシトールアセテート、ブチルジオキシトールアセテート、酢酸ブチルセロソルブ等のグリコールエーテルアセテート類、ベンゼン、トルエン、キシレン、シクロペンタノン等の炭化水素系溶剤が挙げられる。これらのうちでは、揮散性や取扱性の観点から、エーテル類が好ましい。
次に、好ましい接合材として、溶剤型のエポキシ樹脂組成物の一例について説明する。
溶剤型のエポキシ樹脂組成物は、例えば、エポキシ樹脂(A)と、エポキシ樹脂の硬化剤となるフェノールノボラック樹脂(B)と、潜在性硬化促進剤(C)と、溶剤(D)とを含む。
エポキシ樹脂(A)とフェノールノボラック樹脂(B)との配合は、エポキシ樹脂中のエポキシ基のモル数(Mep)に対するフェノール性水酸基のモル数(Mph)の比:Mph/Mepが、0.8〜1.2となる割合とすることが好ましく、0.9〜1.1となる割合がより好ましい。例えば、エポキシ樹脂(A)100質量部あたりのフェノールノボラック樹脂(B)の量は、50〜150質量部が好ましく、80〜120質量部がより好ましい。上記範囲内で、エポキシ樹脂(A)とフェノールノボラック樹脂(B)とを用いることにより、エポキシ樹脂の架橋反応が十分に進行することから、耐熱性や耐湿性に優れた樹脂封止部が形成されやすい。
硬化促進剤(C)の量は、エポキシ樹脂(A)100質量部に対して、0.2〜20質量部が好ましく、2〜10質量部がより好ましい。硬化促進剤(C)の量が少なくなると、エポキシ樹脂組成物を硬化させるのに長時間を要する場合がある。
溶剤(D)の量は、樹脂組成物全体100質量部に対して、10〜80質量部が好ましく、20〜30質量部がより好ましい。上記範囲内で溶剤を用いることにより、フェノールノボラック樹脂の析出が抑制されるとともに、硬化後の樹脂中における溶剤の残留が抑制される。
溶剤型のエポキシ樹脂組成物を接合材として用いる場合、印刷直後の接合材は溶剤を含んでいるため、低粘度である。そして、低粘度の状態で、溶剤を揮発させることにより、図12(b)に示すような凹部が接合材の表面に形成されにくくなる。一方、溶剤を揮発させて除去した状態では、接合材の粘度が高くなり、半硬化状態となる。従って、基板に揮発成分が含まれる場合でも、基板からの気泡は接合材に侵入しにくくなる。よって、接合部にボイドが形成される確率が非常に小さくなる。更に、接合材に含まれる熱硬化性樹脂を、必要に応じて加熱し、熱硬化性樹脂の硬化反応の一部を進行させてもよい。その場合、熱圧着以降の工程では、未硬化の残部だけを硬化させればよく、熱圧着の工程だけで熱硬化性樹脂の硬化を完了させたり、アフターキュアに要する時間を短縮したりすることが可能となる。
なお、上記では、溶剤型のエポキシ樹脂組成物を接合材として用い、溶剤を除去させることで半硬化状態としているが、それ以外の手段で接合材を半硬化状態とすることも可能である。例えば、接合材として熱硬化性樹脂と光硬化性樹脂を含む組成物を用い、基板に塗布した後、光照射により光硬化性樹脂を硬化させることで、接合材を半硬化状態とすることができる。この場合、熱圧着以降の工程では、未硬化の残部(熱硬化性樹脂)だけを硬化させればよく、熱圧着の工程だけで熱硬化性樹脂の硬化を完了させたり、アフターキュアに要する時間を短縮したりすることが可能となる。
溶剤を揮発させた後のエポキシ樹脂組成物は、熱圧着の際に、溶融または軟化する。溶融または軟化したエポキシ樹脂組成物の複素弾性率Eの大きさは、500Pa以上、1000000Pa以下が好ましく、500〜100000Paがより好ましく、500〜10000Paが更に好ましい。ここで、複素弾性率Eは、動的粘弾性測定装置を用い、25℃から150℃までの温度範囲で、昇温速度5℃/分、歪み量0.1%、せん断速度6.28rad/秒で測定したときの値である。複素弾性率の最低値が500Pa以上であることで、ボイドの発生や熱圧着時のボイドの巻き込みを効果的に抑制することができる。また、80℃における複素弾性率の大きさは、500Pa以上、1000000Pa以下が好ましく、500〜50000Paがより好ましく、500〜10000Paが更に好ましい。
エポキシ樹脂組成物には、更に、無機フィラーを含ませることができる。無機フィラーとしては、シリカ(例えば、溶融シリカ、結晶シリカ)、金属粒子(例えば、金、銅、半田、銀)、石英ガラス粉末、炭酸カルシウム、水酸化アルミニウムなどを用いることができる。これらのうちでは、シリカが好ましく、溶融シリカがより好ましい。無機フィラーの量は、樹脂組成物全体100質量部に対して、30〜80質量部が好ましく、45〜65質量部がより好ましい。
エポキシ樹脂組成物に、無機フィラーを含ませる場合、エポキシ樹脂組成物に、適量のシランカップリング剤を添加することが好ましい。シランカップリング剤としては、3−グリシドキシプロピルトリメトキシシラン、3−グリシドキシプロピルトリエトキシシラン、2−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン、2−(3,4−エポキシシクロヘキシル)エチルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシランなどを用いることができる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。シランカップリング剤の配合量は、樹脂組成物全体100重量部に対して、0.01〜5質量部が好ましく、0.1〜2質量部がより好ましい。
上記の他に、エポキシ樹脂組成物には、消泡剤、レベリング剤、顔料などを目的に応じて、適量使用することができる。
エポキシ樹脂組成物は、各成分を所定の比率で配合し、例えば60〜120分間攪拌し、その後、減圧下で脱泡してから用いるとよい。
上記溶剤型のエポキシ樹脂組成物を接合材として用いる場合、アフターキュアの温度は、120〜180℃が好ましく、120〜150℃がより好ましい。また、アフターキュアの時間は、0.5〜5.0時間が好ましく、1.0〜3.0時間がより好ましい。
以下、本発明を実施例に基づいて、より具体的に説明する。ただし、以下の実施例は、本発明を限定するものではない。
《実施例1〜5》
(i)接合材の調製
表1に示す各成分および組成(質量部)を有する均一なエポキシ樹脂組成物を、組成物の温度を25℃に維持して調製した。表1には、エポキシ基のモル数(Mep)に対するフェノール性水酸基のモル数(Mph)を、当量比として併せて示した。
Figure 0006292432
表1中の用語の意味を以下に示す。
EP樹脂(1):1,6−ビス(2,3−エポキシプロポキシ)ナフタレン
EP樹脂(2):ビスフェノールA型ジグリシジルエーテル
FN樹脂(1):フェノールノボラック樹脂(軟化点70〜120℃)
FN樹脂(2):ナフトールノボラック樹脂(軟化点70〜120℃)
シリカ(1):平均粒径0.5μm(球状溶融シリカ)
シリカ(2):平均粒径2.0μm(球状溶融シリカ)
シランカップリング剤:エポキシシラン
促進剤:イミダゾール系硬化促進剤
溶剤(1):シクロペンタノン
溶剤(2):酢酸ブチルセロソルブ
(ii)第一回路部材へのスクリーン印刷
図8Aに示すような、個片にダイシングされる前の複数の半導体素子を含む半導体ウエハ(直径200mm)を、第一回路部材として準備した。個々の半導体素子の形状は、図2に示すような、6×8mmの長方形である。よって、個々の半導体素子の第一対向領域の形状も長方形である。半導体ウエハには、半導体素子1個あたり、高さ20μmの金製バンプが500個設けられている。
上記半導体ウエハのパンプ形成面を、図8A(c)に示すような所定形状の開口を複数有するマスクで覆い、厚さ40μmとなるように、接合材を印刷した。その結果、図2に示すような第一形状の接合材が各半導体素子の第一対向領域に塗布された。
第一形状は、具体的には、第一対向領域と相似形の中央部と、中央部から対向領域の4つの頂点に向かって突出する4つの延在部とを有する形状である。また、第一形状は、対称中心と対称面を有し、中央部の重心は、第一対向領域の重心と重複している。印刷形状の面積は、第一対向領域の面積の50%である。長方形の中央部の面積は、印刷形状の面積の50%である。印刷された接合材は、第一対向領域の輪郭を構成する辺の70%とは隣接せず、かつ4つの頂点と接触している。
(iii)溶剤の除去とダイシング
半導体ウエハを所定の裁断装置によりダイシングして、複数の半導体素子を個片化した。ただし、ダイシングの前に、溶剤を除去するために、接合材が印刷された半導体ウエハを、70℃のオーブンで60分間加熱した。
(iv)熱圧着
個片化された半導体素子を、35mm×35mm×0.6mmのエポキシ樹脂製のFR基板の第二対向領域に搭載した。ここでは、半導体素子のバンプと対応する第二対向領域内の位置に、融点230℃の半田めっき層を有するCu製パッドを具備する基板を用いた。その後、半導体素子を基板に対して、5gf/バンプの圧力で押圧するとともに、半導体素子を240℃で5秒間加熱した。これにより、パンプとパッドとを接合した。
(v)アフターキュア
熱圧着の後、半導体素子と基板との接合体を、150℃で1時間加熱し、接合材の硬化反応を完了させた。これにより、回路部材接合体を完成させた。
《実施例6》
半導体ウエハの各第一対向領域に、図3に示すような第二形状で接合材を塗布したこと以外、実施例1と同様に、回路部材接合体を作製し、同様に評価した。結果を表1に示す。
第二形状は、具体的には、第一対向領域(長方形)と相似形の中央部と、長方形の4つの頂点と重心とを結ぶ線上に位置する4つの点在部とを有する形状である。また、第二形状は、対称中心と対称面を有し、中央部の重心は、第一対向領域の重心と重複している。印刷形状の面積は、第一対向領域の面積の50%である。長方形の中央部の面積は、印刷形状の面積の50%である。印刷された接合材は、第一対向領域の輪郭線と100%隣接していない。なお、各点在部の中心は、長方形の対角線上に位置しており、同じく対角線上に位置する中央部(長方形)の頂点と、第一対向領域(長方形)の頂点との中間点に位置している。
《比較例1》
半導体ウエハの各第一対向領域の全面に、接合材を塗布したこと以外、実施例1と同様に、回路部材接合体を作製し、同様に評価した。結果を表1に示す。なお、比較例1では接合材の塗布量が実施例1と同じになるようにした。
《比較例2》
半導体ウエハの各第一対向領域に、4つの点在部を形成しないように接合材を塗布したこと以外、実施例6と同様に、回路部材接合体を作製し、同様に評価した。結果を表1に示す。すなわち、本比較例では、実施例1または実施例6の第一または第二形状の中央部だけに接合材を印刷した。なお、比較例2では接合材の塗布量が実施例1と同じになるようにした。
<評価>
[接合材の拡散状態]
各実施例および各比較例の回路部材接合体について、半導体素子と基板との間における接合材(樹脂封止部)の拡散状態を評価した。接合材の拡散状態は、超音波探索、平面研磨により観察し、評価した。第一対向領域のほぼ全域にわたって樹脂封止部が形成されている場合をA評価、第一対向領域の4つの頂点付近に樹脂封止部が達していない場合をB評価とした。結果を表1に示す。
[ボイドの有無]
各実施例および各比較例の回路部材接合体について、半導体素子と基板との間におけるボイドの有無を評価した。ボイドの有無は、超音波探索、平面研磨により観察し、評価した。樹脂封止部にボイドが見られない場合をA評価、樹脂封止部に比較的多くのボイドが存在する場合をB評価とした。結果を表1に示す。
[フィレット部の外観]
(a)全体観察
目視で回路部材接合体の外観を観察し、フィレット部の外観が良好か否かを判断した。観察者が良好であるとの印象を受けた場合をA評価、フィレット部のはみ出し幅のばらつきが大きいとの印象を受けた場合をB評価、フィレット部が半導体素子の上部にまで付着している場合をC評価とした。
(b)フィレット部のはみ出し幅のばらつき
基板に実装された半導体素子(ベアチップ)の上面図を撮影し、樹脂封止部のフィレット部を上面方向から分析した。具体的には、矩形のベアチップの輪郭の合計長さ(24mm)を24分割し、各区分におけるフィレット部のはみ出し幅の最大値Wk(k=1、2・・・n)を測定した。その後、Wkの平均値:(ΣWk)/nを求め、Wkとの差が平均値の50%以下である区分の数を求めた。その数が全区分数nの60%以上である場合をA評価、60%未満である場合をB評価とした。結果を表1に示す。
(c)フィレット部の高さのばらつき
基板に実装された半導体素子(ベアチップ)の側面図を4方向から撮影し、樹脂封止部のフィレット部を側面方向から分析した。具体的には、各区分におけるフィレット部の最大高さHk(k=1、2・・・n)を測定した。その後、Hkの平均値:(ΣHk)/nを求め、Hkとの差が平均値の50%以下である区分の数を求めた。その数が全区分数nの60%以上である場合をA評価、60%未満である場合をB評価とした。結果を表1に示す。
[複素弾性率Eの測定]
実施例1〜7の乾燥後の組成物の複素弾性率Eの大きさ(Pa)を測定した。測定は以下の要領で行った。すなわち、25℃から150℃までの温度範囲で、昇温速度5℃/分、歪み量0.1%、せん断速度6.28rad/sの条件で、動的粘弾性測定装置を用いて測定した。80℃での複素弾性率Eの大きさを表1に示す。
上記実施例1〜6と比較例1〜2との対比から、本発明によれば、熱圧着が行われることにより製造される、半導体素子を含む回路部材接合体において、接合部にボイドが発生するのを抑制できるとともに、フィレット部の外観を向上させることができることが理解できる。
本発明は、チップ・オン・ボード(CoB)、チップ・オン・チップ(CoC)、チップ・オン・パッケージ(CoP)およびパッケージ・オン・パッケージ(PoP)構造を含む様々な回路部材接合体を、熱圧着を含む工法により製造する製造方法において有用である。
10,110:第一回路部材、10a:ベアチップ、11:金属バンプ、12:第一対向領域、20,120:回路基板、22:第二対向領域、23:金属パッド、24:ボンディングヘッド、30:第一形状、31:中央部、32:延在部、33:頂点、34:対角線、35:対向領域の重心、39:中央部の重心、70A,70B,70C,90,100:回路部材接合体、71A,71B,71C:基板、72A:第一半導体素子、72B,72C:(第一)半導体パッケージ、73A,73B:(第二)半導体素子、73C:第二半導体パッケージ、74A,74B,74C:第一樹脂封止部、75A,75B,75C:第二樹脂封止部、76A,76B,76C:第一バンプ、77A,77B,77C:第二バンプ、80,80A:マスク、81:半導体ウエハ、83:バンプ、84,84A:窓部、85:スキージ、86:接合材、86a:接合材(Bステージ)、86b:封止部(半硬化状態)、86c:樹脂封止部、87:赤外線照射装置、88:裁断装置、89:半導体素子、130:樹脂封止部、131:フィレット部、150:凹部

Claims (10)

  1. 第一回路部材と、第二回路部材と、前記第一回路部材と前記第二回路部材との間に介在する樹脂封止部と、を具備し、前記第一回路部材が、半導体素子を含む、回路部材接合体の製造方法であって、
    (i)前記第二回路部材と対向させる前記第一回路部材の第一対向領域に、前記樹脂封止部の前駆体である熱硬化性樹脂を含む接合材を、所定の印刷形状に印刷する工程と、
    (ii)前記印刷形状を有する前記接合材を介して、前記第一回路部材と対向させる前記第二回路部材の第二対向領域と前記第一対向領域とを対向させて、前記第一回路部材を前記第二回路部材に搭載し、前記第一回路部材を前記第二回路部材に対して熱圧着する工程と、を有し、
    前記印刷形状が、中央部と、前記中央部から異なる方向に突出する複数の延在部と、を有する第一形状、または、中央部と、前記中央部の周囲に点在する複数の点在部と、を有する第二形状である、回路部材接合体の製造方法。
  2. 前記印刷形状の面積が、前記第一対向領域の面積の10%以上90%以下である、請求項1記載の回路部材接合体の製造方法。
  3. 前記中央部の形状が、前記第一対向領域の形状と相似形である、請求項1または2記載の回路部材接合体の製造方法。
  4. 前記第一対向領域が、多角形の輪郭を有し、
    前記第一形状が、前記中央部と、前記中央部から前記多角形の頂点に向かって突出する前記複数の延在部と、を有する形状であり、
    前記第二形状が、前記中央部と、前記多角形の頂点と重心とを結ぶ線上に位置する前記複数の点在部と、を有する、請求項1〜3のいずれか1項記載の回路部材接合体の製造方法。
  5. 前記多角形が、矩形であり、
    前記第一形状が、前記中央部と、前記中央部から前記矩形の4つの頂点に向かって突出する4つの前記延在部と、を有する形状であり、
    前記第二形状が、前記中央部と、前記矩形の4つの頂点と重心とを結ぶ線上に位置する4つの前記点在部と、を有する、請求項4記載の回路部材接合体の製造方法。
  6. 前記多角形の頂点と前記接合材とが接触しているか、または、前記多角形の頂点の近傍に前記接合材が存在し、
    前記近傍とは、前記頂点から延びる2辺のうち、短い方の辺の長さをLsとするとき、頂点からの距離がLsの20分の1の距離以内である、請求項4または5記載の回路部材接合体の製造方法。
  7. 前記第一回路部材が、半導体素子または半導体パッケージであり、
    前記第二回路部材が、半導体素子、半導体パッケージ、ガラス基板、樹脂基板、セラミック基板およびシリコン基板よりなる群から選択される少なくとも1種である、請求項1〜6のいずれか1項記載の回路部材接合体の製造方法。
  8. 前記第一回路部材が、複数の半導体素子であり、かつ前記複数の半導体素子が、個片にダイシングされる前の半導体ウエハに含まれており、
    前記接合材を印刷する工程が、前記半導体ウエハに含まれる前記複数の半導体素子のそれぞれに、前記接合材を前記第一形状または前記第二形状に印刷する工程であり、
    前記接合材を印刷する工程の後、前記熱圧着する工程の前に、更に、前記半導体ウエハをダイシングして前記複数の半導体素子を個片化する工程を含む、請求項1〜7のいずれか1項記載の回路部材接合体の製造方法。
  9. 前記接合材が、前記熱硬化性樹脂を溶解させる揮発性の溶剤を含み、
    前記熱硬化性樹脂が、エポキシ樹脂を含み、
    前記接合材を印刷する工程の後、前記熱圧着する工程の前に、更に、前記溶剤を揮発させて前記接合材を乾燥させる工程を含む、請求項1〜のいずれか1項記載の回路部材接合体の製造方法。
  10. 個片にダイシングされる前の複数の半導体素子を含む半導体ウエハと、
    前記半導体ウエハに含まれる前記複数の半導体素子のそれぞれに、印刷により塗布された接合材と、を具備し、
    前記複数の半導体素子の形状が、それぞれ多角形であり、
    前記接合材の印刷形状が、中央部と、前記中央部から異なる方向に突出する複数の延在部と、を有する第一形状、または、中央部と、前記中央部の周囲に点在する複数の点在部と、を有する第二形状であり、
    前記多角形の頂点が前記接合材と接触しているか、または、前記多角形の頂点の近傍に前記接合材が存在し、
    前記近傍とは、前記頂点から延びる2辺のうち、短い方の辺の長さをLsとするとき、頂点からの距離がLsの20分の1の距離以内である、回路部材。
JP2013004622A 2013-01-15 2013-01-15 回路部材接合体の製造方法および回路部材 Active JP6292432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013004622A JP6292432B2 (ja) 2013-01-15 2013-01-15 回路部材接合体の製造方法および回路部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013004622A JP6292432B2 (ja) 2013-01-15 2013-01-15 回路部材接合体の製造方法および回路部材

Publications (2)

Publication Number Publication Date
JP2014138024A JP2014138024A (ja) 2014-07-28
JP6292432B2 true JP6292432B2 (ja) 2018-03-14

Family

ID=51415394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004622A Active JP6292432B2 (ja) 2013-01-15 2013-01-15 回路部材接合体の製造方法および回路部材

Country Status (1)

Country Link
JP (1) JP6292432B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737839A (en) * 1980-08-18 1982-03-02 Nec Corp Manufacture of hybrid integrated circuit
JPH11176849A (ja) * 1997-12-05 1999-07-02 Mitsui High Tec Inc 半導体装置の製造方法
JPH11289154A (ja) * 1998-04-03 1999-10-19 Pfu Ltd 接着剤塗布用の印刷穴を持った印刷版
KR100985084B1 (ko) * 2005-10-06 2010-10-04 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치의 제조 방법
JP2014033177A (ja) * 2012-07-12 2014-02-20 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014138024A (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
WO2010079831A1 (ja) 半導体パッケージの製造方法、半導体封止方法及び溶剤型半導体封止エポキシ樹脂組成物
KR101335150B1 (ko) 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
TWI552294B (zh) A circuit-connecting material, and a method of manufacturing the semiconductor device using the same
JP4757398B2 (ja) 半導体装置の製造方法
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP2007056070A (ja) フリップチップ型半導体装置用アンダーフィル材、並びにそれを用いたフリップチップ型半導体装置及びその製造方法
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP3732148B2 (ja) 半導体装置の製造方法及び半導体装置
JP6292432B2 (ja) 回路部材接合体の製造方法および回路部材
JP2003100810A (ja) 半導体装置とその製造方法
JP3718190B2 (ja) 面実装構造体の形成方法および面実装構造体
JP7406336B2 (ja) 半導体装置の製造方法
JP3957244B2 (ja) 半導体装置の製法
JP5646021B2 (ja) 半導体パッケージ
TW201606980A (zh) 附貫通電極半導體晶片用接著膜
JP4159556B2 (ja) 半導体装置の製造方法及び接着剤
JP2012167138A (ja) プリアプライド用封止樹脂組成物、半導体チップおよび半導体装置
WO2023203765A1 (ja) 半導体装置の製造方法、及び、半導体装置
KR101857157B1 (ko) 솔더 범프 형성 방법
JP2006008755A (ja) エポキシ樹脂組成物及びそれを用いた半導体装置並びにその組み立て方法
JP2009242685A (ja) 半導体封止用エポキシ樹脂組成物
TW202315008A (zh) 半導體裝置及半導體裝置的製造方法
JP2013243288A (ja) 半導体装置の製造方法
US8629041B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180131

R150 Certificate of patent or registration of utility model

Ref document number: 6292432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250