JP6292432B2 - 回路部材接合体の製造方法および回路部材 - Google Patents
回路部材接合体の製造方法および回路部材 Download PDFInfo
- Publication number
- JP6292432B2 JP6292432B2 JP2013004622A JP2013004622A JP6292432B2 JP 6292432 B2 JP6292432 B2 JP 6292432B2 JP 2013004622 A JP2013004622 A JP 2013004622A JP 2013004622 A JP2013004622 A JP 2013004622A JP 6292432 B2 JP6292432 B2 JP 6292432B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit member
- shape
- bonding material
- central portion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29015—Shape in top view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
まず、第一工程では、第二回路部材と対向させる第一回路部材の第一対向領域および第一回路部材と対向させる第二回路部材の第二対向領域から選択される少なくとも第一対向領域に、樹脂封止部の前駆体である接合材を印刷する。
第二工程では、接合材を介して第一対向領域と第二対向領域とを対向させて、第一回路部材と第二回路部材とを熱圧着する。熱圧着とは、例えば第一回路部材を、接合材を介して第二回路部材上に搭載し、第二回路部材に対して第一回路部材を押圧するとともに加熱する工程である。このような熱圧着の工程は、市販の様々なボンディング装置を用いて行うことができる。ボンディング装置は、例えば、第一回路部材を吸引により保持するとともに、第一回路部材を加熱することが可能なボンディングヘッドを具備する。
図7(a)は、CoC構造の回路部材接合体70Aである。基板71Aの上に、複数のバンプを有する第一半導体素子72Aが搭載されており、第一半導体素子72Aの上に、更に、第二半導体素子73Aが搭載されている。基板71Aと第一半導体素子72Aとの間には、第一バンプ76Aによる接合部を封止する第一樹脂封止部74Aが形成されており、第一半導体素子72Aと第二半導体素子73Aとの間には、第二バンプ77Aによる接合部を封止する第二樹脂封止部75Aが形成されている。ここで、第一樹脂封止部74Aは、前駆体である接合材を、第一形状または第二形状となるように、基板71Aの上面および/または第一半導体素子72Aの下面(バンプ形成面)に印刷し、熱圧着することにより形成することができる。同様に、第二樹脂封止部75Aは、前駆体である接合材を、第一形状または第二形状となるように、第一半導体素子72Aの上面および/または第二半導体素子72Aの下面(バンプ形成面)に印刷し、熱圧着することにより形成することができる。
ここでは、第一回路部材が、複数の半導体素子であり、かつ複数の半導体素子が、個片にダイシングされる前の半導体ウエハに含まれている場合について説明する。接合材を印刷する工程は、1回の工程で、半導体ウエハに含まれる複数の半導体素子のそれぞれに、所定のマスクを用いて、接合材を第一形状または第二形状で印刷する工程である。
ここでは、第一回路部材が、個片化された複数の半導体素子であり、第二回路部材が、複数の半導体素子に対応する複数の第二対向領域を有する基板である場合について説明する。接合材を印刷する工程は、1回の工程で、基板に設定されている複数の第二対向領域のそれぞれに、所定のマスクを用いて、接合材を第一形状または第二形状で印刷する工程である。
回路部材接合体100は、第一回路部材である半導体素子110と、第二回路部材である基板120と、半導体素子110と基板120との間に介在する樹脂封止部130と、を具備する。樹脂封止部130は、半導体素子110と基板120との対向領域の輪郭に沿って、フィレット部131を形成している。ここで、例えば、対向領域の輪郭の合計長さを12分割し、各区分におけるフィレット部のはみ出し幅の最大値をWk(k=1、2・・・12)とする。このとき、最大値Wkの平均値:(ΣWk)/12と、各区分におけるWkとの差は、常に平均値の50%以下、更には30%以下となっている。
接合材は、必須成分として熱硬化性樹脂を含む。熱硬化性樹脂は、特に限定されないが、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、メラミン樹脂、尿素樹脂、アルキド樹脂、ポリウレタンなどを主剤として含むことができる。これらのうちでは、特にエポキシ樹脂が耐熱性やコストの点で優れている。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。熱硬化性樹脂は、更に、主剤の硬化剤、硬化促進剤、溶剤などを含むことができる。
溶剤型のエポキシ樹脂組成物は、例えば、エポキシ樹脂(A)と、エポキシ樹脂の硬化剤となるフェノールノボラック樹脂(B)と、潜在性硬化促進剤(C)と、溶剤(D)とを含む。
(i)接合材の調製
表1に示す各成分および組成(質量部)を有する均一なエポキシ樹脂組成物を、組成物の温度を25℃に維持して調製した。表1には、エポキシ基のモル数(Mep)に対するフェノール性水酸基のモル数(Mph)を、当量比として併せて示した。
EP樹脂(1):1,6−ビス(2,3−エポキシプロポキシ)ナフタレン
EP樹脂(2):ビスフェノールA型ジグリシジルエーテル
FN樹脂(1):フェノールノボラック樹脂(軟化点70〜120℃)
FN樹脂(2):ナフトールノボラック樹脂(軟化点70〜120℃)
シリカ(1):平均粒径0.5μm(球状溶融シリカ)
シリカ(2):平均粒径2.0μm(球状溶融シリカ)
シランカップリング剤:エポキシシラン
促進剤:イミダゾール系硬化促進剤
溶剤(1):シクロペンタノン
溶剤(2):酢酸ブチルセロソルブ
図8Aに示すような、個片にダイシングされる前の複数の半導体素子を含む半導体ウエハ(直径200mm)を、第一回路部材として準備した。個々の半導体素子の形状は、図2に示すような、6×8mmの長方形である。よって、個々の半導体素子の第一対向領域の形状も長方形である。半導体ウエハには、半導体素子1個あたり、高さ20μmの金製バンプが500個設けられている。
半導体ウエハを所定の裁断装置によりダイシングして、複数の半導体素子を個片化した。ただし、ダイシングの前に、溶剤を除去するために、接合材が印刷された半導体ウエハを、70℃のオーブンで60分間加熱した。
個片化された半導体素子を、35mm×35mm×0.6mmのエポキシ樹脂製のFR基板の第二対向領域に搭載した。ここでは、半導体素子のバンプと対応する第二対向領域内の位置に、融点230℃の半田めっき層を有するCu製パッドを具備する基板を用いた。その後、半導体素子を基板に対して、5gf/バンプの圧力で押圧するとともに、半導体素子を240℃で5秒間加熱した。これにより、パンプとパッドとを接合した。
熱圧着の後、半導体素子と基板との接合体を、150℃で1時間加熱し、接合材の硬化反応を完了させた。これにより、回路部材接合体を完成させた。
半導体ウエハの各第一対向領域に、図3に示すような第二形状で接合材を塗布したこと以外、実施例1と同様に、回路部材接合体を作製し、同様に評価した。結果を表1に示す。
半導体ウエハの各第一対向領域の全面に、接合材を塗布したこと以外、実施例1と同様に、回路部材接合体を作製し、同様に評価した。結果を表1に示す。なお、比較例1では接合材の塗布量が実施例1と同じになるようにした。
半導体ウエハの各第一対向領域に、4つの点在部を形成しないように接合材を塗布したこと以外、実施例6と同様に、回路部材接合体を作製し、同様に評価した。結果を表1に示す。すなわち、本比較例では、実施例1または実施例6の第一または第二形状の中央部だけに接合材を印刷した。なお、比較例2では接合材の塗布量が実施例1と同じになるようにした。
[接合材の拡散状態]
各実施例および各比較例の回路部材接合体について、半導体素子と基板との間における接合材(樹脂封止部)の拡散状態を評価した。接合材の拡散状態は、超音波探索、平面研磨により観察し、評価した。第一対向領域のほぼ全域にわたって樹脂封止部が形成されている場合をA評価、第一対向領域の4つの頂点付近に樹脂封止部が達していない場合をB評価とした。結果を表1に示す。
各実施例および各比較例の回路部材接合体について、半導体素子と基板との間におけるボイドの有無を評価した。ボイドの有無は、超音波探索、平面研磨により観察し、評価した。樹脂封止部にボイドが見られない場合をA評価、樹脂封止部に比較的多くのボイドが存在する場合をB評価とした。結果を表1に示す。
(a)全体観察
目視で回路部材接合体の外観を観察し、フィレット部の外観が良好か否かを判断した。観察者が良好であるとの印象を受けた場合をA評価、フィレット部のはみ出し幅のばらつきが大きいとの印象を受けた場合をB評価、フィレット部が半導体素子の上部にまで付着している場合をC評価とした。
基板に実装された半導体素子(ベアチップ)の上面図を撮影し、樹脂封止部のフィレット部を上面方向から分析した。具体的には、矩形のベアチップの輪郭の合計長さ(24mm)を24分割し、各区分におけるフィレット部のはみ出し幅の最大値Wk(k=1、2・・・n)を測定した。その後、Wkの平均値:(ΣWk)/nを求め、Wkとの差が平均値の50%以下である区分の数を求めた。その数が全区分数nの60%以上である場合をA評価、60%未満である場合をB評価とした。結果を表1に示す。
基板に実装された半導体素子(ベアチップ)の側面図を4方向から撮影し、樹脂封止部のフィレット部を側面方向から分析した。具体的には、各区分におけるフィレット部の最大高さHk(k=1、2・・・n)を測定した。その後、Hkの平均値:(ΣHk)/nを求め、Hkとの差が平均値の50%以下である区分の数を求めた。その数が全区分数nの60%以上である場合をA評価、60%未満である場合をB評価とした。結果を表1に示す。
実施例1〜7の乾燥後の組成物の複素弾性率Eの大きさ(Pa)を測定した。測定は以下の要領で行った。すなわち、25℃から150℃までの温度範囲で、昇温速度5℃/分、歪み量0.1%、せん断速度6.28rad/sの条件で、動的粘弾性測定装置を用いて測定した。80℃での複素弾性率Eの大きさを表1に示す。
Claims (10)
- 第一回路部材と、第二回路部材と、前記第一回路部材と前記第二回路部材との間に介在する樹脂封止部と、を具備し、前記第一回路部材が、半導体素子を含む、回路部材接合体の製造方法であって、
(i)前記第二回路部材と対向させる前記第一回路部材の第一対向領域に、前記樹脂封止部の前駆体である熱硬化性樹脂を含む接合材を、所定の印刷形状に印刷する工程と、
(ii)前記印刷形状を有する前記接合材を介して、前記第一回路部材と対向させる前記第二回路部材の第二対向領域と前記第一対向領域とを対向させて、前記第一回路部材を前記第二回路部材に搭載し、前記第一回路部材を前記第二回路部材に対して熱圧着する工程と、を有し、
前記印刷形状が、中央部と、前記中央部から異なる方向に突出する複数の延在部と、を有する第一形状、または、中央部と、前記中央部の周囲に点在する複数の点在部と、を有する第二形状である、回路部材接合体の製造方法。 - 前記印刷形状の面積が、前記第一対向領域の面積の10%以上90%以下である、請求項1記載の回路部材接合体の製造方法。
- 前記中央部の形状が、前記第一対向領域の形状と相似形である、請求項1または2記載の回路部材接合体の製造方法。
- 前記第一対向領域が、多角形の輪郭を有し、
前記第一形状が、前記中央部と、前記中央部から前記多角形の頂点に向かって突出する前記複数の延在部と、を有する形状であり、
前記第二形状が、前記中央部と、前記多角形の頂点と重心とを結ぶ線上に位置する前記複数の点在部と、を有する、請求項1〜3のいずれか1項記載の回路部材接合体の製造方法。 - 前記多角形が、矩形であり、
前記第一形状が、前記中央部と、前記中央部から前記矩形の4つの頂点に向かって突出する4つの前記延在部と、を有する形状であり、
前記第二形状が、前記中央部と、前記矩形の4つの頂点と重心とを結ぶ線上に位置する4つの前記点在部と、を有する、請求項4記載の回路部材接合体の製造方法。 - 前記多角形の頂点と前記接合材とが接触しているか、または、前記多角形の頂点の近傍に前記接合材が存在し、
前記近傍とは、前記頂点から延びる2辺のうち、短い方の辺の長さをLsとするとき、頂点からの距離がLsの20分の1の距離以内である、請求項4または5記載の回路部材接合体の製造方法。 - 前記第一回路部材が、半導体素子または半導体パッケージであり、
前記第二回路部材が、半導体素子、半導体パッケージ、ガラス基板、樹脂基板、セラミック基板およびシリコン基板よりなる群から選択される少なくとも1種である、請求項1〜6のいずれか1項記載の回路部材接合体の製造方法。 - 前記第一回路部材が、複数の半導体素子であり、かつ前記複数の半導体素子が、個片にダイシングされる前の半導体ウエハに含まれており、
前記接合材を印刷する工程が、前記半導体ウエハに含まれる前記複数の半導体素子のそれぞれに、前記接合材を前記第一形状または前記第二形状に印刷する工程であり、
前記接合材を印刷する工程の後、前記熱圧着する工程の前に、更に、前記半導体ウエハをダイシングして前記複数の半導体素子を個片化する工程を含む、請求項1〜7のいずれか1項記載の回路部材接合体の製造方法。 - 前記接合材が、前記熱硬化性樹脂を溶解させる揮発性の溶剤を含み、
前記熱硬化性樹脂が、エポキシ樹脂を含み、
前記接合材を印刷する工程の後、前記熱圧着する工程の前に、更に、前記溶剤を揮発させて前記接合材を乾燥させる工程を含む、請求項1〜8のいずれか1項記載の回路部材接合体の製造方法。 - 個片にダイシングされる前の複数の半導体素子を含む半導体ウエハと、
前記半導体ウエハに含まれる前記複数の半導体素子のそれぞれに、印刷により塗布された接合材と、を具備し、
前記複数の半導体素子の形状が、それぞれ多角形であり、
前記接合材の印刷形状が、中央部と、前記中央部から異なる方向に突出する複数の延在部と、を有する第一形状、または、中央部と、前記中央部の周囲に点在する複数の点在部と、を有する第二形状であり、
前記多角形の頂点が前記接合材と接触しているか、または、前記多角形の頂点の近傍に前記接合材が存在し、
前記近傍とは、前記頂点から延びる2辺のうち、短い方の辺の長さをLsとするとき、頂点からの距離がLsの20分の1の距離以内である、回路部材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013004622A JP6292432B2 (ja) | 2013-01-15 | 2013-01-15 | 回路部材接合体の製造方法および回路部材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013004622A JP6292432B2 (ja) | 2013-01-15 | 2013-01-15 | 回路部材接合体の製造方法および回路部材 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014138024A JP2014138024A (ja) | 2014-07-28 |
JP6292432B2 true JP6292432B2 (ja) | 2018-03-14 |
Family
ID=51415394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013004622A Active JP6292432B2 (ja) | 2013-01-15 | 2013-01-15 | 回路部材接合体の製造方法および回路部材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6292432B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5737839A (en) * | 1980-08-18 | 1982-03-02 | Nec Corp | Manufacture of hybrid integrated circuit |
JPH11176849A (ja) * | 1997-12-05 | 1999-07-02 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JPH11289154A (ja) * | 1998-04-03 | 1999-10-19 | Pfu Ltd | 接着剤塗布用の印刷穴を持った印刷版 |
KR100985084B1 (ko) * | 2005-10-06 | 2010-10-04 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치의 제조 방법 |
JP2014033177A (ja) * | 2012-07-12 | 2014-02-20 | Denso Corp | 半導体装置の製造方法 |
-
2013
- 2013-01-15 JP JP2013004622A patent/JP6292432B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014138024A (ja) | 2014-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010079831A1 (ja) | 半導体パッケージの製造方法、半導体封止方法及び溶剤型半導体封止エポキシ樹脂組成物 | |
KR101335150B1 (ko) | 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치 | |
TWI552294B (zh) | A circuit-connecting material, and a method of manufacturing the semiconductor device using the same | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
JP4206631B2 (ja) | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
JP4449325B2 (ja) | 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。 | |
JP2007056070A (ja) | フリップチップ型半導体装置用アンダーフィル材、並びにそれを用いたフリップチップ型半導体装置及びその製造方法 | |
JP2003258034A (ja) | 多層配線基体の製造方法および多層配線基体 | |
JP3732148B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6292432B2 (ja) | 回路部材接合体の製造方法および回路部材 | |
JP2003100810A (ja) | 半導体装置とその製造方法 | |
JP3718190B2 (ja) | 面実装構造体の形成方法および面実装構造体 | |
JP7406336B2 (ja) | 半導体装置の製造方法 | |
JP3957244B2 (ja) | 半導体装置の製法 | |
JP5646021B2 (ja) | 半導体パッケージ | |
TW201606980A (zh) | 附貫通電極半導體晶片用接著膜 | |
JP4159556B2 (ja) | 半導体装置の製造方法及び接着剤 | |
JP2012167138A (ja) | プリアプライド用封止樹脂組成物、半導体チップおよび半導体装置 | |
WO2023203765A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
KR101857157B1 (ko) | 솔더 범프 형성 방법 | |
JP2006008755A (ja) | エポキシ樹脂組成物及びそれを用いた半導体装置並びにその組み立て方法 | |
JP2009242685A (ja) | 半導体封止用エポキシ樹脂組成物 | |
TW202315008A (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP2013243288A (ja) | 半導体装置の製造方法 | |
US8629041B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6292432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |